JP2006262349A - Resonance circuit, filter circuit, multilayer substrate and circuit module - Google Patents

Resonance circuit, filter circuit, multilayer substrate and circuit module Download PDF

Info

Publication number
JP2006262349A
JP2006262349A JP2005079964A JP2005079964A JP2006262349A JP 2006262349 A JP2006262349 A JP 2006262349A JP 2005079964 A JP2005079964 A JP 2005079964A JP 2005079964 A JP2005079964 A JP 2005079964A JP 2006262349 A JP2006262349 A JP 2006262349A
Authority
JP
Japan
Prior art keywords
capacitor
inductor
conductor
circuit
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005079964A
Other languages
Japanese (ja)
Other versions
JP4669722B2 (en
Inventor
Shinpei Oshima
心平 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2005079964A priority Critical patent/JP4669722B2/en
Publication of JP2006262349A publication Critical patent/JP2006262349A/en
Application granted granted Critical
Publication of JP4669722B2 publication Critical patent/JP4669722B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resonance circuit capable of obtaining high attenuation near a passband frequency, filter circuit using the same, multilayer substrate and circuit module. <P>SOLUTION: The resonance circuit is constituted of a first capacitor 101 of which one terminal is connected to ground terminals 106, 107; a first inductor 103 of which one terminal is connected to another terminal of the first capacitor 101; a second capacitor 102 of which one terminal is connected to another terminal of the first inductor 103 and of which another terminal is connected to the ground terminals 106, 107; and a third capacitor 301 connected in parallel to the first inductor 103. In said resonance circuit 300, the passband frequency is set neat a low-frequency side attenuation pole and a wide passband width is provided. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、通過帯域の近傍で高減衰量が得られる共振回路およびこれを用いたフィルタ回路、多層基板並びに回路モジュールに関するものである。   The present invention relates to a resonance circuit capable of obtaining a high attenuation near the passband, a filter circuit using the resonance circuit, a multilayer substrate, and a circuit module.

近年、2.4GHz帯の無線機器に使用されているフィルタ回路は、通過帯域近傍の周波数(例えば、携帯電話の周波数)で高減衰量の特性が求められている。また、他のシステムに使われる高い周波数成分、例えば10GHz〜12GHzの周波数成分を遮断する必要がある。よって、これらの遮断特性を満足するLCフィルタをLTCC(Low Temperature Co-fired Ceramics:低温同時焼成セラミックス)基板の限られた体積内に作製することが求められている。   In recent years, a filter circuit used in a 2.4 GHz band wireless device is required to have a high attenuation characteristic at a frequency in the vicinity of a pass band (for example, a frequency of a mobile phone). Moreover, it is necessary to block high frequency components used in other systems, for example, frequency components of 10 GHz to 12 GHz. Therefore, it is required to produce an LC filter satisfying these cutoff characteristics in a limited volume of an LTCC (Low Temperature Co-fired Ceramics) substrate.

従来、この種のLCフィルタを構成するLC共振回路としては、例えば、「“通信用フィルタ回路の設計とその応用”、小西良弘、電子総合出版、P30〜P31」(非特許文献1)に記載されているものが知られている。   Conventionally, as an LC resonance circuit constituting this type of LC filter, for example, described in ““ Design of communication filter circuit and its application ”, Yoshihiro Konishi, Electronic General Publishing, P30 to P31” (Non-patent Document 1). What is being known.

この非特許文献1には、例えば図17及び図18に示す1段のLC共振回路が記載されている。図17に示すLC共振回路100は、一端が接地されると共に他端が入出力端子104,105とインダクタ103の一端に接続されたキャパシタ101と、一端が接地されると共に他端がインダクタ103の他端に接続されたキャパシタ102と、入出力双方の側の接地端子106,107とから構成されている。   This Non-Patent Document 1 describes, for example, a one-stage LC resonance circuit shown in FIGS. 17 and 18. The LC resonance circuit 100 shown in FIG. 17 includes a capacitor 101 having one end grounded and the other end connected to the input / output terminals 104 and 105 and one end of the inductor 103, and one end grounded and the other end to the other end of the inductor 103. And a ground terminal 106, 107 on both input and output sides.

ここで、例えば、キャパシタ101の容量Xは3.2pF、キャパシタ102の容量Vは2pF、インダクタ103のインダクタンスBは3.5nHにそれぞれ設定され、この回路の通過帯域周波数を約2.4GHzに設定して用いることができる。   Here, for example, the capacitance X of the capacitor 101 is set to 3.2 pF, the capacitance V of the capacitor 102 is set to 2 pF, the inductance B of the inductor 103 is set to 3.5 nH, and the passband frequency of this circuit is set to about 2.4 GHz. Can be used.

図18に示すLC共振回路200は、一端が入出力端子204,205に接続されたインダクタ203と、インダクタ203に並列接続されたキャパシタ201と、前記インダクタの他端に一端が接続されると共に他端が接地端子に接続されたキャパシタ202と、入出力双方の側の接地端子206,207とから構成されている。   An LC resonance circuit 200 shown in FIG. 18 has an inductor 203 having one end connected to the input / output terminals 204 and 205, a capacitor 201 connected in parallel to the inductor 203, one end connected to the other end of the inductor, and the other end The capacitor 202 is connected to a ground terminal, and ground terminals 206 and 207 on both input and output sides.

ここで、例えば、キャパシタ202の容量Vは0.8pF、キャパシタ201の容量Hは1.2pF、インダクタ203のインダクタンスBは3.5nHにそれぞれ設定され、この回路の通過帯域周波数を約2.4GHzに設定して用いることができる。
“通信用フィルタ回路の設計とその応用”、小西良弘、電子総合出版、P30〜P31。
Here, for example, the capacitance V of the capacitor 202 is set to 0.8 pF, the capacitance H of the capacitor 201 is set to 1.2 pF, the inductance B of the inductor 203 is set to 3.5 nH, and the passband frequency of this circuit is set to about 2.4 GHz. It can be set and used.
“Design and application of communication filter circuits”, Yoshihiro Konishi, Electronic General Publishing, P30-P31.

前述したように従来のLC共振回路には、図17に示す共振回路100と、図18に示す共振回路200が知られている。このような一般に知られている共振回路を用いて通過帯域近傍の周波数に減衰極を持たせることができる。   As described above, the conventional LC resonance circuit includes the resonance circuit 100 shown in FIG. 17 and the resonance circuit 200 shown in FIG. Such a generally known resonance circuit can be used to provide an attenuation pole at a frequency near the passband.

例えば、共振回路100は、GND(接地)へ直接接続されるキャパシタ101の容量を増やすことで、減衰極の周波数を固定しつつ、通過帯域周波数を低い周波数へ変動することができる。   For example, the resonant circuit 100 can change the passband frequency to a lower frequency while fixing the frequency of the attenuation pole by increasing the capacitance of the capacitor 101 directly connected to GND (ground).

しかしながら、通過帯域周波数を減衰極の周波数の近傍に移動させるためには、キャパシタ101の容量Xを大きくする必要があり、その影響で、通過帯域幅が極端に狭くなることが問題になる。また、高い周波数では、従来の共振回路100は、積層インダクタでは実現不可能な回路である。   However, in order to move the passband frequency to the vicinity of the frequency of the attenuation pole, it is necessary to increase the capacitance X of the capacitor 101, which causes a problem that the passband width becomes extremely narrow. Further, at a high frequency, the conventional resonant circuit 100 is a circuit that cannot be realized by a multilayer inductor.

一方、従来の共振回路200は、キャパシタ201の容量Hを増やすことで、通過帯域周波数を減衰極の近傍に設定することができるが、この共振回路200は、減衰極の帯域幅が極端に狭くなり、また、高い周波数成分が十分に減衰しないという問題点を持つ。   On the other hand, the conventional resonant circuit 200 can set the passband frequency in the vicinity of the attenuation pole by increasing the capacitance H of the capacitor 201. However, the resonance circuit 200 has an extremely narrow bandwidth of the attenuation pole. In addition, there is a problem that high frequency components are not sufficiently attenuated.

本発明は上記の問題点に鑑みてなされたものであり、その目的とするところは、通過帯域周波数の近傍で高減衰量が得られる共振回路、これを用いたフィルタ回路、多層基板並びに回路モジュールを提供することである。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a resonant circuit capable of obtaining a high attenuation near the passband frequency, a filter circuit using the same, a multilayer substrate, and a circuit module. Is to provide.

本発明は前記目的を達成するために、一端が接地端子に接続された第1キャパシタと、該第1キャパシタの他端に一端が接続された第1インダクタと、該第1インダクタの一端に接続された入力端子及び出力端子と、前記第1インダクタの他端に一端が接続されると共に他端が接地端子に接続された第2キャパシタとからなる共振回路において、前記第1インダクタに並列接続された第3キャパシタを設けた共振回路を提案する。   To achieve the above object, the present invention provides a first capacitor having one end connected to a ground terminal, a first inductor having one end connected to the other end of the first capacitor, and one end connected to the one end of the first inductor. And a second capacitor having one end connected to the other end of the first inductor and the other end connected to the ground terminal, and connected in parallel to the first inductor. A resonant circuit provided with a third capacitor is proposed.

本発明の共振回路によれば、通過帯域周波数が低周波側の減衰極の近傍に設定され、且つ広い通過帯域幅をもつ。   According to the resonance circuit of the present invention, the passband frequency is set in the vicinity of the attenuation pole on the low frequency side, and has a wide passband width.

また、本発明は、上記の共振回路において、前記第1インダクタの一端と前記第1キャパシタの他端との間に第2インダクタを直列接続して設けた共振回路を提案する。   The present invention also proposes a resonance circuit in which a second inductor is connected in series between one end of the first inductor and the other end of the first capacitor.

本発明によれば、上記共振回路の特徴を有し、なおかつ高い周波数帯での高減衰特性を示す。   According to the present invention, it has the characteristics of the above-described resonance circuit and also exhibits high attenuation characteristics in a high frequency band.

さらに、本発明は、前記第1インダクタの一端にキャパシタを介して入力端子及び出力端子を接続したフィルタ回路を提案する。   Furthermore, the present invention proposes a filter circuit in which an input terminal and an output terminal are connected to one end of the first inductor via a capacitor.

また、本発明は、上記のフィルタ回路を複数層の基板上で構成してなる多層基板、並びにこの多層基板上に能動部品および/または受動部品を配置した回路モジュールを提案する。   The present invention also proposes a multilayer substrate in which the above-described filter circuit is configured on a plurality of substrates, and a circuit module in which active components and / or passive components are arranged on the multilayer substrate.

本発明による共振回路は、通過帯域周波数を低周波側の減衰極の近傍に設定でき、且つ広い通過帯域幅を持つフィルタ回路を実現することができる。   The resonance circuit according to the present invention can realize a filter circuit having a passband frequency that can be set in the vicinity of the attenuation pole on the low frequency side and a wide passband width.

さらに、本発明による共振回路は、上記共振回路に対して第2インダクタを付加することにより、上記共振回路の特徴を有し、なおかつ高い周波数帯での高減衰特性を実現することができる。   Furthermore, the resonance circuit according to the present invention has the characteristics of the resonance circuit by adding a second inductor to the resonance circuit, and can realize a high attenuation characteristic in a high frequency band.

また、本発明のフィルタ回路及び多層基板は、通過帯域周波数を低周波側の減衰極の近傍に設定することができると共に広い通過帯域幅を有する。   In addition, the filter circuit and the multilayer substrate of the present invention can set the passband frequency in the vicinity of the attenuation pole on the low frequency side and have a wide passband width.

さらに、本発明のフィルタ回路及び多層基板は、上記フィルタ回路及び多層基板に対して第2インダクタを付加することにより、上記の特徴を有し、なおかつ高い周波数帯での高減衰特性を実現することができる。   Furthermore, the filter circuit and the multilayer substrate of the present invention have the above-mentioned characteristics by adding a second inductor to the filter circuit and the multilayer substrate, and realize high attenuation characteristics in a high frequency band. Can do.

さらに、本発明の回路モジュールは、上記多層基板上に能動部品/または受動部品を配置したので、上記特徴を有し、なおかつ小型で優れた電気的特性を実現できる。   Furthermore, the circuit module according to the present invention has the above-described characteristics because the active component / passive component is disposed on the multilayer substrate, and can realize small and excellent electrical characteristics.

以下、図面を参照して、本発明の一実施形態を説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

図1は本発明の一実施形態における第1の共振回路を示す図、図2は本発明の一実施形態における第2の共振回路を示す図である。   FIG. 1 is a diagram showing a first resonance circuit in one embodiment of the present invention, and FIG. 2 is a diagram showing a second resonance circuit in one embodiment of the present invention.

図1において、300は第1の共振回路で、図17に示した従来例と同一構成部分は同一符号をもって表す。即ち、第1の共振回路300は、一端が接地されると共に他端が入出力端子104,105とインダクタ103の一端に接続されたキャパシタ101と、一端が接地されると共に他端がインダクタ103の他端に接続されたキャパシタ102と、インダクタ103に並列接続されたキャパシタ301と、入出力双方の側の接地端子106,107とから構成されている。   In FIG. 1, reference numeral 300 denotes a first resonance circuit, and the same components as those in the conventional example shown in FIG. That is, the first resonance circuit 300 has one end grounded and the other end connected to the input / output terminals 104 and 105 and one end of the inductor 103, and one end grounded and the other end connected to the other end of the inductor 103. And the capacitor 301 connected in parallel to the inductor 103, and ground terminals 106 and 107 on both input and output sides.

ここで、例えば、キャパシタ101の容量Xは1.2pF、キャパシタ102の容量Vは1.5pF、キャパシタ301の容量Hは0.5pF、インダクタ103のインダクタンスBは3.5nHにそれぞれ設定され、回路の通過帯域周波数が約2.4GHzに設定されている。   Here, for example, the capacitance X of the capacitor 101 is set to 1.2 pF, the capacitance V of the capacitor 102 is set to 1.5 pF, the capacitance H of the capacitor 301 is set to 0.5 pF, and the inductance B of the inductor 103 is set to 3.5 nH. Is set to about 2.4 GHz.

また、キャパシタ101が本発明における第1キャパシタに対応し、キャパシタ102が第2キャパシタに対応し、インダクタ103が第1インダクタに対応し、キャパシタ301が第3キャパシタに対応する。   The capacitor 101 corresponds to the first capacitor in the present invention, the capacitor 102 corresponds to the second capacitor, the inductor 103 corresponds to the first inductor, and the capacitor 301 corresponds to the third capacitor.

図2において、400は第2の共振回路で、図1に示した第1の共振回路300に対してインダクタ401を設けたものである。このインダクタ401は、インダクタ103の一端とキャパシタ101の他端との間に直列接続されて設けられている。ここで、インダクタ401のインダクタンスAは0.5nHに設定され、回路の通過帯域周波数が約2.4GHzに設定されている。また、インダクタ401は、本発明における第2インダクタに対応する。   In FIG. 2, reference numeral 400 denotes a second resonance circuit, which is provided with an inductor 401 with respect to the first resonance circuit 300 shown in FIG. The inductor 401 is connected in series between one end of the inductor 103 and the other end of the capacitor 101. Here, the inductance A of the inductor 401 is set to 0.5 nH, and the passband frequency of the circuit is set to about 2.4 GHz. The inductor 401 corresponds to the second inductor in the present invention.

図1に示した第1の共振回路300は、フィルタ回路を構成する場合に、図17に示した従来例の共振回路100に対してキャパシタ101の容量Xが少ない量で、通過帯域周波数(2.4GHz)を減衰極の周波数の近傍に設定することができ、通過帯域幅が極度に狭くなることがない。また、図2に示した第2の共振回路400は、第1の共振回路300に、微少なインダクタンスを有するインダクタ401を付加することで、フィルタ回路を構成する場合に、高い周波数に任意の減衰極を設けることができ、所望の周波数減衰特性を実現することができる。   When the first resonant circuit 300 shown in FIG. 1 is configured as a filter circuit, the capacitance X of the capacitor 101 is smaller than that of the conventional resonant circuit 100 shown in FIG. .4 GHz) can be set in the vicinity of the frequency of the attenuation pole, and the pass bandwidth is not extremely narrowed. In addition, the second resonance circuit 400 shown in FIG. 2 adds an inductor 401 having a very small inductance to the first resonance circuit 300, thereby forming an arbitrary attenuation at a high frequency. A pole can be provided, and a desired frequency attenuation characteristic can be realized.

本実施形態による第1の共振回路300は、次の(1)式で通過帯域周波数fcが決まり、(2)式で減衰極の周波数fNが決まる。 The first resonant circuit 300 according to the present embodiment, determines the passband frequency f c by the following equation (1), (2) the frequency f N of the attenuation pole is determined by the formula.

Figure 2006262349
Figure 2006262349

一方、図17に示した従来の共振回路100は、次の(3)式で通過帯域周波数fcが決まり、(4)式で減衰極の周波数fNが決まる。 On the other hand, the conventional resonant circuit 100 shown in FIG. 17, determines the passband frequency f c by the following equation (3), (4) frequency f N of the attenuation pole is determined by the formula.

Figure 2006262349
Figure 2006262349

よって、本実施形態による第1の共振回路300が図17に示した従来の共振回路100と同じ周波数で減衰極を持つのは、(2)式のH+Vと(4)式のVを等しくした場合である。このとき、明らかに、(1)式<(3)式が成り立つ。このことは、本実施形態の第1の共振回路300は、従来の共振回路100に対して、より少ない容量のキャパシタ101を付加することで、通過帯域周波数を減衰極の近傍に設定することができることを示している。また、キャパシタ101の容量Xが少ないので通過帯域幅が極端に狭くなることがない。   Therefore, the reason why the first resonant circuit 300 according to the present embodiment has an attenuation pole at the same frequency as the conventional resonant circuit 100 shown in FIG. 17 is that H + V in the formula (2) is equal to V in the formula (4). Is the case. At this time, obviously, formula (1) <formula (3) is established. This is because the first resonant circuit 300 of this embodiment can set the passband frequency in the vicinity of the attenuation pole by adding a capacitor 101 having a smaller capacity to the conventional resonant circuit 100. It shows what you can do. Further, since the capacitance X of the capacitor 101 is small, the pass bandwidth is not extremely narrowed.

本実施形態の第1の共振回路300と従来例の共振回路100のXが同じ容量のときの周波数特性を図3に示して比較すると、本実施形態における第1の共振回路300の周波数特性(図中の実線)は、従来例の共振回路100の周波数特性(図中の破線)に比べて通過帯域周波数を低周波数側の減衰極(2.05GHz)のより近傍に持っていることがわかる。これにより、Xを小さくしても、減衰極の周波数と通過帯域周波数を設定することができることがわかる。   FIG. 3 shows a comparison of the frequency characteristics when the X of the first resonant circuit 300 of the present embodiment and the resonant circuit 100 of the conventional example have the same capacitance, and the frequency characteristics of the first resonant circuit 300 of the present embodiment ( The solid line in the figure shows that the passband frequency is closer to the attenuation pole (2.05 GHz) on the lower frequency side than the frequency characteristic of the resonance circuit 100 of the conventional example (broken line in the figure). . Thereby, it can be seen that the frequency of the attenuation pole and the passband frequency can be set even if X is reduced.

次に、前述した共振回路を用いたフィルタ回路及びこのフィルタ回路をLTCC基板で形成した多層基板について説明する。   Next, a filter circuit using the above-described resonance circuit and a multilayer substrate in which this filter circuit is formed of an LTCC substrate will be described.

図4はフィルタ回路500を示す回路図である。このフィルタ回路500は、前述した第1の共振回路300を用いたもので、図に示すように、入力端子104とインダクタ103の一端との間にキャパシタ501が設けられると共に、インダクタ103の一端と出力端子105との間にキャパシタ502が設けられて構成されている。   FIG. 4 is a circuit diagram showing the filter circuit 500. This filter circuit 500 uses the above-described first resonance circuit 300. As shown in the figure, a capacitor 501 is provided between the input terminal 104 and one end of the inductor 103, and one end of the inductor 103 is connected. A capacitor 502 is provided between the output terminal 105 and the output terminal 105.

また、図5に示すように共振回路の数を増やし、キャパシタを介して並列接続することで、高い減衰特性が得られる。図5に示すフィルタ回路500は、2つの共振回路310,320が並列に接続されて構成されている。   Further, as shown in FIG. 5, a high attenuation characteristic can be obtained by increasing the number of resonant circuits and connecting them in parallel via a capacitor. The filter circuit 500 shown in FIG. 5 is configured by connecting two resonant circuits 310 and 320 in parallel.

即ち、一方の共振回路310は、一端が接地されると共に他端がインダクタ103Aの一端に接続されたキャパシタ101Aと、一端が接地されると共に他端がインダクタ103Aの他端に接続されたキャパシタ102Aと、インダクタ103Aに並列接続されたキャパシタ301Aとから構成されている。   That is, one resonance circuit 310 includes a capacitor 101A having one end grounded and the other end connected to one end of the inductor 103A, and a capacitor 102A having one end grounded and the other end connected to the other end of the inductor 103A. And a capacitor 301A connected in parallel to the inductor 103A.

また、他方の共振回路320は、一端が接地されると共に他端がインダクタ103Bの一端に接続されたキャパシタ101Bと、一端が接地されると共に他端がインダクタ103Bの他端に接続されたキャパシタ102Bと、インダクタ103Bに並列接続されたキャパシタ301Bとから構成されている。   The other resonance circuit 320 includes a capacitor 101B having one end grounded and the other end connected to one end of the inductor 103B, and a capacitor 102B having one end grounded and the other end connected to the other end of the inductor 103B. And a capacitor 301B connected in parallel to the inductor 103B.

さらに、一方の共振回路310のインダクタ103Aの一端と入力端子104との間にキャパシタ511が接続され、他方の共振回路320のインダクタ103Bの一端と出力端子105との間にキャパシタ513が接続され、インダクタ103Aの一端とインダクタ103Bの一端との間にキャパシタ512が接続されている。   Further, a capacitor 511 is connected between one end of the inductor 103A of one resonance circuit 310 and the input terminal 104, and a capacitor 513 is connected between one end of the inductor 103B of the other resonance circuit 320 and the output terminal 105, A capacitor 512 is connected between one end of the inductor 103A and one end of the inductor 103B.

上記のフィルタ回路500においては、2つの共振回路310,320の共振周波数を等しく設定すると、遮断周波数帯域における減衰量を高めることができ、2つの共振回路310,320の共振周波数を異なる周波数に設定すると、2つの異なる遮断周波数帯域を有するフィルタ回路を構成することができる。   In the filter circuit 500 described above, if the resonance frequencies of the two resonance circuits 310 and 320 are set equal, the attenuation in the cutoff frequency band can be increased, and if the resonance frequencies of the two resonance circuits 310 and 320 are set to different frequencies, Filter circuits having different cutoff frequency bands can be configured.

次に、上記のフィルタ回路500を用いた多層基板について説明する。   Next, a multilayer substrate using the filter circuit 500 will be described.

図6はフィルタ回路500をLTCC基板に形成してなる多層基板520の構成を示す斜視図である。図に示すように、多層基板520は、直方体をなして上下面に接地導体522,523が設けられたLTCC基板521を有し、その内部にキャパシタ及びインダクタを構成する導電体が配置されて構成されている。   FIG. 6 is a perspective view showing a configuration of a multilayer substrate 520 formed by forming the filter circuit 500 on the LTCC substrate. As shown in the figure, the multilayer substrate 520 has a LTCC substrate 521 which is a rectangular parallelepiped and is provided with ground conductors 522 and 523 on the upper and lower surfaces, and a conductor constituting a capacitor and an inductor is disposed therein. Yes.

LTCC基板521内では、ビア導電体532によって接地導電体523に接続された平板状導電体533と該平板状導電体533に対して間隔をあけて平行に対向するように配置された平板状共通導電体534によってキャパシタ101Aが構成され、平板状共通導電体534と該平板状共通導電体534に対して間隔をあけて平行に対向するように配置された平板状導電体553とによってキャパシタ511が構成されている。一端が平板状導電体553に接続された帯状導電体531の他端は入力端子104として基板521の底面に設けられた開口部から基板外に露出している。   In the LTCC substrate 521, a flat conductor 533 connected to the ground conductor 523 by a via conductor 532 and a flat common that is arranged so as to face the flat conductor 533 in parallel with a gap therebetween. A capacitor 101A is constituted by the conductor 534, and the capacitor 511 is constituted by a plate-like common conductor 534 and a plate-like conductor 553 arranged so as to face the plate-like common conductor 534 at a distance from each other in parallel. It is configured. The other end of the strip-shaped conductor 531 having one end connected to the flat-plate conductor 553 is exposed to the outside of the substrate as an input terminal 104 from an opening provided on the bottom surface of the substrate 521.

また、平板状共通導電体534に一端が接続されループ状をなした帯状導電体535の他端が、ビア導電体536を介してループ状をなした帯状導電体537の一端に接続されている。これらの帯状導電体535,537及びビア導電体536によってインダクタ103Aが形成されている。また、これらの帯状導電体535,537は上下方向に所定の間隔をあけて対向するように配置され、この帯状導電体535,537の対向部分によってキャパシタ301Aが形成されている。   Further, one end of the strip-shaped conductor 535 having one loop connected to the flat common conductor 534 is connected to one end of the loop-shaped conductor 537 having a loop via the via conductor 536. . The strip conductors 535 and 537 and the via conductor 536 form an inductor 103A. The strip conductors 535 and 537 are arranged so as to face each other with a predetermined interval in the vertical direction, and a capacitor 301A is formed by the facing portion of the strip conductors 535 and 537.

帯状導電体537の他端には平板状導電体538が接続されている。また、平板状導電体538は、上方向に所定の間隔をあけて配置されている接地導体539に対向し、これによりキャパシタ102Aが形成されている。接地導体539は、複数のビア導電体552によって上下面の接地導体522,523に接続されている。   A flat conductor 538 is connected to the other end of the strip conductor 537. Further, the flat conductor 538 is opposed to the ground conductor 539 disposed at a predetermined interval in the upward direction, thereby forming the capacitor 102A. The ground conductor 539 is connected to the upper and lower ground conductors 522 and 523 by a plurality of via conductors 552.

上記の各平板状導電体及び帯状導電体によって共振回路310が形成されている。また、共振回路310を構成する導電体に対して横方向に並べて共振回路320を構成する導電体が配置されている。   A resonance circuit 310 is formed by each of the above plate-like conductors and strip-like conductors. In addition, the conductors constituting the resonance circuit 320 are arranged side by side with respect to the conductors constituting the resonance circuit 310.

即ち、ビア導電体542a,542bによって接地導電体523に接続された平板状導電体543と該平板状導電体543に対して間隔をあけて平行に対向するように配置された平板状共通導電体547によってキャパシタ101Bが構成され、平板状共通導電体547と該平板状共通導電体547に対して間隔をあけて平行に対向するように配置された平板状導電体546とによってキャパシタ513が構成されている。平板状導電体546はビア導電体545を介して帯状導電体541の一端に接続され、帯状導電体541の他端は出力端子105として基板521の底面に設けられた開口部から基板外に露出している。   That is, the flat conductor 543 connected to the ground conductor 523 by the via conductors 542a and 542b, and the flat common conductor disposed so as to face the flat conductor 543 at a distance from each other in parallel. 547 constitutes a capacitor 101B, and a capacitor 513 is constituted by a plate-like common conductor 547 and a plate-like conductor 546 arranged so as to face the plate-like common conductor 547 at a distance from each other in parallel. ing. The flat conductor 546 is connected to one end of the strip conductor 541 via the via conductor 545, and the other end of the strip conductor 541 is exposed to the outside of the substrate as an output terminal 105 from an opening provided on the bottom surface of the substrate 521. is doing.

また、平板状共通導電体547に一端が接続されループ状をなした帯状導電体548の他端が、ビア導電体549を介してループ状をなした帯状導電体550の一端に接続されている。これらの帯状導電体548,550及びビア導電体549によってインダクタ103Bが形成されている。また、これらの帯状導電体548,550は上下方向に所定の間隔をあけて対向するように配置され、この帯状導電体548,550の対向部分によってキャパシタ301Bが形成されている。   Also, the other end of the loop-shaped conductor 548 having one end connected to the flat common conductor 547 and the loop-shaped conductor 548 is connected to one end of the loop-shaped conductor 550 having a loop shape via the via conductor 549. . The strip conductors 548 and 550 and the via conductor 549 form an inductor 103B. The strip conductors 548 and 550 are arranged to face each other with a predetermined interval in the vertical direction, and a capacitor 301B is formed by the facing portion of the strip conductors 548 and 550.

帯状導電体550の他端には平板状導電体551が接続され、平板状導電体551は、上方向に所定の間隔をあけて配置されている接地導体539に対向し、これによりキャパシタ102Bが形成されている。   A plate-like conductor 551 is connected to the other end of the strip-like conductor 550, and the plate-like conductor 551 is opposed to the ground conductor 539 arranged at a predetermined interval in the upward direction, whereby the capacitor 102B is Is formed.

また、共振回路310を構成する平板状導共通電体534と共振回路320を構成する平板状共通導電体547を跨ぐようにこれらの平板状共通導電体534,547に所定の間隔をあけて平行に対向するように平板状接続用導電体540が設けられており、この平板状接続用導電体540と平板状共通導電体534及び平板状共通導電体547とによってキャパシタ512が形成されている。   The flat common conductor 534 constituting the resonance circuit 310 and the flat common conductor 547 constituting the resonance circuit 320 are opposed to the flat common conductors 534 and 547 in parallel at a predetermined interval. Thus, a flat connection conductor 540 is provided, and the flat connection conductor 540, the flat common conductor 534, and the flat common conductor 547 form a capacitor 512.

さらに、上下面の接地導電体522,523は複数のビア導電体552によって導電接続されている。   Further, the ground conductors 522 and 523 on the upper and lower surfaces are conductively connected by a plurality of via conductors 552.

上記のようにフィルタ回路500をLTCC基板に形成し、且つ、キャパシタ301A,301Bを積層インダクタ103A,103Bの寄生容量で作ることにより、小型化を実現している。さらに、キャパシタ511、512、513は、積層構造を利用し、平板状共通導電体534,平板状共通導電体547の下にそれぞれ前記平板状共通導電体534,547と平行にする対向する平板状導電体553,546を配置するとともに、前記平板状共通導電体534,第2平板状共通導電体547を跨ぐように平板状接続用導電体540を設けた構造にすることで、多層基板520の小型化を実現している。   As described above, the filter circuit 500 is formed on the LTCC substrate, and the capacitors 301A and 301B are made of the parasitic capacitances of the multilayer inductors 103A and 103B, thereby realizing miniaturization. Further, the capacitors 511, 512, and 513 use a laminated structure, and are opposed to the flat plate-like conductors that are parallel to the flat plate-like common conductors 534 and 547, respectively, below the flat plate-like common conductor 534 and the flat plate-like common conductor 547. The size of the multilayer substrate 520 can be reduced by arranging 553, 546 and providing a flat connecting conductor 540 across the flat common conductor 534 and the second flat common conductor 547. is doing.

次に、前述した共振回路を用いたフィルタ回路及びこのフィルタ回路をLTCC基板に形成した多層基板の他の実施例について説明する。   Next, a description will be given of another embodiment of the filter circuit using the above-described resonance circuit and a multilayer substrate in which the filter circuit is formed on the LTCC substrate.

図7はフィルタ回路600を示す回路図である。このフィルタ回路600は、前述した第2の共振回路400を用いたもので、図に示すように、入力端子104とインダクタ103の一端との間にキャパシタ501が設けられていると共に、インダクタ103の一端と出力端子105との間にキャパシタ502が設けられて構成されている。   FIG. 7 is a circuit diagram showing the filter circuit 600. This filter circuit 600 uses the above-described second resonance circuit 400. As shown in the figure, a capacitor 501 is provided between the input terminal 104 and one end of the inductor 103. A capacitor 502 is provided between one end and the output terminal 105.

このように、前述した第2の共振回路400を用いることにより、インダクタ401の作用によって高い周波数に任意の減衰極を設けることができ、所望の周波数で高減衰特性を実現することができる。   Thus, by using the second resonance circuit 400 described above, an arbitrary attenuation pole can be provided at a high frequency by the action of the inductor 401, and a high attenuation characteristic can be realized at a desired frequency.

次に、上記のフィルタ回路600を用いた多層基板について説明する。   Next, a multilayer substrate using the filter circuit 600 will be described.

図8はフィルタ回路600をLTCC基板に形成してなる多層基板610の構成を示す斜視図である。また、図9は、図8のA−A線断面における本実施形態の構造を説明するための端面図である。図に示すように、多層基板610は、直方体をなし上下面に接地導体612,613が設けられたLTCC基板611を有し、その内部にキャパシタ及びインダクタを構成する導電体が配置されて構成されている。   FIG. 8 is a perspective view showing a configuration of a multilayer substrate 610 formed by forming the filter circuit 600 on the LTCC substrate. FIG. 9 is an end view for explaining the structure of the present embodiment taken along the line AA of FIG. As shown in the figure, the multilayer substrate 610 includes a LTCC substrate 611 having a rectangular parallelepiped shape and provided with ground conductors 612 and 613 on the upper and lower surfaces, and a conductor constituting a capacitor and an inductor is disposed therein. .

LTCC基板611内では、ビア導電体615によって接地導電体613に接続された平板状導電体616と該平板状導電体616に対して間隔をあけて平行に対向するように配置された平板状導電体617によってキャパシタ101が構成されている。   In the LTCC substrate 611, the flat conductor 616 connected to the ground conductor 613 by the via conductor 615 and the flat conductor disposed so as to face the flat conductor 616 at a distance from each other in parallel. The body 617 constitutes the capacitor 101.

また、平板状導電体617に一端が接続された帯状導電体618によってインダクタ401が構成されている。   Further, the inductor 401 is configured by a strip-shaped conductor 618 having one end connected to the flat-plate conductor 617.

帯状導電体618の他端には平板状共通導電体619が接続され、平板状共通導電体619と該平板状共通導電体619に対して上下方向に間隔をあけて平行に対向するように配置された平板状導電体626,627とによってそれぞれキャパシタ501,502が構成されている。一端が平板状導電体626に接続された帯状導電体614の他端は入力端子104として基板611の底面に設けられた開口部から基板外に露出している。また、一端が平板状導電体627に接続された帯状導電体628の他端は出力端子105として基板611の底面に設けられた開口部から基板外に露出している。   A flat common conductor 619 is connected to the other end of the belt-like conductor 618, and is arranged so as to face the flat common conductor 619 and the flat common conductor 619 in parallel with an interval in the vertical direction. Capacitors 501 and 502 are constituted by the planar conductors 626 and 627, respectively. The other end of the strip conductor 614 having one end connected to the flat conductor 626 is exposed to the outside of the substrate as an input terminal 104 from an opening provided on the bottom surface of the substrate 611. The other end of the strip-shaped conductor 628 whose one end is connected to the flat-plate conductor 627 is exposed to the outside of the substrate as an output terminal 105 from an opening provided on the bottom surface of the substrate 611.

また、平板状共通導電体619に一端が接続されループ状をなした帯状導電体620の他端が、ビア導電体621を介してループ状をなした帯状導電体622の一端に接続されている。これらの帯状導電体620,622及びビア導電体621によってインダクタ103が形成されている。また、これらの帯状導電体620,622は上下方向に所定の間隔をあけて対向するように配置され、この帯状導電体620,622の対向部分によってキャパシタ301が形成されている。   The other end of the strip-shaped conductor 620 having one end connected to the flat common conductor 619 and having a loop shape is connected to one end of the loop-shaped conductor 622 having a loop shape via the via conductor 621. . The strip conductors 620 and 622 and the via conductor 621 form an inductor 103. The strip conductors 620 and 622 are arranged so as to face each other with a predetermined interval in the vertical direction, and a capacitor 301 is formed by the facing portions of the strip conductors 620 and 622.

帯状導電体622の他端には平板状導電体623が接続されている。また、平板状導電体623は、上方向に所定の間隔をあけて配置されている接地導体624に対向し、これによりキャパシタ102が形成されている。接地導体624は、複数のビア導電体625によって上下面の接地導体612,613に接続されている。   A flat conductor 623 is connected to the other end of the strip conductor 622. Further, the flat conductor 623 faces the ground conductor 624 disposed at a predetermined interval in the upward direction, whereby the capacitor 102 is formed. The ground conductor 624 is connected to the upper and lower ground conductors 612 and 613 by a plurality of via conductors 625.

上記の各平板状導電体及び帯状導電体によってフィルタ回路400が形成されている。   A filter circuit 400 is formed by each of the above plate-like conductors and strip-like conductors.

図10は、前記フィルタ回路400を用いた多層基板の変形例を示す端面図であり、本変形例の多層基板610'で示すように、接地電極613と該設置電極613に対して間隔をあけて平行に対向する平板状導電体617'によりキャパシタ101'を構成するとともに、一端が平板状導電体617'に接続され他端が平板状共通導電体619’に接続されたビア導電体618'により微小インダクタンスのインダクタ401‘を構成してもよい。   FIG. 10 is an end view showing a modified example of the multilayer substrate using the filter circuit 400. As shown by the multilayer substrate 610 ′ of the present modified example, the ground electrode 613 and the installation electrode 613 are spaced from each other. The capacitor 101 ′ is constituted by the flat-plate conductors 617 ′ opposed in parallel to each other, and the via conductor 618 ′ whose one end is connected to the flat-plate conductor 617 ′ and the other end is connected to the flat-plate common conductor 619 ′. Thus, the inductor 401 ′ having a small inductance may be configured.

上記のようにフィルタ回路600をLTCC基板611に形成し、且つ、キャパシタ301を積層インダクタ103の寄生容量で作ることにより、小型化を実現している。さらに、キャパシタ501、502は、積層構造を利用し、平板状共通導電体619の上下方向にそれぞれ該平板状共通導電体619と平行にする対向する平板状導電体626,627を配置する構造にすることで、多層基板610の小型化を実現している。さらに、微少インダクタンスのインダクタ401は、巻線によるインダクタのパターンではなく、帯状導電体からなる伝送線路やビア導電体等によって作ることで小型化を実現している。   As described above, the filter circuit 600 is formed on the LTCC substrate 611, and the capacitor 301 is made of the parasitic capacitance of the multilayer inductor 103, thereby realizing downsizing. Furthermore, the capacitors 501 and 502 use a laminated structure and have a structure in which opposing flat plate conductors 626 and 627 that are parallel to the flat plate common conductor 619 are arranged in the vertical direction of the flat plate common conductor 619, respectively. Thus, the multilayer substrate 610 can be downsized. Further, the inductor 401 having a very small inductance is not made of an inductor pattern formed by windings, but is made of a transmission line made of a strip-shaped conductor, a via conductor, or the like, thereby realizing a reduction in size.

この多層基板610の周波数特性を図11に示す。図において、横軸は周波数(GHz)を表し、縦軸は透過利得(dB)を表している。このように、第2の共振回路400を用いたフィルタ回路600によって構成される多層基板610は、約2.05GHzと約10.3GHzの2つの減衰極を有し、通過帯域周波数を低周波数側の減衰極(2.05GHz)の近傍に持ち、なおかつ、広い通過帯域幅を有している。   The frequency characteristics of this multilayer substrate 610 are shown in FIG. In the figure, the horizontal axis represents frequency (GHz) and the vertical axis represents transmission gain (dB). As described above, the multilayer substrate 610 constituted by the filter circuit 600 using the second resonance circuit 400 has two attenuation poles of about 2.05 GHz and about 10.3 GHz, and the passband frequency is set to the lower frequency side. In the vicinity of the attenuation pole (2.05 GHz) and has a wide passband width.

次に、前述した第2の共振回路400を2つ用いたフィルタ回路及びこのフィルタ回路をLTCC基板に形成した多層基板の実施例について説明する。   Next, an embodiment of a filter circuit using two of the above-described second resonance circuits 400 and a multilayer substrate in which this filter circuit is formed on an LTCC substrate will be described.

図12はフィルタ回路650を示す回路図である。このフィルタ回路650は、前述した第2の共振回路400を2つ用いたもので、図に示すように、2つの共振回路410,420をキャパシタ652を介して並列接続することで、高い減衰特性が得られる。   FIG. 12 is a circuit diagram showing the filter circuit 650. This filter circuit 650 uses two of the second resonance circuits 400 described above. As shown in the figure, by connecting two resonance circuits 410 and 420 in parallel via a capacitor 652, a high attenuation characteristic is obtained. It is done.

一方の共振回路410は、一端が接地されると共に他端がインダクタ401Aの一端に接続されたキャパシタ101Aと、一端がインダクタ401Aの他端に接続されたインダクタ103Aと、一端が接地されると共に他端がインダクタ103Aの他端に接続されたキャパシタ102Aと、インダクタ103Aに並列接続されたキャパシタ301Aとから構成されている。   One resonant circuit 410 includes a capacitor 101A having one end grounded and the other end connected to one end of the inductor 401A, an inductor 103A having one end connected to the other end of the inductor 401A, and one end grounded and the other. The capacitor 102A has one end connected to the other end of the inductor 103A and the capacitor 301A connected in parallel to the inductor 103A.

他方の共振回路420は、一端が接地されると共に他端がインダクタ401Bの一端に接続されたキャパシタ101Bと、一端がインダクタ401Bの他端に接続されたインダクタ103Bと、一端が接地されると共に他端がインダクタ103Bの他端に接続されたキャパシタ102Bと、インダクタ103Bに並列接続されたキャパシタ301Bとから構成されている。   The other resonant circuit 420 includes a capacitor 101B having one end grounded and the other end connected to one end of the inductor 401B, an inductor 103B having one end connected to the other end of the inductor 401B, and one end grounded and the other. The capacitor 102B has one end connected to the other end of the inductor 103B, and the capacitor 301B connected in parallel to the inductor 103B.

さらに、一方の共振回路410のインダクタ103Aの一端と入力端子104との間にキャパシタ651が接続され、他方の共振回路420のインダクタ103Bの一端と出力端子105との間にキャパシタ653が接続され、インダクタ103Aの一端とインダクタ103Bの一端との間にキャパシタ652が接続されている。   Furthermore, a capacitor 651 is connected between one end of the inductor 103A of one resonance circuit 410 and the input terminal 104, and a capacitor 653 is connected between one end of the inductor 103B of the other resonance circuit 420 and the output terminal 105, A capacitor 652 is connected between one end of the inductor 103A and one end of the inductor 103B.

上記のフィルタ回路650においては、2つの共振回路410,420の共振周波数を等しく設定すると、遮断周波数帯域における減衰量を高めることができ、2つの共振回路410,420の共振周波数を異なる周波数に設定すると、2つの異なる遮断周波数帯域を有するフィルタ回路を構成することができる。   In the filter circuit 650, when the resonance frequencies of the two resonance circuits 410 and 420 are set to be equal, the attenuation in the cutoff frequency band can be increased, and when the resonance frequencies of the two resonance circuits 410 and 420 are set to different frequencies, Filter circuits having different cutoff frequency bands can be configured.

次に、上記のフィルタ回路650を用いた多層基板について説明する。   Next, a multilayer substrate using the filter circuit 650 will be described.

図13はフィルタ回路650をLTCC基板に形成してなる多層基板700の構成を示す斜視図、図14はその側面から見た内部構成図、図15はその正面から見た内部構成図である。図に示すように、多層基板700は、直方体をなし上下面に接地導体712,713が設けられたLTCC基板711を有し、その内部にキャパシタ及びインダクタを構成する導電体が配置されて構成されている。   13 is a perspective view showing a configuration of a multilayer substrate 700 in which a filter circuit 650 is formed on an LTCC substrate, FIG. 14 is an internal configuration diagram viewed from the side, and FIG. 15 is an internal configuration diagram viewed from the front. As shown in the figure, the multilayer substrate 700 has an LTCC substrate 711 having a rectangular parallelepiped shape and provided with ground conductors 712 and 713 on the upper and lower surfaces, and a conductor constituting a capacitor and an inductor is disposed therein. .

LTCC基板711内では、ビア導電体714によって接地導電体713に接続された平板状導電体715と該平板状導電体715に対して間隔をあけて平行に対向するように配置された平板状導電体716によってキャパシタ101Aが構成されている。   In the LTCC substrate 711, a flat conductor 715 connected to the ground conductor 713 by a via conductor 714 and a flat conductor disposed so as to face the flat conductor 715 at a distance from each other in parallel. The body 716 constitutes the capacitor 101A.

また、平板状導電体716に一端が接続された帯状導電体717によってインダクタ401Aが構成されている。   Further, the inductor 401A is constituted by a strip-like conductor 717 having one end connected to the flat conductor 716.

帯状導電体717の他端には平板状共通導電体718が接続され、平板状共通導電体718と該平板状共通導電体718に対して間隔をあけて平行に対向するように配置された平板状導電体719とによってキャパシタ651が構成されている。一端が平板状導電体719に接続された導電体720の他端は入力端子104として基板711の底面に設けられた開口部751から基板外に露出している。   A flat plate-like common conductor 718 is connected to the other end of the strip-like conductor 717, and the flat plate-like common conductor 718 is arranged so as to face the flat plate-like common conductor 718 at a distance from each other in parallel. A capacitor 651 is constituted by the conductor 719. The other end of the conductor 720, one end of which is connected to the flat conductor 719, is exposed outside the substrate from an opening 751 provided on the bottom surface of the substrate 711 as the input terminal 104.

また、平板状導電体718に一端が接続されループ状をなした帯状導電体721の他端が、ビア導電体722を介してループ状をなした帯状導電体723の一端に接続されている。これらの帯状導電体721,723及びビア導電体722によってインダクタ103Aが形成されている。また、これらの帯状導電体721,723は上下方向に所定の間隔をあけて対向するように配置され、この帯状導電体721,723の対向部分によってキャパシタ301Aが形成されている。   In addition, the other end of the strip-shaped conductor 721 having a loop shape with one end connected to the flat conductor 718 is connected to one end of the loop-shaped conductor 723 having a loop shape via the via conductor 722. The strip conductors 721 and 723 and the via conductor 722 form an inductor 103A. The strip conductors 721 and 723 are arranged so as to face each other with a predetermined interval in the vertical direction, and a capacitor 301A is formed by the facing portion of the strip conductors 721 and 723.

帯状導電体723の他端には平板状導電体724が接続されている。また、平板状導電体724は、上方向に所定の間隔をあけて配置されている接地導体725に対向し、これによりキャパシタ102Aが形成されている。接地導体725は、複数のビア導電体742によって上下面の接地導体712,713に接続されている。   A flat conductor 724 is connected to the other end of the strip conductor 723. Further, the flat conductor 724 faces the ground conductor 725 disposed at a predetermined interval in the upward direction, thereby forming the capacitor 102A. The ground conductor 725 is connected to the upper and lower ground conductors 712 and 713 by a plurality of via conductors 742.

上記の各平板状導電体及び帯状導電体によって共振回路410が形成されている。また、共振回路410を構成する導電体に対して横方向に並べて共振回路420を構成する導電体が配置されている。   A resonance circuit 410 is formed by each of the above plate-like conductors and strip-like conductors. In addition, a conductor constituting the resonance circuit 420 is arranged in a lateral direction with respect to the conductor constituting the resonance circuit 410.

即ち、ビア導電体731a,731bによって接地導電体713に接続された平板状導電体732と該平板状導電体732に対して間隔をあけて平行に対向するように配置された平板状導電体733によってキャパシタ101Bが構成されている。   That is, the flat conductor 732 connected to the ground conductor 713 by the via conductors 731a and 731b, and the flat conductor 733 disposed so as to face the flat conductor 732 with a space therebetween. Thus, the capacitor 101B is configured.

また、平板状導電体733に一端が接続された帯状導電体734によってインダクタ401Bが構成されている。   Further, the inductor 401B is configured by a strip-shaped conductor 734 having one end connected to the flat-plate conductor 733.

帯状導電体734の他端には平板状共通導電体737が接続され、平板状共通導電体737と該平板状共通導電体737に対して間隔をあけて平行に対向するように配置された平板状導電体735とによってキャパシタ653が構成されている。一端が平板状導電体735に接続された導電体736の他端は出力端子105として基板711の底面に設けられた開口部752から基板外に露出している。   A flat plate-like common conductor 737 is connected to the other end of the strip-like conductor 734, and the flat plate-like common conductor 737 and the flat plate arranged so as to face the plate-like common conductor 737 with a space therebetween in parallel. A capacitor 653 is constituted by the conductor 735. The other end of the conductor 736 whose one end is connected to the flat conductor 735 is exposed to the outside of the substrate from an opening 752 provided on the bottom surface of the substrate 711 as the output terminal 105.

また、平板状導電体737に一端が接続されループ状をなした帯状導電体738の他端が、ビア導電体739を介してループ状をなした帯状導電体740の一端に接続されている。これらの帯状導電体738,740及びビア導電体739によってインダクタ103Bが形成されている。また、これらの帯状導電体738,740は上下方向に所定の間隔をあけて対向するように配置され、この帯状導電体738,740の対向部分によってキャパシタ301Bが形成されている。   Further, the other end of the loop-shaped conductor 738 having one end connected to the flat-plate conductor 737 is connected to one end of the loop-shaped conductor 740 having a loop shape via the via conductor 739. These strip-like conductors 738 and 740 and via conductor 739 form an inductor 103B. Further, these band-shaped conductors 738 and 740 are arranged so as to face each other with a predetermined interval in the vertical direction, and a capacitor 301B is formed by the facing portion of the band-shaped conductors 738 and 740.

帯状導電体740の他端には平板状導電体741が接続されている。また、平板状導電体741は、上方向に所定の間隔をあけて配置されている接地導体725に対向し、これによりキャパシタ102Bが形成されている。   A flat conductor 741 is connected to the other end of the strip conductor 740. Further, the flat conductor 741 is opposed to the ground conductor 725 arranged at a predetermined interval in the upward direction, thereby forming the capacitor 102B.

また、共振回路410を構成する平板状共通導電体718と共振回路420を構成する平板状共通導電体737を跨ぐようにこれらの平板状共通導電体718,737に所定の間隔をあけて平行に対向するように平板状接続用導電体726が設けられており、この平板状接続用導電体726と平板状共通導電体718,737によってキャパシタ652が形成されている。   Further, the flat common conductor 718 constituting the resonance circuit 410 and the flat common conductor 737 constituting the resonance circuit 420 are opposed in parallel to the flat common conductors 718 and 737 with a predetermined interval therebetween. In this manner, a flat connecting conductor 726 is provided, and the flat connecting conductor 726 and the flat common conductors 718 and 737 form a capacitor 652.

さらに、上下面の接地導電体712,713は複数のビア導電体742によって導電接続されている。   Further, the ground conductors 712 and 713 on the upper and lower surfaces are conductively connected by a plurality of via conductors 742.

上記のようにフィルタ回路650をLTCC基板711に形成し、且つ、キャパシタ301A,301Bを積層インダクタ103A,103Bの寄生容量で作ることにより、小型化を実現している。さらに、キャパシタ651、652、653は、積層構造を利用し、平板状共通導電体718,737の下にそれぞれ該平板状共通導電体718,737と平行にする対向する平板状導電体719,735を配置するとともに、前記平板状共通導電体718,737の上を跨ぐように平板状接続用導電体726を配置する構造にすることで、多層基板700の小型化を実現している。また、微少インダクタンスのインダクタ401A,401Bは、巻線によるインダクタのパターンではなく、帯状導電体からなる伝送線路やビア導電体等によって作ることで小型化を実現している。   As described above, the filter circuit 650 is formed on the LTCC substrate 711, and the capacitors 301A and 301B are made of the parasitic capacitances of the multilayer inductors 103A and 103B, thereby realizing miniaturization. Further, the capacitors 651, 652, and 653 use a laminated structure, and dispose the opposing flat plate conductors 719 and 735 parallel to the flat plate common conductors 718 and 737 under the flat plate common conductors 718 and 737, respectively. By adopting a structure in which the flat connecting conductors 726 are arranged so as to straddle the flat common conductors 718 and 737, the multilayer substrate 700 can be reduced in size. Further, the small inductance inductors 401A and 401B are not made of an inductor pattern formed by windings, but are made of a transmission line made of a strip-shaped conductor, a via conductor, or the like, thereby realizing a reduction in size.

図16は、上記の多層基板700の周波数特性を示す図である。図において、横軸は周波数(GHz)を表し、縦軸は透過利得(dB)を表している。このように、多層基板700は、2.4GHz帯に通過帯域をもち、1.5〜1.9GHz及び10.5〜11.5GHzに高い減衰量を示す減衰極を有するフィルタとなっている。   FIG. 16 is a diagram showing frequency characteristics of the multilayer substrate 700 described above. In the figure, the horizontal axis represents frequency (GHz) and the vertical axis represents transmission gain (dB). Thus, the multilayer substrate 700 is a filter having an attenuation pole that has a pass band in the 2.4 GHz band and exhibits high attenuation in 1.5 to 1.9 GHz and 10.5 to 11.5 GHz.

尚、前述した実施形態は、本発明の一具体例であって、本発明が上記実施形態の構成のみに限定されることはない。   The above-described embodiment is a specific example of the present invention, and the present invention is not limited only to the configuration of the above-described embodiment.

本発明の一実施形態における第1の共振回路を示す回路図The circuit diagram which shows the 1st resonance circuit in one Embodiment of this invention 本発明の一実施形態における第2の共振回路を示す回路図The circuit diagram which shows the 2nd resonance circuit in one embodiment of the present invention 本発明の一実施形態における第1の共振回路の周波数特性及び従来例の周波数特性を示す図The figure which shows the frequency characteristic of the 1st resonance circuit in one Embodiment of this invention, and the frequency characteristic of a prior art example 本発明の一実施形態における第1の共振回路を用いたフィルタ回路を示す回路図The circuit diagram showing the filter circuit using the 1st resonance circuit in one embodiment of the present invention. 本発明の一実施形態における第1の共振回路を2つ用いたフィルタ回路を示す回路図The circuit diagram which shows the filter circuit using two 1st resonance circuits in one Embodiment of this invention 本発明の一実施形態における第1の共振回路を2つ用いた多層基板の構成を示す斜視図The perspective view which shows the structure of the multilayer board | substrate using two 1st resonance circuits in one Embodiment of this invention. 本発明の一実施形態における第2の共振回路を用いたフィルタ回路を示す回路図The circuit diagram which shows the filter circuit using the 2nd resonant circuit in one Embodiment of this invention 本発明の一実施形態における第2の共振回路を用いた多層基板の構成を示す斜視図The perspective view which shows the structure of the multilayer substrate using the 2nd resonance circuit in one Embodiment of this invention. 本発明の一実施形態における第2の共振回路を用いた多層基板の構成を示す端面図The end view which shows the structure of the multilayer substrate using the 2nd resonance circuit in one Embodiment of this invention 本発明の一実施形態における第2の共振回路を用いた多層基板の変形例を示す端面図The end view which shows the modification of the multilayer substrate using the 2nd resonance circuit in one Embodiment of this invention 本発明の一実施形態における第2の共振回路を用いた多層基板の周波数特性を示す図The figure which shows the frequency characteristic of the multilayer substrate using the 2nd resonance circuit in one Embodiment of this invention 本発明の一実施形態における第2の共振回路を2つ用いたフィルタ回路を示す回路図The circuit diagram which shows the filter circuit using two 2nd resonance circuits in one Embodiment of this invention 本発明の一実施形態における第2の共振回路を2つ用いた多層基板の構成を示す斜視図The perspective view which shows the structure of the multilayer substrate using two 2nd resonant circuits in one Embodiment of this invention. 本発明の一実施形態における第2の共振回路を2つ用いた多層基板の構成を示す側面図The side view which shows the structure of the multilayer substrate using two 2nd resonance circuits in one Embodiment of this invention 本発明の一実施形態における第2の共振回路を2つ用いた多層基板の構成を示す正面図The front view which shows the structure of the multilayer board | substrate using two 2nd resonant circuits in one Embodiment of this invention. 本発明の一実施形態における第2の共振回路を2つ用いた多層基板の周波数特性を示す図The figure which shows the frequency characteristic of the multilayer board | substrate using two 2nd resonant circuits in one Embodiment of this invention. 従来例の共振回路を示す回路図Circuit diagram showing conventional resonant circuit 従来例の共振回路を示す回路図Circuit diagram showing conventional resonant circuit

符号の説明Explanation of symbols

101101a,101B,102,102A,102B,301,301A,301B,501,502,511,512,513,651,652,653…キャパシタ、103,401,401A,401B…インダクタ、104…入力端子、105…出力端子、106,107…接地端子、300…第1の共振回路、400,410,420…第2の共振回路、500,600,650…フィルタ回路、520,610,700…多層基板、521,611,711…LTCC基板。

101101a, 101B, 102,102A, 102B, 301,301A, 301B, 501,502,511,512,513,651,652,653 ... Capacitor, 103,401,401A, 401B ... Inductor, 104 ... Input terminal, 105 ... Output terminal, 106,107 ... Ground terminal, 300 ... First resonant circuit, 400,410,420 ... Second resonant circuit, 500, 600, 650, filter circuit, 520, 610, 700, multilayer substrate, 521, 611, 711, LTCC substrate.

Claims (12)

一端が接地端子に接続された第1キャパシタと、該第1キャパシタの他端に一端が接続された第1インダクタと、該第1インダクタの一端に接続された入力端子及び出力端子と、前記第1インダクタの他端に一端が接続されると共に他端が接地端子に接続された第2キャパシタとからなる共振回路において、
前記第1インダクタに並列接続された第3キャパシタを設けた
ことを特徴とする共振回路。
A first capacitor having one end connected to the ground terminal; a first inductor having one end connected to the other end of the first capacitor; an input terminal and an output terminal connected to one end of the first inductor; In a resonant circuit comprising a second capacitor having one end connected to the other end of one inductor and the other end connected to a ground terminal,
A resonance circuit comprising a third capacitor connected in parallel to the first inductor.
前記第1インダクタの一端と前記第1キャパシタの他端との間に第2インダクタを直列接続して設けた
ことを特徴とする請求項1に記載の共振回路。
The resonance circuit according to claim 1, wherein a second inductor is connected in series between one end of the first inductor and the other end of the first capacitor.
一端が接地端子に接続された第1キャパシタと、該第1キャパシタの他端に一端が接続された第1インダクタと、該第1インダクタの一端にキャパシタを介して接続された入力端子及び出力端子と、前記第1インダクタの他端に一端が接続されると共に他端が接地端子に接続された第2キャパシタと、前記第1インダクタに並列接続された第3キャパシタとからなる共振回路を備えている
ことを特徴とするフィルタ回路。
A first capacitor having one end connected to the ground terminal, a first inductor having one end connected to the other end of the first capacitor, and an input terminal and an output terminal connected to one end of the first inductor via the capacitor And a resonance circuit comprising a second capacitor having one end connected to the other end of the first inductor and the other end connected to a ground terminal, and a third capacitor connected in parallel to the first inductor. A filter circuit characterized by comprising:
前記第1インダクタの一端と前記第1キャパシタの他端との間に第2インダクタを直列接続して設けた
ことを特徴とする請求項3に記載のフィルタ回路。
The filter circuit according to claim 3, wherein a second inductor is connected in series between one end of the first inductor and the other end of the first capacitor.
前記共振回路を2つ以上備え、各共振回路がキャパシタを介して並列接続されている
ことを特徴とする請求項3又は請求項4に記載のフィルタ回路。
5. The filter circuit according to claim 3, wherein two or more of the resonance circuits are provided, and each of the resonance circuits is connected in parallel via a capacitor.
一端が接地端子に接続され他端が共通導電体に接続された第1キャパシタと、前記共通導電体に一端が接続された第1インダクタと、前記共通導電体にキャパシタを介して接続された入力端子及び出力端子と、前記第1インダクタの他端に一端が接続されると共に他端が接地端子に接続された第2キャパシタと、前記第1インダクタに並列接続された第3キャパシタとからなるフィルタ回路を複数層の基板上で構成し
前記第3キャパシタは、前記基板に積層構造をなして形成された前記第1インダクタの導電体対向部によって形成されている
ことを特徴とする多層基板。
A first capacitor having one end connected to a ground terminal and the other end connected to a common conductor, a first inductor having one end connected to the common conductor, and an input connected to the common conductor via a capacitor A filter comprising: a terminal and an output terminal; a second capacitor having one end connected to the other end of the first inductor and the other end connected to a ground terminal; and a third capacitor connected in parallel to the first inductor A multi-layer substrate, wherein a circuit is formed on a substrate having a plurality of layers, and the third capacitor is formed by a conductor facing portion of the first inductor formed in a laminated structure on the substrate.
前記共通導電体と前記第1キャパシタの他端との間に直列接続されて設けられた第2インダクタを備え、
前記第2インダクタは前記共通導体と前記第1キャパシタを構成する導体とを接続する伝送線路によって形成されている
ことを特徴とする請求項6に記載の多層基板。
A second inductor provided in series between the common conductor and the other end of the first capacitor;
The multilayer substrate according to claim 6, wherein the second inductor is formed by a transmission line that connects the common conductor and a conductor constituting the first capacitor.
前記共通導電体と前記第1キャパシタの他端との間に直列接続されて設けられた第2インダクタを備え、
前記第2インダクタは前記共通導体と前記第1キャパシタを構成する導体とを接続する層間接続用のビア導電体によって形成されている
ことを特徴とする請求項6に記載の多層基板。
A second inductor provided in series between the common conductor and the other end of the first capacitor;
The multilayer substrate according to claim 6, wherein the second inductor is formed of a via conductor for interlayer connection that connects the common conductor and a conductor constituting the first capacitor.
前記共通導電体を形成する導電体と前記第1キャパシタを形成する導電体とを接続する導電体によって前記第2インダクタが形成されている構造を有する
ことを特徴とする請求項6に記載の多層基板。
7. The multilayer according to claim 6, wherein the second inductor is formed by a conductor connecting the conductor forming the common conductor and the conductor forming the first capacitor. substrate.
前記第1インダクタは、少なくとも2つの異なる層に形成されると共に層間接続用のビア導電体によって接続され且つ互いに対向するように配置された少なくとも2つの帯状導電体を有する積層インダクタからなり、
前記第3キャパシタは、前記第1インダクタを構成する2つの帯状導電体の前記互いに対向する部分間に生ずる浮遊容量によって形成されている構造を有する
ことを特徴とする請求項6乃至請求項9の何れかに記載の多層基板。
The first inductor is formed of a multilayer inductor having at least two strip-shaped conductors formed in at least two different layers and connected to each other by via conductors for interlayer connection and arranged to face each other,
10. The structure according to claim 6, wherein the third capacitor has a structure formed by a stray capacitance generated between the opposing portions of the two strip-shaped conductors constituting the first inductor. A multilayer substrate according to any one of the above.
2つ以上の前記共振回路がキャパシタを介して並列接続されていることを特徴とする請求項6乃至請求項10の何れかに記載の多層基板。   The multilayer substrate according to any one of claims 6 to 10, wherein two or more of the resonance circuits are connected in parallel via a capacitor. 上記多層基板上に能動部品および/または受動部品を配置したことを特徴とする回路モジュール。

An active component and / or a passive component is disposed on the multilayer substrate.

JP2005079964A 2005-03-18 2005-03-18 Resonant circuit, filter circuit, multilayer substrate and circuit module Expired - Fee Related JP4669722B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005079964A JP4669722B2 (en) 2005-03-18 2005-03-18 Resonant circuit, filter circuit, multilayer substrate and circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005079964A JP4669722B2 (en) 2005-03-18 2005-03-18 Resonant circuit, filter circuit, multilayer substrate and circuit module

Publications (2)

Publication Number Publication Date
JP2006262349A true JP2006262349A (en) 2006-09-28
JP4669722B2 JP4669722B2 (en) 2011-04-13

Family

ID=37101048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005079964A Expired - Fee Related JP4669722B2 (en) 2005-03-18 2005-03-18 Resonant circuit, filter circuit, multilayer substrate and circuit module

Country Status (1)

Country Link
JP (1) JP4669722B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009090917A1 (en) * 2008-01-17 2009-07-23 Murata Manufacturing Co., Ltd. Laminated resonator and laminated filter
JP2009267811A (en) * 2008-04-25 2009-11-12 Ngk Spark Plug Co Ltd Bandpass filter and laminated bandpass filter
FR2996385A1 (en) * 2012-09-28 2014-04-04 St Microelectronics Sa PASSIVE FILTER
WO2017138405A1 (en) * 2016-02-10 2017-08-17 株式会社村田製作所 Diplexer
WO2018100923A1 (en) * 2016-12-02 2018-06-07 株式会社村田製作所 Lc resonator and lc filter
WO2021205793A1 (en) * 2020-04-10 2021-10-14 株式会社村田製作所 Lc resonator and lc filter
CN115461931A (en) * 2020-05-25 2022-12-09 株式会社村田制作所 LC filter, and duplexer and multiplexer using the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05199007A (en) * 1992-01-21 1993-08-06 Murata Mfg Co Ltd Resonator
JPH05259703A (en) * 1992-03-16 1993-10-08 Murata Mfg Co Ltd High frequency low pass filter
JPH05267059A (en) * 1992-03-20 1993-10-15 Tdk Corp Noise-eliminated lamination type electronic component
JPH1075142A (en) * 1996-08-30 1998-03-17 Kyocera Corp Band-stop filter
WO1999048199A1 (en) * 1998-03-17 1999-09-23 Matsushita Electric Industrial Co., Ltd. Multiplexer/branching filter
JP2000082932A (en) * 1998-09-04 2000-03-21 Hitachi Metals Ltd Stacked branching filter
JP2000101380A (en) * 1998-09-25 2000-04-07 Murata Mfg Co Ltd Resonance circuit, filter, transmission and reception sharing device, and communication equipment
JP2002508128A (en) * 1997-07-03 2002-03-12 インフィネオン テクノロジース アクチエンゲゼルシャフト Bandpass filter
WO2002052724A1 (en) * 2000-12-22 2002-07-04 Ube Industries, Ltd. Multiplexer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05199007A (en) * 1992-01-21 1993-08-06 Murata Mfg Co Ltd Resonator
JPH05259703A (en) * 1992-03-16 1993-10-08 Murata Mfg Co Ltd High frequency low pass filter
JPH05267059A (en) * 1992-03-20 1993-10-15 Tdk Corp Noise-eliminated lamination type electronic component
JPH1075142A (en) * 1996-08-30 1998-03-17 Kyocera Corp Band-stop filter
JP2002508128A (en) * 1997-07-03 2002-03-12 インフィネオン テクノロジース アクチエンゲゼルシャフト Bandpass filter
WO1999048199A1 (en) * 1998-03-17 1999-09-23 Matsushita Electric Industrial Co., Ltd. Multiplexer/branching filter
JP2000082932A (en) * 1998-09-04 2000-03-21 Hitachi Metals Ltd Stacked branching filter
JP2000101380A (en) * 1998-09-25 2000-04-07 Murata Mfg Co Ltd Resonance circuit, filter, transmission and reception sharing device, and communication equipment
WO2002052724A1 (en) * 2000-12-22 2002-07-04 Ube Industries, Ltd. Multiplexer

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095245B (en) * 2008-01-17 2016-09-28 株式会社村田制作所 Lamination-type resonator and Mehrschichtiges filter
WO2009090917A1 (en) * 2008-01-17 2009-07-23 Murata Manufacturing Co., Ltd. Laminated resonator and laminated filter
JPWO2009090917A1 (en) * 2008-01-17 2011-05-26 株式会社村田製作所 Multilayer resonator and multilayer filter
US8264302B2 (en) 2008-01-17 2012-09-11 Murata Manufacturing Co., Ltd. Multilayer resonator and multilayer filter
CN101953069B (en) * 2008-01-17 2013-01-16 株式会社村田制作所 Laminated resonator and laminated filter
JP4506903B2 (en) * 2008-01-17 2010-07-21 株式会社村田製作所 Multilayer resonator and multilayer filter
JP2009267811A (en) * 2008-04-25 2009-11-12 Ngk Spark Plug Co Ltd Bandpass filter and laminated bandpass filter
FR2996385A1 (en) * 2012-09-28 2014-04-04 St Microelectronics Sa PASSIVE FILTER
US9257956B2 (en) 2012-09-28 2016-02-09 Stmicroelectronics Sa Passive filter
US10270419B2 (en) 2016-02-10 2019-04-23 Murata Manufacturing Co., Ltd. Diplexer
JPWO2017138405A1 (en) * 2016-02-10 2018-11-08 株式会社村田製作所 Diplexer
WO2017138405A1 (en) * 2016-02-10 2017-08-17 株式会社村田製作所 Diplexer
CN110024283B (en) * 2016-12-02 2023-02-17 株式会社村田制作所 LC resonator and LC filter
CN110024283A (en) * 2016-12-02 2019-07-16 株式会社村田制作所 LC resonance device and LC filter
JPWO2018100923A1 (en) * 2016-12-02 2019-10-17 株式会社村田製作所 LC resonator and LC filter
US10944376B2 (en) 2016-12-02 2021-03-09 Murata Manufacturing Co., Ltd. LC resonator and LC filter
WO2018100923A1 (en) * 2016-12-02 2018-06-07 株式会社村田製作所 Lc resonator and lc filter
WO2021205793A1 (en) * 2020-04-10 2021-10-14 株式会社村田製作所 Lc resonator and lc filter
CN115461931A (en) * 2020-05-25 2022-12-09 株式会社村田制作所 LC filter, and duplexer and multiplexer using the same

Also Published As

Publication number Publication date
JP4669722B2 (en) 2011-04-13

Similar Documents

Publication Publication Date Title
US7982557B2 (en) Layered low-pass filter capable of producing a plurality of attenuation poles
US8102222B2 (en) Passive part
JP4669722B2 (en) Resonant circuit, filter circuit, multilayer substrate and circuit module
JP2007129565A (en) Low-pass filter
US7999634B2 (en) Layered low-pass filter having a conducting portion that connects a grounding conductor layer to a grounding terminal
US8502623B2 (en) Band pass filter
US7649431B2 (en) Band pass filter
JP2001210527A (en) Electronic component and electronic component composite
JP2007128939A (en) High-frequency module
JP2007158755A (en) Compound filter
JP4845503B2 (en) Duplexer and portable communication device
US7099645B2 (en) Multilayer LC filter
US20090121807A1 (en) Electronic component
US11496106B2 (en) Filter module
KR20100057699A (en) Electronic component and passive component
JP5804076B2 (en) LC filter circuit and high frequency module
US7782157B2 (en) Resonant circuit, filter circuit, and multilayered substrate
JP2006222607A (en) Filter element and electronic module
JP2008167157A (en) High-pass filter
TWI793423B (en) Filter module
JP2009033624A (en) Dielectric resonator component
JP2011147090A (en) Stacked multiplexer, stacked triplexer and filter circuit
EP1587135A1 (en) Helical inductor
JP2008141426A (en) Electronic component
KR100946135B1 (en) Band pass filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees