JP2006261173A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2006261173A JP2006261173A JP2005072560A JP2005072560A JP2006261173A JP 2006261173 A JP2006261173 A JP 2006261173A JP 2005072560 A JP2005072560 A JP 2005072560A JP 2005072560 A JP2005072560 A JP 2005072560A JP 2006261173 A JP2006261173 A JP 2006261173A
- Authority
- JP
- Japan
- Prior art keywords
- bond
- wire
- electrode
- semiconductor device
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
- H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
- H01L2224/48992—Reinforcing structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/85951—Forming additional members, e.g. for reinforcing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
Abstract
Description
本発明は、半導体素子と、半導体素子を樹脂封止する樹脂パッケージと、半導体素子に設けられた電極および他の電極を接続するワイヤとを備えた半導体装置に関する。 The present invention relates to a semiconductor device including a semiconductor element, a resin package for resin-sealing the semiconductor element, and an electrode provided on the semiconductor element and a wire for connecting another electrode.
半導体素子が、他の半導体素子とともに、リードフレームや、配線パターンが形成された基板に搭載され、そしてこの半導体素子が樹脂封止部で封止された半導体装置がある。例えば、特許文献1に記載の半導体装置は、半導体素子に電極として設けられた電極パッドと、他の半導体素子に設けられた電極パッドとをワイヤで接続したものである。 There is a semiconductor device in which a semiconductor element is mounted together with other semiconductor elements on a substrate on which a lead frame or a wiring pattern is formed, and the semiconductor element is sealed with a resin sealing portion. For example, the semiconductor device described in Patent Document 1 is a device in which an electrode pad provided as an electrode on a semiconductor element and an electrode pad provided on another semiconductor element are connected by a wire.
このような半導体素子と、他の半導体素子とをワイヤで導通接続した従来の半導体装置を図9に基づいて説明する。図9は、従来の半導体装置を説明する図であり、半導体素子に設けられた電極パッドと、他の半導体素子に設けられた電極パッドとを接続した状態を示す図である。 A conventional semiconductor device in which such a semiconductor element and another semiconductor element are conductively connected with a wire will be described with reference to FIG. FIG. 9 is a diagram for explaining a conventional semiconductor device, and shows a state in which an electrode pad provided in a semiconductor element and an electrode pad provided in another semiconductor element are connected.
図9に示すように、半導体素子20に設けられた電極パッド20aと、他の半導体素子21に設けられた電極パッド21aとはワイヤ22で導通接続されている。ワイヤ22は、半導体素子20側の電極パッド20aにはファーストボンド22aで接続されており、半導体素子21側の電極パッド21aにはセカンドボンド22bが接続されている。セカンドボンド22bは、ワイヤ22を電極パッド21aに配線する際に、ワイヤボンディング装置のキャピラリが電極パッド21aの上面にワイヤ22を押しつけるようにして切断することで形成される。このようにセカンドボンド22bは形成されるので、リフロー工程などで加熱されると、セカンドボンド22bと電極パッド21aが剥離することが稀にある。これは、セカンドボンド22bの周囲の樹脂が水分を含み、この水分がリフロー工程などの加熱で水蒸気化して膨張し、セカンドボンド22bを電極パッド21aから剥離させるからである。
As shown in FIG. 9, the
そこで、ワイヤの接続信頼性を向上させるために、図10に示すように、セカンドボンド22bが設けられた位置にセキュリティボンド23を設けた従来の半導体装置がある。
Therefore, in order to improve the connection reliability of wires, there is a conventional semiconductor device in which a
セカンドボンド22bの位置にセキュリティボンド23を設けることで、加熱されたときに樹脂に含まれる水分が水蒸気化しても、セカンドボンド22bの上からセキュリティボンド23がセカンドボンド22bを電極パッド21aに挟み込むように固定しているので、接続がより強固なものとなる。
セキュリティボンド23は、セカンドボンド22bの接続をより確実なものとして機能しているが、セキュリティボンド23がセカンドボンド22bの位置に対して、極まれに少しずれることがある。セキュリティボンド23が、ワイヤ22から遠ざかる方向ではそう問題とならない。しかし、セキュリティボンド23が、セカンドボンド22bの上に乗り上げ、ワイヤ22が電極パッド21aから離れる部分までに到達すると、ワイヤ22を傷つけることがある。そうなるとリフロー工程などでの加熱により、今度はワイヤ22が断線するという問題が極まれではあるが発生する。
The
半導体装置は、益々小型化が進み、ワイヤの線幅も非常に細くなっている。従って、少しのずれもワイヤの切断となる可能性があるので、更なる接続信頼性の高い半導体装置が望まれている。 Semiconductor devices are becoming more and more miniaturized, and the line width of wires is becoming very narrow. Therefore, even a slight deviation may cause the wire to be cut, and thus a semiconductor device with higher connection reliability is desired.
そこで本発明においては、加熱に対して接続信頼性の高い半導体装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a semiconductor device with high connection reliability against heating.
本発明の半導体装置は、半導体素子と、前記半導体素子を樹脂封止する樹脂パッケージと、前記半導体素子に設けられた電極および他の電極を接続するワイヤとを備えた半導体装置において、前記ワイヤは、前記半導体素子の電極と前記他の電極との間に、複数本配線されていることを特徴とする。 The semiconductor device of the present invention is a semiconductor device comprising a semiconductor element, a resin package for resin-sealing the semiconductor element, and a wire for connecting an electrode provided on the semiconductor element and another electrode. A plurality of wirings are provided between the electrode of the semiconductor element and the other electrode.
本発明の半導体装置によれば、ワイヤが、半導体素子の電極と他の電極との間の接続に、複数本配線されているので、1本のワイヤが未接続状態となっても、残りのワイヤで導通が確保できるので、接続信頼性の高い半導体装置とすることができる。 According to the semiconductor device of the present invention, since a plurality of wires are wired for connection between the electrode of the semiconductor element and the other electrode, even if one wire is not connected, the remaining wire is not connected. Since conduction can be ensured with a wire, a semiconductor device with high connection reliability can be obtained.
本願の第1の発明は、半導体素子と、半導体素子を樹脂封止する樹脂パッケージと、半導体素子に設けられた電極および他の電極を接続するワイヤとを備えた半導体装置において、ワイヤは、半導体素子の電極と他の電極との間に、複数本配線されていることを特徴としたものである。 A first invention of the present application is a semiconductor device including a semiconductor element, a resin package for resin-sealing the semiconductor element, and an electrode provided on the semiconductor element and a wire for connecting another electrode. A plurality of wirings are provided between the electrode of the element and another electrode.
ワイヤが、半導体素子の電極と他の電極との間の接続に、複数本配線されているので、樹脂が加熱され樹脂が含んだ水分が水蒸気化して、1本のワイヤを切断したり、または電極から剥離させて未接続状態としたりしても、残りのワイヤで導通が確保できるので、接続信頼性の高い半導体装置とすることができる。 Since a plurality of wires are wired for connection between the electrode of the semiconductor element and another electrode, the resin is heated and the moisture contained in the resin is vaporized, or one wire is cut, or Even if it is peeled off from the electrode to be in an unconnected state, the remaining wires can ensure conduction, so that a semiconductor device with high connection reliability can be obtained.
本願の第2の発明は、ワイヤは、半導体素子の電極と他の電極との間に2本配線され、第1のワイヤは、ファーストボンドが一方の電極に接続され、かつセカンドボンドが他方の電極に接続され、第2のワイヤは、第1のワイヤのセカンドボンドとした位置にセキュリティボンドとしたファーストボンドが接続され、かつ一方の電極の第1のワイヤのファーストボンドが接続された位置とは異なる位置にセカンドボンドが接続されていることを特徴としたものである。 In the second invention of the present application, two wires are wired between the electrode of the semiconductor element and the other electrode, and the first wire has the first bond connected to one electrode and the second bond connected to the other electrode. The second wire is connected to the electrode, and a position where the first bond of the first wire of one electrode is connected to the position where the second wire of the first wire is the second bond is connected Are characterized in that second bonds are connected to different positions.
第2のワイヤは、第1のワイヤのセカンドボンドとした位置に、セキュリティボンドとしたファーストボンドを接続しているので、第1のワイヤのセカンドボンドを確実に接続しつつ、第2のワイヤの配線を開始することができ、配線作業を効率的に行うことができる。 Since the second wire is connected to the first bond as the security bond at the position of the second wire as the second bond, the second wire is securely connected to the second wire while the second wire is securely connected. Wiring can be started and wiring work can be performed efficiently.
本願の第3の発明は、第2のワイヤのセカンドボンドにセキュリティボンドが設けられていることを特徴としたものである。 The third invention of the present application is characterized in that a security bond is provided in the second bond of the second wire.
第2のワイヤのセカンドボンドにセキュリティボンドを設けることで、セカンドボンドが電極から剥離することが防止できるので、更に接続信頼性の向上を図ることができる。 By providing a security bond to the second bond of the second wire, it is possible to prevent the second bond from being peeled off from the electrode, so that the connection reliability can be further improved.
本願の第4の発明は、ワイヤは、半導体素子の電極と他の電極との間に2本配線され、第1のワイヤは、一方の電極にファーストボンドが接続され、かつ他方の電極にセカンドボンドが接続され、第2のワイヤは、他方の電極の第1のワイヤのセカンドボンドが接続された位置とは異なる位置にファーストボンドが接続され、かつ一方の電極の第1のワイヤのファーストボンドが接続された位置とは異なる位置にセカンドボンドが接続されていることを特徴としたものである。 In the fourth invention of the present application, two wires are wired between the electrode of the semiconductor element and the other electrode, the first wire has a first bond connected to one electrode, and a second to the other electrode. A bond is connected, the second wire has a first bond connected to a position different from the position where the second wire of the first electrode of the other electrode is connected, and the first wire of the first wire of one electrode The second bond is connected to a position different from the position where the is connected.
一方の電極に、第1のワイヤのファーストボンドと第2のワイヤのセカンドボンドが接続され、他方の電極に、第1のワイヤのセカンドボンドと第2のワイヤのファーストボンドが接続されているので、どちらか一方のワイヤが切断や、セカンドボンドが電極から剥離しても、他方のワイヤが導通を確保しているので、接続信頼性の高い半導体装置とすることができる。 Because the first bond of the first wire and the second bond of the second wire are connected to one electrode, and the second bond of the first wire and the first bond of the second wire are connected to the other electrode Even if one of the wires is cut or the second bond is peeled off from the electrode, the other wire ensures electrical conduction, so that a semiconductor device with high connection reliability can be obtained.
本願の第5の発明は、ワイヤは、半導体素子の電極と他の電極との間に2本配線され、第1のワイヤは、一方の電極にファーストボンドが接続され、かつ他方の電極にセカンドボンドが接続され、第2のワイヤは、一方の電極の第1のワイヤのファーストボンドが接続された位置とは異なる位置にファーストボンドが接続され、かつ他方の電極の第1のワイヤのセカンドボンドが接続された位置とは異なる位置にセカンドボンドが接続されていることを特徴としたものである。 In the fifth invention of the present application, two wires are wired between the electrode of the semiconductor element and the other electrode, the first wire has a first bond connected to one electrode, and a second to the other electrode. The bond is connected, the second wire has a first bond connected to a position different from the position where the first bond of the first wire of one electrode is connected, and the second bond of the first wire of the other electrode The second bond is connected to a position different from the position where the is connected.
一方の電極に2本のワイヤのそれぞれのファーストボンドが接続され、他方の電極にそれぞれのセカンドボンドが接続されているので、どちらか一方のワイヤが切断したり、セカンドボンドが電極から剥離したりしても、他方のワイヤが導通を確保しているので、接続信頼性の高い半導体装置とすることができる。 Since the first bond of each of the two wires is connected to one electrode and the second bond is connected to the other electrode, either one of the wires is cut or the second bond is peeled off from the electrode. Even so, since the other wire ensures conduction, a semiconductor device with high connection reliability can be obtained.
本願の第6の発明は、第1のワイヤまたは第2のワイヤの少なくとも一方または両方のセカンドボンドにセキュリティボンドが設けられていることを特徴としたものである。 The sixth invention of the present application is characterized in that a security bond is provided in a second bond of at least one or both of the first wire and the second wire.
第1のワイヤおよび第2のワイヤの少なくとも一方または両方のセカンドボンドにセキュリティボンドを設けることで、セカンドボンドが電極から剥離することを防止することができるので、更に接続信頼性の向上を図ることができる。 By providing a security bond to the second bond of at least one or both of the first wire and the second wire, it is possible to prevent the second bond from peeling from the electrode, thereby further improving the connection reliability. Can do.
(実施の形態)
本発明の実施の形態に係る半導体装置を、光半導体装置を例に、図に基づいて説明する。図1および図4は、本発明の実施の形態に係る半導体装置を説明する平面図である。図2,図5および図7は、本発明の実施の形態に係る半導体装置を説明する部分拡大断面図である。図3,図6および図8は、セカンドボンドにセキュリティボンドを設けた状態を示す図である。なお、図1および図4においては、樹脂封止部は省略している。
(Embodiment)
A semiconductor device according to an embodiment of the present invention will be described with reference to the drawings, taking an optical semiconductor device as an example. 1 and 4 are plan views illustrating a semiconductor device according to an embodiment of the present invention. 2, 5 and 7 are partially enlarged cross-sectional views for explaining the semiconductor device according to the embodiment of the present invention. 3, 6 and 8 are views showing a state in which a security bond is provided in the second bond. In FIG. 1 and FIG. 4, the resin sealing portion is omitted.
図1に示すように、光半導体装置1は、第1の発光素子2と、第2の発光素子3と、受光素子4と、制御素子5と、これらの半導体素子6を搭載するとともに、外部との接続に使用される接続端子7aが形成されたリードフレーム7と、半導体素子6とリードフレーム7との間や、半導体素子同士を導通接続するワイヤ8と、これらを封止して保護する樹脂封止部(図示せず)とから構成される。
As shown in FIG. 1, an optical semiconductor device 1 includes a first
この光半導体装置1は、家電用の遠隔操作装置(以下、リモコンと称す。)が使用する波長と、パーソナルコンピュータやその周辺機器などの通信に用いる波長を送受信することができる。 The optical semiconductor device 1 can transmit and receive a wavelength used by a remote control device for home appliances (hereinafter referred to as a remote controller) and a wavelength used for communication of a personal computer and its peripheral devices.
第1の発光素子2は、家電用リモコンの赤外線LED(Light Emitting Diode)であり、波長が940nmを中心波長とする赤外線を発光する。第2の発光素子3は、IrDAの規格により赤外線通信をする赤外線LEDであり、850nm〜900nmを中心波長とする赤外線を発光する。受光素子4は、相手機器から送信された赤外線を受光して電気信号へ変換する機能を有する。制御素子5は、受光素子4からのアナログ信号をデジタル信号に変換する機能を有している。
The first
第1の発光素子2、第2の発光素子3、受光素子4および制御素子5の半導体素子6
は、銀ペーストなどの接着剤を介在させてリードフレーム7に搭載されている。
Are mounted on the lead frame 7 with an adhesive such as silver paste interposed therebetween.
第1の発光素子2、第2の発光素子3は、底面を電極としてリードフレーム7と導通接続している。また、半導体素子6の上面に電極パッド10がそれぞれ設けられている。
The first
リードフレーム7は、金属合金をメッキ処理したものであり、また、半導体素子に設けられた電極パッド10と接続するための電極7bが設けられている。リードフレーム7の電極7bは、ワイヤ8を配線する際に接続するために確保された領域である。
The lead frame 7 is obtained by plating a metal alloy, and is provided with an
ワイヤ8は、金で形成されており、線幅は25μm程度である。ワイヤ8は、半導体素子6に設けられた電極パッド10同士、または電極パッド10とリードフレーム7の電極7bを導通接続するものである。電極パッド10とリードフレーム7の電極7bとを接続する場合には、半導体素子6の電極パッド10の方はファーストボンドで接続され、リードフレーム7の電極7bの方はセカンドボンドで接続されている。また、電極パッド10同士を接続する場合には、どちらの電極パッド10をファーストボンドとするかは、ワイヤボンディングの作業性を勘案して適宜決められる。
The
受光素子4の電極パッド10と、制御素子5の電極パッド10とは、2本のワイヤ8で接続されている。
The
樹脂封止部は、図示しないが、第1の発光素子2と、第2の発光素子3との光出射面上および受光素子4の受光面上に、半円球状のレンズ部が設けられており、樹脂で形成されている。第1の発光素子2と、第2の発光素子3とは赤外線を発光する素子なので、樹脂封止部を形成する樹脂は、赤外線透過性の樹脂である。
Although the resin sealing portion is not shown, a semispherical lens portion is provided on the light emitting surface of the first
ここで、受光素子4の電極パッド10と、制御素子5の電極パッド10とを接続する2本のワイヤ8について図2に基づいて詳細に説明する。
Here, the two
受光素子4の電極パッド10と、制御素子5の電極パッド10とを接続する2本のワイヤ8は、まず受光素子4から制御素子5へ配線される第1のワイヤ11と、制御素子5から受光素子4へ配線される第2のワイヤ12からなる。
The two
第1のワイヤ11は、受光素子4の電極パッド10にファーストボンド11aが接続し、制御素子5の電極パッド10にセカンドボンド11bが接続している。
In the
第2のワイヤ12は、第1のワイヤ11のセカンドボンド11bとした位置に、セキュリティボンドとしたファーストボンド12aが接続し、受光素子4の電極パッド10にセカンドボンド12bが接続している。
In the
このように、電極パッド10間を2本のワイヤ8で接続しているので、樹脂が加熱され樹脂が含んだ水分が水蒸気化して、1本のワイヤ8を切断したり、または電極から剥離させて未接続状態としたりしても、残りの1本のワイヤ8で導通が確保できるので、接続信頼性の高い半導体装置1とすることができる。また、第2のワイヤ12は、第1のワイヤ11のセカンドボンド11bとした位置に、セキュリティボンドとしたファーストボンド12aを接続しているので、第1のワイヤ11のセカンドボンド11bを確実に接続しつつ、第2のワイヤ12の配線を開始することができ、配線作業を効率的に行うことができる。
As described above, since the
本実施の形態では、受光素子4から制御素子5へ配線されるワイヤを第1のワイヤ11とし、制御素子5から受光素子4へ配線されるワイヤを第2のワイヤ12としたが、制御素子5から受光素子4へ、そして制御素子5と配線するようにしてもよい。
In the present embodiment, the wire wired from the
また、図3に示すように、第2のワイヤ12のセカンドボンド12bにセキュリティボンド12cを設けることもできる。第2のワイヤ12のセカンドボンド12bにセキュリティボンド12cを設けることで、セカンドボンド12bが受光素子4の電極パッド10から剥離することが防止できるので、更に接続信頼性の向上を図ることができる。
In addition, as shown in FIG. 3, a
この第1のワイヤと、第2のワイヤとは、図4に示すようにセキュリティボンドを省略するように、別々に配線してもよい。第1のワイヤと第2のワイヤを別々に配線した実施例を図5および図6に基づいて詳細に説明する。 The first wire and the second wire may be separately wired so as to omit the security bond as shown in FIG. An embodiment in which the first wire and the second wire are separately wired will be described in detail with reference to FIGS.
図5に示すように、受光素子4の電極パッド10と、制御素子5の電極パッド10とを接続する2本のワイヤ8は、まず受光素子4から制御素子5へ配線される第1のワイヤ13と、制御素子5から受光素子4へ配線される第2のワイヤ14からなる。
As shown in FIG. 5, the two
第1のワイヤ13は、受光素子4の電極10にファーストボンド13aが接続され、かつ制御素子5の電極パッド10にセカンドボンド13bが接続されている。
In the
第2のワイヤ14は、制御素子5の電極パッド10の第1のワイヤ13のセカンドボンド13bが接続された位置とは異なる位置に、ファーストボンド14aが接続されている。また第2のワイヤ14は、受光素子4の電極パッド10の第1のワイヤ13のファーストボンド13aが接続された位置とは異なる位置に、セカンドボンド14bが接続されている。
The
このように、受光素子4の電極パッド10に、第1のワイヤ13のファーストボンド13aと第2のワイヤ14のセカンドボンド14bが接続され、制御素子5の電極パッド10に、第1のワイヤ13のセカンドボンド13bと第2のワイヤ14のファーストボンド14aが接続されているので、どちらか一方のワイヤが切断や、セカンドボンドが電極から剥離しても、他方のワイヤが導通を確保しているので、接続信頼性の高い光半導体装置とすることができる。
As described above, the
また、図6に示すように、第1のワイヤ13および第2のワイヤ14のセカンドボンド13b,14bにセキュリティボンド13c,14cを設けることもできる。第1のワイヤ13および第2のワイヤ14のセカンドボンド13b,14bにセキュリティボンド13c,14cを設けることで、セカンドボンドが電極から剥離することが防止できるので、更に接続信頼性の向上を図ることができる。本実施の形態では、第1のワイヤ13および第2のワイヤ14の両方にセキュリティボンドを設けたが、どちらか一方だけでも信頼性を向上させることができる。
In addition, as shown in FIG. 6,
また、図7に示すように、受光素子4の電極パッド10と、制御素子5の電極パッド10とを接続する2本のワイヤ8は、まず受光素子4から制御素子5へ配線される第1のワイヤ15と、同様に受光素子4から制御素子5へ配線される第2のワイヤ16からなる。
Further, as shown in FIG. 7, the two
第1のワイヤ15は、受光素子4の電極10にファーストボンド15aが接続され、かつ制御素子5の電極パッド10にセカンドボンド15bが接続されている。
In the
第2のワイヤ16は、受光素子4の電極パッド10の第1のワイヤ15のファーストボンド15aが接続された位置とは異なる位置に、ファーストボンド16aが接続され、かつ制御素子5の電極パッド10の第1のワイヤ15のセカンドボンド15bが接続された位置とは異なる位置に、セカンドボンド16bが接続されている。
The
受光素子4の電極パッド10に2本のワイヤ8のそれぞれのファーストボンド15a,16aが接続され、制御素子5の電極パッド10にそれぞれのセカンドボンド15b,16bが接続されているので、どちらか一方のワイヤ8が切断したり、セカンドボンド15b,16bが電極から剥離したりしても、他方のワイヤ8が導通を確保しているので、接続信頼性の高い光半導体装置とすることができる。
Since the
また、図8に示すように、第1のワイヤ15および第2のワイヤ16のセカンドボンド15b,16bにセキュリティボンド15c,16cを設けることもできる。第1のワイヤ15および第2のワイヤ16のセカンドボンド15b,16bにセキュリティボンド15c,16cを設けることで、セカンドボンドが電極から剥離することが防止できるので、更に接続信頼性の向上を図ることができる。本実施の形態では、第1のワイヤ15および第2のワイヤ16の両方にセキュリティボンドを設けたが、どちらか一方だけでも信頼性を向上させることができる。
In addition, as shown in FIG. 8,
以上、本発明の実施の形態について説明してきたが、本発明は前記実施の形態に限定されるものではなく、例えば、半導体素子の電極パッドと、リードフレームの電極とを2本のワイヤで接続することも可能である。またワイヤは2本だけでなく、3本以上とすることも半導体素子の電極パッドの面積を広く確保することで可能となる。また、リードフレームに半導体素子を搭載した半導体装置だけでなく、配線パターンを形成した基板に半導体素子を搭載した半導体装置にも適用できる。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments. For example, an electrode pad of a semiconductor element and an electrode of a lead frame are connected by two wires. It is also possible to do. Further, not only two wires but also three or more wires can be obtained by securing a large area of the electrode pads of the semiconductor element. Further, the present invention can be applied not only to a semiconductor device having a semiconductor element mounted on a lead frame, but also to a semiconductor device having a semiconductor element mounted on a substrate on which a wiring pattern is formed.
本発明は、加熱に対して接続信頼性を向上させることができるので、半導体素子と、半導体素子を樹脂封止する樹脂パッケージと、半導体素子に設けられた電極および他の電極を接続するワイヤとを備えた半導体装置に好適である。 Since the present invention can improve connection reliability against heating, a semiconductor element, a resin package for resin-sealing the semiconductor element, an electrode provided on the semiconductor element, and a wire for connecting another electrode, It is suitable for a semiconductor device provided with
1 光半導体装置
2 第1の発光素子
3 第2の発光素子
4 受光素子
5 制御素子
6 半導体素子
7 リードフレーム
7a 接続端子
7b 電極
8 ワイヤ
10 電極パッド
11,13,15 第1のワイヤ
11a,13a,15a ファーストボンド
11b,13b,15b セカンドボンド
12,14,16 第2のワイヤ
12a,14a,16a ファーストボンド
12b,14b,16b セカンドボンド
12c,14c,16c セキュリティボンド
DESCRIPTION OF SYMBOLS 1
Claims (6)
前記ワイヤは、接続される1対の前記半導体素子の電極と前記他の電極との間に、複数本配線されていることを特徴とする半導体装置。 In a semiconductor device comprising a semiconductor element, a resin package for resin-sealing the semiconductor element, and an electrode provided on the semiconductor element and a wire for connecting another electrode,
A plurality of wires are wired between the pair of electrodes of the semiconductor element to be connected and the other electrode.
第1のワイヤは、ファーストボンドが一方の電極に接続され、かつセカンドボンドが他方の電極に接続され、
第2のワイヤは、前記第1のワイヤのセカンドボンドとした位置にセキュリティボンドとしたファーストボンドが接続され、かつ一方の電極の前記第1のワイヤのファーストボンドが接続された位置とは異なる位置にセカンドボンドが接続されていることを特徴とする請求項1記載の半導体装置。 Two wires are wired between the electrode of the semiconductor element and the other electrode,
The first wire has a first bond connected to one electrode and a second bond connected to the other electrode;
The second wire has a position different from the position where the first bond of the first wire of one electrode is connected to the position of the first wire as the second bond of the first wire. 2. The semiconductor device according to claim 1, wherein a second bond is connected to the semiconductor device.
第1のワイヤは、一方の電極にファーストボンドが接続され、かつ他方の電極にセカンドボンドが接続され、
第2のワイヤは、前記他方の電極の前記第1のワイヤのセカンドボンドが接続された位置とは異なる位置にファーストボンドが接続され、かつ前記一方の電極の前記第1のワイヤのファーストボンドが接続された位置とは異なる位置にセカンドボンドが接続されていることを特徴とする請求項1記載の半導体装置。 Two wires are wired between the electrode of the semiconductor element and the other electrode,
The first wire has a first bond connected to one electrode and a second bond connected to the other electrode;
The second wire has a first bond connected to a position different from a position where the second bond of the first wire of the other electrode is connected, and a first bond of the first wire of the one electrode is 2. The semiconductor device according to claim 1, wherein a second bond is connected to a position different from the connected position.
第1のワイヤは、一方の電極にファーストボンドが接続され、かつ他方の電極にセカンドボンドが接続され、
第2のワイヤは、前記一方の電極の前記第1のワイヤのファーストボンドが接続された位置とは異なる位置にファーストボンドが接続され、かつ前記他方の電極の前記第1のワイヤのセカンドボンドが接続された位置とは異なる位置にセカンドボンドが接続されていることを特徴とする請求項1記載の半導体装置。 Two wires are wired between the electrode of the semiconductor element and the other electrode,
The first wire has a first bond connected to one electrode and a second bond connected to the other electrode;
The second wire has a first bond connected to a position different from a position where the first bond of the first wire of the one electrode is connected, and a second bond of the first wire of the other electrode is 2. The semiconductor device according to claim 1, wherein a second bond is connected to a position different from the connected position.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005072560A JP2006261173A (en) | 2005-03-15 | 2005-03-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005072560A JP2006261173A (en) | 2005-03-15 | 2005-03-15 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006261173A true JP2006261173A (en) | 2006-09-28 |
Family
ID=37100125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005072560A Pending JP2006261173A (en) | 2005-03-15 | 2005-03-15 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006261173A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8008785B2 (en) | 2009-12-22 | 2011-08-30 | Tessera Research Llc | Microelectronic assembly with joined bond elements having lowered inductance |
US20220278060A1 (en) * | 2020-12-07 | 2022-09-01 | Infineon Technologies Ag | Molded semiconductor package with high voltage isolation |
-
2005
- 2005-03-15 JP JP2005072560A patent/JP2006261173A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8008785B2 (en) | 2009-12-22 | 2011-08-30 | Tessera Research Llc | Microelectronic assembly with joined bond elements having lowered inductance |
US8410618B2 (en) | 2009-12-22 | 2013-04-02 | Tessera, Inc. | Microelectronic assembly with joined bond elements having lowered inductance |
US8816514B2 (en) | 2009-12-22 | 2014-08-26 | Tessera, Inc. | Microelectronic assembly with joined bond elements having lowered inductance |
US20220278060A1 (en) * | 2020-12-07 | 2022-09-01 | Infineon Technologies Ag | Molded semiconductor package with high voltage isolation |
US11817407B2 (en) * | 2020-12-07 | 2023-11-14 | Infineon Technologies Ag | Molded semiconductor package with high voltage isolation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4697077B2 (en) | Optical module | |
TWI269462B (en) | Multi-chip build-up package of an optoelectronic chip and method for fabricating the same | |
WO2013084553A1 (en) | Imaging module and imaging unit | |
JP4005994B2 (en) | Connector and image sensor module using the same | |
JP5041593B2 (en) | Manufacturing method of chip type semiconductor device | |
JP5214121B2 (en) | Light emitting device | |
JP2006261173A (en) | Semiconductor device | |
JP2008010636A (en) | Light receiving module | |
TWI625829B (en) | Electrical connection structure between front and back of chip and manufacturing method thereof | |
JP2015029037A (en) | Optical coupling semiconductor device | |
JP2008288327A (en) | Semiconductor device, and manufacturing method thereof | |
CN100505339C (en) | LED chip package and packaging method thereof | |
JP2005353802A (en) | Light emitting diode | |
JP2000012773A (en) | Semiconductor device and its manufacture | |
JP5912471B2 (en) | Semiconductor device | |
JP2011077164A (en) | Semiconductor light-emitting device | |
JP2010027689A (en) | Optical semiconductor device | |
JP2006245359A (en) | Photoelectric conversion device, and manufacturing method thereof | |
US20040263667A1 (en) | Solid-state imaging apparatus and method for making the same | |
JP2005244116A (en) | Manufacturing method for semiconductor device | |
JP4791104B2 (en) | Semiconductor chip and method for manufacturing semiconductor chip | |
JP2004343638A (en) | Optical device and its manufacturing method, optical module, and electronic equipment | |
JP4409074B2 (en) | Semiconductor device | |
JP6184106B2 (en) | Hollow package for solid-state imaging device, solid-state imaging device, and solid-state imaging device | |
JP2006303086A (en) | Semiconductor device |