JP2006259990A - プリンタ制御装置 - Google Patents

Abstract

【課題】 内部回路及びピンの属性を再構成出来る素子を使用し、基板上及びＩ／Ｆコネクタ等で接続された回路において、内部回路（リコンフィギャラブルロジック（ＲＣＦ））及びピン配の属性が変更され、信号線がＣＬＫに設定された時に生じる、他の信号線に対する影響やＲＦＩの悪化を抑えることの出来るプリンタ制御装置を提供する。
【解決手段】 内部回路の構成により、互いに接続された接続線が、バス線、信号線、ＣＬＫに属性を変更されるシステムにおいて、バス線や信号線からＣＬＫ信号にピンの属性を変更した場合には、ＣＬＫ信号の両側のピンをガードパターンとして、ＧＮＤ及びＬ固定になるようにピンの構成を行うことを特徴とする。
【選択図】 図１

Description

本発明は、再構成可能なロジック回路を用いた、プリンタ制御装置に関するものである。

従来、ホストコンピュータと複数のプリンタとがネットワークを通じて接続されるネットワークプリンタシステム等が数多く提案されている。

このようなネットワークプリンタシステムでは、コンピュータとカラープリンタやレーザープリンタなどが、インターフェースを介して相互に接続されローカルエリアネットワークを構成している。

プリンタ装置においては、プリンタ本体に展開機能を持たせず、ホストで画像処理及び画像の圧縮を行い、プリンタにおいては、その圧縮された画像データを受け取り内部メモリに格納し、格納された画像データは、プリントが開始されると、各々（ＹＭＣＫ）の伸長回路で伸長しながら、記録部（エンジン部）に転送し、印字される装置も普及してきている。

近年、このような装置においては、装置の小型化、多機能化が急速に進められており、装置の小型化、多機能化に対応する為に、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等を回路基板上に配置し、ＰＤＬ等の内部回路を再構成すると共に、各ＩＣの端子やインターフェース等の端子を、固定的（入力ピン、出力ピン、双方向性ピン、電源ピン、ＧＮＤピン等に属性を固定）に使用せずに、ピンの属性を変更し、多彩なインターフェース上の信号線やバス構造に対応したり、ピンの削減を行っている（特許文献１参照。）。
特開平１０−０６３６０２号公報

しかしながら、上記従来例では、半導体素子の高集積化、高機能化により、半導体素子の回路設計はますます複雑で難しいものとなってきており、プリント基板設計（ＰＣＢ）レベルにおいても、レイアウト設計と大規模集積回路設計を相互に関連づけて配置配線設計を行うが、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等の内部回路変更に伴い、外部ピンや端子の属性が変更されても、それに応じて配線を変更させる事が出来ない為、互いに隣接する信号線の影響を受けあったり、最適なドライバー特性を選ぶ事が出来ず、装置の誤動作、不安定性を引き起こす事となる。

特に、不適当な信号線をＣＬＫラインに設定した場合には、自身の装置ばかりか、放射ノイズの発生源となり、他の装置に対しても悪影響を及ぼす事になる。

本発明は、上述の問題点に着目してなされたものであって、内部回路（リコンフィギャラブルロジック（ＲＣＦ））及びピン配の属性が変更され、信号線がＣＬＫに設定された時に生じる、他の信号線に対する影響やＲＦＩの悪化を抑えることの出来るプリンタ制御装置を提供することを目的とする。

本発明においては、ダイナミックプログラマブルロジックを使用した回路において、各ＩＣの端子やインターフェース等の端子を、固定的に使用せずに、端子の属性を変更し、多彩なインターフェース上の信号線やバス構造を変更して使用する装置について提案したものである。

近年特定用途向け集積回路（ＡＳＩＣ）の分野においては、ユーザが自由に論理を構成及び変更できるプログラマブルロジックを内蔵するデバイスが注目をあびてきており、このプログラマブルロジックはプログラムにより各要素の接続を変更する事によりハードウエアの構成を変更するもので、プログラマブルロジックで構成された回路は高速処理を行う事が出来る。

すなわち、上記プログラマブルロジックを使用して内部回路を変更した時に、自在に変換される複数の端子の属性を、ＰＣＢ上やインターフェース上で有効な配置になるように、端子の属性を設定すると共に、特定の端子がＣＬＫ信号に設定された時には、その両側の端子をガードパターン用の信号線として設定する事により、隣接する信号線に与えるノイズ及び誤動作の原因を防ぎ、装置自身の安定動作を向上させる事が出来る。

すなわち本発明は、外部装置よりコードデータや圧縮された画像データを受け取る手段と、前記コードデータを展開、及び前記圧縮された画像データを伸長する手段と、その画像データをビデオ信号として記録部に転送する手段と、前記記録部に画像データを転送する時に使用する、各端子の属性を変更する変更手段をもつプリンタにおいて、前記各端子の属性を変更する変更手段を、変更された信号の属性に応じて変更する事を特徴としたプリンタ制御装置である。

各ＩＣの端子やインターフェース等の端子を、固定的に使用せずに、端子の属性を変更し、多彩なインターフェース上の信号線やバス構造を変更して使用する装置において、自在に変換される複数の端子の属性を、ＰＣＢ上やインターフェース上で有効な配置になるように、端子の属性を設定すると共に、特定の端子がＣＬＫ信号に設定された時には、その両側の端子をガードパターン用の信号線として設定する事により、隣接する信号線に与えるノイズ及び誤動作の原因を防ぎ、装置自身の安定動作を向上させる事が出来る。

以下に添付の図面を用いて本発明の実施例について説明する。

図２は本発明のプリンタを適用した印刷システムを示す図である。

図面に於いて２はプリンタであり、ホストコンピュータ等の各種外部装置よりデータを入力し、記録媒体上への記録を実行する。

本実施例に於いて、プリンタ２にはレーザビームプリンタが適用されている。以下に本実施例を適用するレーザビームプリンタの構成について図２を参照して説明する。

図２は本実施例のプリンタ２の内部構造を示す断面図で、このプリンタは不図示のデータ源から文字パターンの登録が行える。

図２に於いて、２はプリンタ本体であり、外部に接続されているホストコンピュータから供給される印字情報（文字コード等）やフォームパターン情報或いは圧縮された画像データなどを入力して記憶すると共に、それらの情報に従って対応する文字パターンやフォームパターン等を作成し、または圧縮された画像データを展開しながら、記憶媒体である記録紙上に像を形成する。

２００は各種操作の為のスイッチ及びＬＥＤ表示器などが配置されている操作パネル、２０１はプリンタ２における全体の制御を実行すると共に、ホストコンピュータ等から供給される文字情報などを解析するプリンタ制御ユニット（コントローラ）である。

このプリンタ制御ユニット２０１は主に文字情報を、対応する文字パターンのビデオ信号に変換或いは、圧縮された画像データを展開しながらレーザスキャナユニット２０９に転送する。

プリントが開始されると、プリンタ２は、給紙カセット２０２或いは手差しトレイ２０３より記録紙を装置内に給送するための給紙動作を開始する。

こうして給紙された記録紙は、紙送りユニット２０４に送られ、現像ユニット２０５、２０６、２０７、２０８を順次通過するように搬送される。

このとき同時に、コントローラ２０１で展開された各色毎の画像データは、画像変換処理が行われた後、レーザスキャナユニット２０９に送れる。

レーザスキャナユニット２０９は、半導体レーザを駆動する為の回路であり、入力された画像データに応じて半導体レーザから発射されるレーザ光のＯＮ／ＯＦＦを切り替える
レーザスキャナユニット２０９に送られた画像データは、各色毎に、その画像データに基づいて現象ユニット２０５、２０６、２０７、２０８の感光ドラムがレーザスキャンされ、各色に対応する感光ドラム上に所望のカラー画像が形成される。

この各色毎の画像データの形成を、記録紙の搬送に同期させる事により、搬送ユニット２０４を搬送される記録紙上に各色のカラー画像が現像される。
また、現像ユニット２０５、２０６、２０７、２０８には、トナーの残量を検知するセンサーが取り付けられており、トナーの減少に応じて、センサーからの情報が記録部の制御系に送られる。

こうしてカラー画像が印刷された記録紙は、定着ユニット２１０によって熱定着が行われ、給紙トレイ２１１に廃紙される。

このようなプリンタ２の構成により、各色毎に独立して現像が出来るために、非常に高速にプリント画像をえることが出来る。

図１は上述のプリンタ２におけるプリンタ制御ユニット２０１の詳細構成を表すブロック図である、同図に於いて、１１５はインターフェース部（Ｉ／Ｆ部）であり、外部装置（ホストコンピュータやイメージスキャナ等）よりコードデータや圧縮されたイメージデータを入力する。

１０２はＣＰＵであり、ＲＯＭ部１０４に格納された制御プログラムを実行し、本プリンタ全体の制御を行う。

１０３はＲＡＭ部でありホストコンピュータから送られてきた、プリントする為の記録データを蓄えておく領域や、ワークメモリとして、ＣＰＵ１０２が各種制御を実行するさいに必要な作業領域を提供する。

１０４はＲＯＭ部であり、ＣＰＵ１０２が実行するための各種プログラム（ファームウェア）を格納している。

１０１はＡＳＩＣでＨＯＳＴ Ｉ／Ｆ制御部１１５、ＣＰＵ Ｉ／Ｆ制御部１１６、メモリ制御部１０５、伸長回路１０６、エンジンＩ／Ｆ制御部１０７等を含んでいる。

ＨＯＳＴ Ｉ／Ｆ制御部１１５は、インターフェースケーブルを通じて、ホストコンピュータとの制御信号のやり取り、及びデータの送信等を行う。

また、データ受信に関しては、メモリ制御部１０５と連動して、ＤＭＡ制御で受信データのＲＡＭ部１０３への格納を行う。

ＣＰＵ Ｉ／Ｆ制御部１１６は、文字通りＣＰＵ１０２とのインターフェースを司るもので、ＡＳＩＣ内部の不図示の制御レジスタ、データレジスタへのアクセス制御を行う。

メモリ制御部１０５は、ＲＯＭ部１０４、ＲＡＭ部１０３へのアクセス制御を行うと共に、各ブロック間のデータのＤＭＡ転送や、調停を制御するブロックである。

伸長回路１０６は、ＲＡＭ部１０３に格納された画像圧縮データを、各々の伸長回路から出力されるリクエスト信号に応じて、メモリ制御部１０５の調停に従い、ＲＡＭ部１０３から出力される画像圧縮データを受け取る手段を有している。

上記伸長回路においては、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）用に各々伸長回路が存在し、ＲＡＭ部１０３から転送された画像圧縮データを伸長し、エンジンＩ／Ｆ部１０７を介して各色の画像データをエンジン部１１４に出力している。

また、ＣＰＵ１０２では、記録部とのコマンド・ステータスのやり取りを、一定の間隔で常に行い、記録部の状態を把握すると共に、プリント命令等を送り、記録部とのやり取りを行っている。

エンジンＩ／Ｆ部１１７では、各色入力された同期信号（副走査同期信号、主走査同期信号）により、副走査イネーブル信号と主走査イネーブル信号を生成し、その生成されたイネーブル信号に応じて、伸長回路に画像データのリクエストを行い、伸長回路から入力された画像データを、出力階調に応じたビデオデータに変換（出力階調に応じて、１ピクセルが１ビット、２ビット、４ビット、８ビット等に変換される）し、転送ＣＬＫと共に記録部に転送している。

次に図３のブロック図と図４のタイミングチャートを参照して、本実施例の動作説明を行う。

図３−（ａ）は、本実施例のプリンタを用いた、モノクロ単一色を８ビットの階調で、エンジン部に対して、画像データの転送を行う構成のブロック図である。

モノクロ単一色においては、階調と解像度を重視する為、カラーモードの様に階調を重視したディザパターンと異なり、１画素のビット数を高ビット数で転送する事により、階調と解像度の特性を良くしている。

この構成において、エンジンＩ／Ｆ１０７とエンジン部１１４をつなぐ信号線として、画像データ（８ビット）、ＣＬＫ（画像転送用ＣＬＫ）を表示している。

この構成はモノクロ単一モードである為、他の色の画像データの信号線を設定する必要はなく、使用されない信号線は不図示（ここではＧＮＤレベルに設定している）としている。

エンジンＩ／Ｆ１０７と、エンジン部１１４の一部はＰＬＤで構成されており、画像の転送モード（例えば、モノクロモードやカラーモード）に応じて内部回路の構成と、接続されている各端子の属性を変更する事が出来る。

ここで、エンジンＩ／Ｆ１０７から出力される画像転送用のＣＬＫの端子が決定されると、そのＣＬＫ用端子の両側の端子をＰＤＬ内でＧＮＤまたは、Ｌｏｗレベルに固定しエンジン部１１４に接続されるＣＬＫ信号のガード信号として働くように、エンジンＩ／Ｆ１０７とエンジン部１１４の各端子の属性を構成し、画像データの転送を行う。

図４−（ａ）は、ＣＬＫと画像データのタイミングを示しており、エンジン部１１４は、ＣＬＫの立ち上がりで、画像データを内部に取り込む構成をとっている。

図３−（ｂ）は、画像データのバス幅を拡張し、２画素同時にエンジン部へ転送する為に構成された時のブロック図であり、図４−（ｂ）の様に１画素８ビットの２画素分をＣＬＫの立ち上がりで同時に取り込む構成をとっている。

図３−（ｃ）は、１８０度位相の異なったＣＬＫ１とＣＬＫ２を使用して画像データの取り込みを行っており、こうする事により、図４−（ｃ）のように、画像転送用のＣＬＫを１／２周期で使用する事が出来る。

図３−（ｄ）は、カラーモード時の接続を構成したブロック図であり、各色１画素あたり２ビットの階調を持っている。

各画素を転送するＣＬＫは、各画素毎に異なった転送ＣＬＫ（図４−（ｄ）参照）を使用しているが、共通のＣＬＫを使用する構成をとっても良い。

また、ＣＬＫのガード信号に使用する各端子も、上記モノクロモードの時と同様に、各ＣＬＫ端子の両側の端子に設定する事で同様な効果を発揮する事が出来る。

プリンタ制御装置のブロック図 プリンタ本体のブロック図 本実施例のブロック図 本実施例のブロック図 本実施例のブロック図 本実施例のブロック図 本実施例のタイミングチャート

符号の説明

１０１ ＡＳＩＣ部
１０２ ＣＰＵ
１０３ ＲＡＭ部
１０４ ＲＯＭ部
１０５ メモリ制御部
１０６ 伸長回路
１０７ エンジンＩ／Ｆ部
１１４ エンジン部
１１５ ＨＯＳＴ Ｉ／Ｆ部
１１６ ＣＰＵ Ｉ／Ｆ部
１１７ ＨＯＳＴ

Claims (4)

1. 外部装置よりコードデータや圧縮された画像データを受け取る手段と、前記コードデータを展開、及び前記圧縮された画像データを伸長する手段と、その画像データをビデオ信号として記録部に転送する手段と、前記記録部に画像データを転送する時に使用する、各端子の属性を変更する変更手段をもつプリンタ制御装置において、前記各端子の属性を変更する変更手段を、変更された信号の属性に応じて変更する事を特徴としたプリンタ制御装置。
2. 前記各端子の属性を変更する変更手段を、ダイナミックリコンフィギャラブルロジックで構成したことを特徴としたプリンタ制御装置。
3. 前記変更された端子の属性が、ＣＬＫ信号に変更された場合、そのＣＬＫ信号の両端の各端子をＧＮＤレベルに設定する事を特徴としたプリンタ制御装置。
4. 前記属性を変更する変更手段により、使用されない端子が発生した場合に、その使用されない端子をＧＮＤレベルに設定する事を特徴としたプリンタ制御装置。

Images