JP2006252285A - Printed board design device and printed board design method - Google Patents

Printed board design device and printed board design method Download PDF

Info

Publication number
JP2006252285A
JP2006252285A JP2005069233A JP2005069233A JP2006252285A JP 2006252285 A JP2006252285 A JP 2006252285A JP 2005069233 A JP2005069233 A JP 2005069233A JP 2005069233 A JP2005069233 A JP 2005069233A JP 2006252285 A JP2006252285 A JP 2006252285A
Authority
JP
Japan
Prior art keywords
connection information
printed circuit
information
circuit board
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005069233A
Other languages
Japanese (ja)
Other versions
JP4437759B2 (en
Inventor
Kimihiko Kawamoto
公彦 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005069233A priority Critical patent/JP4437759B2/en
Publication of JP2006252285A publication Critical patent/JP2006252285A/en
Application granted granted Critical
Publication of JP4437759B2 publication Critical patent/JP4437759B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a printed board design device and a printed board design method capable of efficiently performing the design work of a plurality of printed boards constituting one function or a system. <P>SOLUTION: This device comprises a reading means reading the circuit connection information of printed boards; a connection information composing means composing, out of circuit connection information of a plurality of printed board, information for a part and a part terminal to be connected to the other printed board into one piece of connection information; a mount design information storage means storing the composed connection information and information for the entire printed board; a board-to-board connection information storage means storing information for a part and a part terminal to be mutually connected; a connection information dividing means dividing the composed connection information to individual pieces of circuit connection information; an arrangement processing part performing the arrangement processing of printed board based on the composed connection information and the divided circuit connection information; and a wiring processing part performing the wiring processing of printed board based on the composed connection information and the divided circuit connection information. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、プリント基板設計装置およびプリント基板設計方法に関し、特に、複数枚で1つの機能またはシステムなどを構成するプリント基板の設計を行うプリント基板設計装置およびプリント基板設計方法に関するものである。   The present invention relates to a printed circuit board design apparatus and a printed circuit board design method, and more particularly to a printed circuit board design apparatus and a printed circuit board design method for designing a printed circuit board that constitutes one function or system by a plurality of sheets.

従来、プリント基板を設計するプリント基板設計装置は、一枚のプリント基板をブロック化、オブジェクト化することにより、一枚の基板を複数の作業者が並行して作業を進めることができる特徴を有している。そして、従来の技術によれば、たとえば一枚のプリント基板を機能ごとに分割し各部分ごとにCAD設計を可能とする基板設計方法が提供されている。   Conventionally, a printed circuit board design apparatus for designing a printed circuit board has a feature that a single printed circuit board can be made into a block and converted into an object so that a plurality of workers can work on the same circuit board in parallel. is doing. According to the prior art, for example, there is provided a board design method that enables a CAD design for each part by dividing one printed board for each function.

このような基板設計方法についてより詳細に説明すると、たとえば、各設計工程においてそれぞれ用いられる、CADシステムで使用する部品データを統合化して部品データベースを構成する。すなわち、回路設計工程、回路設計工程で決定された部品を配置する実装設計工程、及び、回路設計データと実装設計データからプリント基板のパターン設計工程、の各設計工程においてそれぞれ用いられる、CADシステムで使用する部品データを統合化して部品データベースを構成する。また、前述のCADシステムから出力される設計データは共通な形式とした構成とされている。   This board design method will be described in more detail. For example, component data used in the CAD system, which is used in each design process, is integrated to form a component database. That is, in the CAD system used in each of the circuit design process, the mounting design process for arranging the parts determined in the circuit design process, and the circuit board design process from the circuit design data and the mounting design data, respectively. A parts database is constructed by integrating parts data to be used. In addition, the design data output from the CAD system is configured in a common format.

また、回路を分割した部分回路単位をオブジェクトとする。そして、オブジェクト単位で回路設計、実装設計、及びパターン設計を行い、且つ、オブジェクト単位で回路、部品配置、パターン、及び設計制約などの設計データを保持する。   In addition, a partial circuit unit obtained by dividing the circuit is an object. Then, circuit design, mounting design, and pattern design are performed in object units, and design data such as circuits, component arrangements, patterns, and design constraints are held in object units.

つぎに設計動作について説明する。まず、1枚のプリント基板の回路設計において、回路単位を設計上任意の数(たとえばn個)のオブジェクトに分割する。つぎに、オブジェクト1に対して、回路設計および実装設計を実施する。この際、オブジェクトが独立していない場合には、実装設計は仮実装となる。その後、パターン設計を実施する際、パターン配線長制限等の設計制約情報を参照し、該設計制約条件に沿った設計を実施する。   Next, the design operation will be described. First, in the circuit design of one printed circuit board, a circuit unit is divided into an arbitrary number (for example, n) objects in design. Next, circuit design and mounting design are performed on the object 1. At this time, if the objects are not independent, the mounting design is provisional mounting. Thereafter, when pattern design is performed, design constraint information such as pattern wiring length limitation is referred to, and design according to the design constraint condition is performed.

この際にも、パターンオブジェクト、制約オブジェクトが独立していなかった場合には、パターン設計は仮パターンとなる。そして、オブジェクト1の設計が完了した段階で、つぎにオブジェクト2の設計を上記と同様に実施する。その後、オブジェクト3、オブジェクト4、・・・と、オブジェクトnまで上記と同様に実施する。このように、一枚のプリント基板を複数のオブジェクトに分割し、分割した全てのオブジェクトの設計が終了した段階で設計が終了となり、この時点で独立していなかったオブジェクトにおける仮設計情報はなくなる(たとえば、特許文献1参照)。このような従来のプリント基板設計方法によれば、一枚のプリント基板を任意の数のオブジェクトに分割し、一枚のプリント基板内を分割したオブジェクト単位で設計することにより設計をオブジェクト単位で並行して行うことができる。   Also in this case, if the pattern object and the constraint object are not independent, the pattern design becomes a temporary pattern. Then, when the design of the object 1 is completed, the design of the object 2 is performed in the same manner as described above. Thereafter, the same operations as described above are performed up to object 3, object 4,. In this way, one printed circuit board is divided into a plurality of objects, and the design is completed when all the divided objects have been designed, and there is no provisional design information on the objects that were not independent at this time ( For example, see Patent Document 1). According to such a conventional printed circuit board design method, one printed circuit board is divided into an arbitrary number of objects, and the design is performed in object units in parallel by designing the object in a single printed circuit board. Can be done.

特開平11−184908号公報(図3および図5)Japanese Patent Laid-Open No. 11-184908 (FIGS. 3 and 5)

ところで、大規模システムにおいては複数のプリント基板で構成されることが一般的である。上述した従来のプリント基板設計方法により、大規模システムのプリント基板を設計しようとした場合には、実装条件、設計制約条件を最適に遵守したプリント基板設計が困難であるという問題があった。また、大規模システムを構成する複数のプリント基板のうち、1枚または複数のプリント基板の設計が完了しないと、設計結果に沿った実装条件、設計制約条件の確認、再設定ができない。そして、これが終了しないと、残りのプリント基板の設計が開始できず、これにより設計期間が増大するという問題があった。   By the way, in a large-scale system, it is common to be composed of a plurality of printed circuit boards. When trying to design a printed circuit board of a large-scale system by the above-described conventional printed circuit board design method, there is a problem that it is difficult to design a printed circuit board that optimally observes mounting conditions and design constraint conditions. In addition, if the design of one or a plurality of printed circuit boards among a plurality of printed circuit boards constituting a large-scale system is not completed, the mounting conditions and design constraint conditions in accordance with the design results cannot be confirmed and reset. If this is not completed, the design of the remaining printed circuit board cannot be started, which increases the design period.

本発明は、上記に鑑みてなされたものであって、複数枚で一つの機能またはシステムを構成するプリント基板の設計作業を効率的に行うことが可能なプリント基板設計装置およびプリント基板設計方法を得ることを目的とする。   The present invention has been made in view of the above, and provides a printed circuit board design apparatus and a printed circuit board design method capable of efficiently performing a design work of a printed circuit board that constitutes one function or system by a plurality of sheets. The purpose is to obtain.

上述した課題を解決し、目的を達成するために、本発明にかかるプリント基板設計装置は、複数枚を接続することで所定の装置を構成するプリント基板の設計を行うプリント基板設計装置であって、プリント基板の回路接続情報を読み込む読み込み手段と、複数のプリント基板の回路接続情報のうち、他のプリント基板と相互に接続される部品および部品端子の情報を1つの接続情報に合成する接続情報合成手段と、合成した接続情報およびプリント基板全般の情報を格納する実装設計情報格納手段と、相互に接続される部品および部品端子の情報を格納する基板間接続情報格納手段と、合成した接続情報を個々の回路接続情報に分割する接続情報分割手段と、合成した接続情報および分割した回路接続情報に基づいてプリント基板の配置処理を行う配置処理部と、合成した接続情報および分割した回路接続情報に基づいてプリント基板の配線処理を行う配線処理部と、を備えることを特徴とする。   In order to solve the above-described problems and achieve the object, a printed circuit board design apparatus according to the present invention is a printed circuit board design apparatus that designs a printed circuit board constituting a predetermined apparatus by connecting a plurality of sheets. , A reading means for reading circuit connection information of a printed circuit board, and connection information for combining information on components and component terminals mutually connected to other printed circuit boards among the circuit connection information of a plurality of printed circuit boards into one connection information Combining means, mounting design information storing means for storing combined connection information and general printed circuit board information, inter-board connection information storing means for storing information of components and component terminals connected to each other, and combined connection information Connection information dividing means for dividing the circuit board into individual circuit connection information, and a printed circuit board placement process based on the combined connection information and the divided circuit connection information. An arrangement processing unit that performs, characterized in that it and a routing processing unit that performs routing processing of the printed circuit board on the basis of the synthesized connection information and divided circuit connection information.

この発明によれば、複数のプリント基板の各種回路接続情報を一つに合成、また必要に応じて複数に分割する機能を有することにより、回路接続情報を任意に切り替え、相互接続することにより配置情報、配線情報、設計制約情報の一括管理が可能であり、複数枚で一つの機能またはシステムを構成するプリント基板の設計を効率良く行うことができる。これにより、複数枚で一つの機能またはシステムを構成するプリント基板の設計作業を効率的に行うことができ、設計作業の効率化を実現し、設計期間の短縮、短期間の納期の実現、低コスト化、および設計品質の向上を図ることができる、という効果を奏する。   According to the present invention, various circuit connection information of a plurality of printed circuit boards is combined into one, and has a function of dividing it into a plurality as necessary, so that circuit connection information can be arbitrarily switched and arranged by interconnection. Information, wiring information, and design constraint information can be collectively managed, and a printed circuit board constituting a single function or system can be efficiently designed with a plurality of pieces. This makes it possible to efficiently perform design work for printed circuit boards that make up a single function or system with multiple boards, realizing efficient design work, shortening the design period, realizing short delivery times, and low There is an effect that the cost can be improved and the design quality can be improved.

以下に、本発明にかかるプリント基板設計装置およびプリント基板設計方法の実施の形態を図面に基づいて詳細に説明する。なお、本発明は以下の記述に限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。   Hereinafter, embodiments of a printed circuit board design apparatus and a printed circuit board design method according to the present invention will be described in detail with reference to the drawings. In addition, this invention is not limited to the following description, In the range which does not deviate from the summary of this invention, it can change suitably.

実施の形態
図1は、本実施の形態にかかるプリント基板設計装置の機能構成を示す機能構成図である。図1に示すように、本実施の形態にかかるプリント基板設計装置は、実装設計部11と、統合管理部12と、実装設計情報格納部13と、基板間接続情報格納部14と、回路接続情報合成処理部15と、回路接続情報分割処理部16と、制約条件演算部17と、共有制御部18と、排他制御部19と、データ管理部20と、出力部21と、を備えて構成されている。
Embodiment FIG. 1 is a functional configuration diagram showing a functional configuration of a printed circuit board design apparatus according to the present embodiment. As shown in FIG. 1, the printed circuit board design apparatus according to the present embodiment includes a mounting design unit 11, an integrated management unit 12, a mounting design information storage unit 13, an inter-board connection information storage unit 14, and a circuit connection. An information composition processing unit 15, a circuit connection information division processing unit 16, a constraint condition calculation unit 17, a sharing control unit 18, an exclusive control unit 19, a data management unit 20, and an output unit 21 are configured. Has been.

実装設計部11は、既知のプリント基板設計装置が有する回路情報読取機能、部品配置機能、パターン配線機能、物理情報出力機能等を兼ね備えた実装設計手段である。統合管理部12は、本発明の主たる特徴とするもので任意の数のプリント基板の各種情報を扱う処理を管理制御する管理モジュールである。   The mounting design unit 11 is a mounting design means that has a circuit information reading function, a component placement function, a pattern wiring function, a physical information output function, and the like that are included in a known printed circuit board design apparatus. The integrated management unit 12 is a management module that manages and controls processing for handling various types of information on an arbitrary number of printed circuit boards, which is a main feature of the present invention.

実装設計情報格納部13は、プリント基板全体の層構成、部品、配線パターン、設計制約条件などの情報を格納している管理モジュールである。また、実装設計情報格納部13には、回路接続情報合成処理部15において合成された接続情報も格納される。基板間接続情報格納部14は、複数のプリント基板の回路接続情報の内、基板相互に接続される部品および部品端子の情報を格納する管理モジュールである。   The mounting design information storage unit 13 is a management module that stores information such as the layer configuration of the entire printed circuit board, parts, wiring patterns, and design constraint conditions. The mounting design information storage unit 13 also stores connection information synthesized by the circuit connection information synthesis processing unit 15. The board-to-board connection information storage unit 14 is a management module that stores information on components and component terminals connected to each other among circuit connection information of a plurality of printed boards.

回路接続情報合成処理部15は、実装設計部11で読み取りを行った回路情報を基にプリント基板個々の相互間で接続されるべき情報があった場合にはその回路接続情報を一つの接続情報に合成して実装設計情報格納部13に格納するとともに、合成した際の部品及び部品端子情報等を基板間接続情報格納部14に格納する合成処理手段である。回路接続情報分割処理部16は、実装設計情報格納部13と基板間接続情報格納部14に格納された回路接続情報を元に戻す際に使用する分割処理手段である。   When there is information to be connected between printed circuit boards based on the circuit information read by the mounting design unit 11, the circuit connection information synthesis processing unit 15 converts the circuit connection information into one connection information. Are combined and stored in the mounting design information storage unit 13, and the component and component terminal information when combined are stored in the inter-board connection information storage unit 14. The circuit connection information division processing unit 16 is a division processing means used when restoring the circuit connection information stored in the mounting design information storage unit 13 and the inter-board connection information storage unit 14.

制約条件演算部17は、プリント基板個々の板厚、層数等の異なる基板構造を考慮しつつ回路接続情報もしくは実装設計部11から与えられた装置全体の設計制約情報を演算、処理する演算手段である。共有制御部18は、本発明によるシステムを用いて並行して設計作業を行う場合に実装設計情報格納部13、基板間接続情報格納部14、制約条件演算部17などを共有してデータを共有使用するための制御を行う情報共有手段である。排他制御部19は、共有制御部18で共有したデータに関して共有違反、すなわち同一情報の同時編集が行われることを防止するための制御を行う手段である。   The constraint condition calculation unit 17 calculates and processes circuit connection information or design constraint information of the entire apparatus given from the mounting design unit 11 in consideration of different board structures such as the board thickness and the number of layers of each printed circuit board. It is. The sharing control unit 18 shares data by sharing the mounting design information storage unit 13, the inter-board connection information storage unit 14, the constraint condition calculation unit 17, and the like when performing design work in parallel using the system according to the present invention. It is an information sharing means for performing control for use. The exclusive control unit 19 is a means for performing control to prevent sharing violation, that is, simultaneous editing of the same information, with respect to data shared by the sharing control unit 18.

データ管理部20は、実装設計情報格納部13内に格納された個々のプリント基板のデータが更新されようとする都度、統合管理部12の処理全体のデータを監視してデータの共有、排他違反を検知し、必要に応じて共有制御部18、排他制御部19へ処理を中継し、該共有制御部18、排他制御部19において該当データの共有、排他制御を実施させる。出力部21は、公知の技術によるデータの出力手段である。   The data management unit 20 monitors the data of the entire processing of the integrated management unit 12 every time the data of each printed circuit board stored in the mounting design information storage unit 13 is to be updated. And the processing is relayed to the sharing control unit 18 and the exclusive control unit 19 as necessary, and the sharing control unit 18 and the exclusive control unit 19 share the data and perform exclusive control. The output unit 21 is a data output unit using a known technique.

図2は、本実施の形態にかかるプリント基板設計装置により設計を行う装置30の基板構成を示した図である。ここでは、一つの装置30が3枚のプリント基板により構成されており、図2に示すようにある所定の機能を有するプリント基板A31と、他の所定の機能を有するプリント基板B32と、プリント基板A31とプリント基板B32とを電気的に結合し、一つの装置として統合するためのプリント基板C33と、により構成されている。   FIG. 2 is a diagram showing a substrate configuration of an apparatus 30 that performs design by the printed circuit board design apparatus according to the present embodiment. Here, one device 30 is composed of three printed circuit boards, and as shown in FIG. 2, a printed circuit board A31 having a predetermined function, a printed circuit board B32 having another predetermined function, and a printed circuit board. A 31 and a printed circuit board B 32 are electrically coupled to each other and a printed circuit board C 33 for integrating them as one device.

次に本実施の形態にかかるプリント基板設計装置の動作について説明する。図3は、図2に示した3枚のプリント基板で構成される装置を設計する際の処理の流れを示したフローチャートである。以下、図3を参照しながら説明する。   Next, the operation of the printed circuit board design apparatus according to the present embodiment will be described. FIG. 3 is a flowchart showing the flow of processing when designing an apparatus composed of the three printed boards shown in FIG. Hereinafter, a description will be given with reference to FIG.

まず、実装設計部11において、1枚目のプリント基板であるプリント基板A31の回路接続情報を読み込む回路接続情報読み込み処理を行う(ステップS101)。つぎに、読み込んだプリント基板A31の回路接続情報に他のプリント基板と相互に接続される部品および部品端子の情報が存在するか否かを統合管理部12において判断する(ステップS102)。   First, in the mounting design unit 11, a circuit connection information reading process for reading circuit connection information of the printed circuit board A31 which is the first printed circuit board is performed (step S101). Next, the integrated management unit 12 determines whether or not the read circuit connection information of the printed circuit board A31 includes information on components and component terminals mutually connected to other printed circuit boards (step S102).

ここで、読み込んだプリント基板A31の回路接続情報に上記の情報が存在する場合には(ステップS102肯定)、該当する回路接続情報を一つの基板間接続情報に合成する合成処理を行う(ステップS103)。そして、これを実装設計情報格納部13に格納するとともに、合成した際の部品及び部品端子情報等を基板間接続情報格納部14に格納する格納処理を行う(ステップS104)。   Here, if the above information exists in the circuit connection information of the read printed circuit board A31 (Yes in step S102), a synthesis process for combining the corresponding circuit connection information into one inter-board connection information is performed (step S103). ). Then, this is stored in the mounting design information storage unit 13, and the storing process of storing the combined components and component terminal information in the inter-board connection information storage unit 14 is performed (step S 104).

一方、ステップS102の判断において読み込んだプリント基板A31の回路接続情報に上記の情報が存在しない場合には(ステップS102否定)、上述したステップS103およびステップS104を行わずにつぎのステップS105に移行する。   On the other hand, if the above information does not exist in the circuit connection information of the printed circuit board A31 read in the determination in step S102 (No in step S102), the process proceeds to the next step S105 without performing the above steps S103 and S104. .

つぎに、プリント基板A31の格納処理(ステップS104)が終了すると、またはステップS102の判断において読み込んだプリント基板A31の回路接続情報に上記の情報が存在しない場合(ステップS102否定)には、実装設計部11は、読み込むべき他のプリント基板の回路接続情報があるか否かを判断する(ステップS105)。   Next, when the storing process (step S104) of the printed circuit board A31 ends, or when the above information does not exist in the circuit connection information of the printed circuit board A31 read in the determination of step S102 (No in step S102), the packaging design is performed. The unit 11 determines whether there is circuit connection information of another printed circuit board to be read (step S105).

ステップS105の判断において、読み込むべき他のプリント基板の回路接続情報がある場合には(ステップS105肯定)、ステップS101に戻る。また、ステップS105の判断において、読み込むべき他のプリント基板の回路接続情報がない場合には(ステップS105否定)、次の設計作業であるステップS106に移行する。   If it is determined in step S105 that there is circuit connection information of another printed circuit board to be read (Yes in step S105), the process returns to step S101. If it is determined in step S105 that there is no circuit connection information of another printed circuit board to be read (No in step S105), the process proceeds to step S106, which is the next design work.

ここでは、読み込むべき他のプリント基板の回路接続情報として2枚目のプリント基板であるプリント基板B32の回路接続情報と、3枚目のプリント基板であるプリント基板C33の回路接続情報と、があるためステップS101に戻る。そして、プリント基板B32の回路接続情報に対して上記のステップS101〜ステップS105を行い、さらにプリント基板C33の回路接続情報に対して上記のステップS101〜ステップS104を行う。そして、プリント基板C33の回路接続情報に対してステップS105を行った後、次の設計作業であるステップS106に移行する。なお、上記のS101〜ステップS104の一連の作業については、これ以降の設計作業へ移行した後も任意に再度の実施が可能である。   Here, as circuit connection information of another printed circuit board to be read, there are circuit connection information of the printed circuit board B32 which is the second printed circuit board and circuit connection information of the printed circuit board C33 which is the third printed circuit board. Therefore, the process returns to step S101. And said step S101-step S105 are performed with respect to the circuit connection information of printed circuit board B32, and said step S101-step S104 are further performed with respect to the circuit connection information of printed circuit board C33. And after performing step S105 with respect to the circuit connection information of the printed circuit board C33, it transfers to step S106 which is the next design work. In addition, about a series of operation | work of said S101-step S104, even after shifting to the subsequent design operation | work, it can implement again arbitrarily.

ここで、公知の回路設計CADで作成された回路接続情報には既に設計制約条件が付加されている場合も多いが、本実施の形態にかかるプリント基板設計装置においては実装設計部11を用いて設計制約条件を新たに付加することも可能である。   Here, in many cases, design constraint conditions are already added to circuit connection information created by a known circuit design CAD. However, in the printed circuit board design apparatus according to the present embodiment, the mounting design unit 11 is used. It is also possible to add a new design constraint condition.

そこで、本実施の形態にかかるプリント基板設計装置では、新たに付加する設計制約条件を設定する制約条件設定処理を実装設計部において行う(ステップS106)。この際、本発明においては、すでに回路接続情報合成処理部15で接続情報が合成済みであるため、プリント基板個々の配線制約条件を設定することも可能であり、また装置全体を通じての制約条件を簡単に設定することも可能となる。これにより、設計自由度の高いプリント基板設計を容易に行うことができる。ここで設計制約条件とは、たとえば、配線パターンの線長であったり、近隣に存在する他の配線パターンとの間隙制約であったり、周辺に存在する部品間隙などである。   Therefore, in the printed circuit board design apparatus according to the present embodiment, the mounting design unit performs a constraint condition setting process for setting a newly added design constraint condition (step S106). At this time, in the present invention, since the connection information has already been synthesized by the circuit connection information synthesis processing unit 15, it is possible to set a wiring constraint condition for each printed circuit board. It can also be set easily. Thereby, it is possible to easily design a printed circuit board with a high degree of design freedom. Here, the design constraint condition is, for example, the line length of the wiring pattern, a gap restriction with other wiring patterns existing in the vicinity, or a component gap existing in the vicinity.

つぎに、実装設計部11において、合成した基板間接続情報に基づいて回路接続情報に定義された部品の配置を行う配置処理を実施する(ステップS107)。また、必要に応じて、回路接続情報分割処理部16において前記の合成した基板間接続情報を個々の回路接続情報に分割し、該情報に基づいて配置処理を実施する。つぎに、実装設計部11において、回路設計情報、合成した基板間接続情報および上記の配置処理で配置された部品の部品配置情報に基づき配線を行う配線処理を実施する(ステップS108)。また、必要に応じて、回路接続情報分割処理部16において合成した基板間接続情報を個々の回路接続情報に分割し、該情報に基づいて配線処理を実施する。   Next, the mounting design unit 11 performs an arrangement process for arranging components defined in the circuit connection information based on the combined inter-board connection information (step S107). Further, if necessary, the circuit connection information division processing unit 16 divides the combined inter-board connection information into individual circuit connection information, and performs an arrangement process based on the information. Next, the mounting design unit 11 performs a wiring process for performing wiring based on the circuit design information, the combined inter-board connection information, and the component arrangement information of the components arranged by the above arrangement process (step S108). Further, if necessary, the circuit connection information division processing unit 16 divides the inter-board connection information into individual circuit connection information, and performs wiring processing based on the information.

そして、配置処理(ステップS107)、配線処理(ステップS108)による設計作業においては、設計制約条件を考慮した設計作業を行う。この場合、制約条件演算部17において装置全体の制約条件と、プリント基板個々の制約条件と、がそれぞれ処理されている。なお、1枚のプリント基板内で独立している制約条件については、個々の制約条件として処理される。また、複数のプリント基板に関連する設計制約条件については、制約条件演算部17において、プリント基板個々の設計作業を進める都度、装置全体の制約条件として満足しているか演算し、合否判定を実施する。   In the design work by the placement process (step S107) and the wiring process (step S108), the design work is performed in consideration of the design constraint conditions. In this case, the constraint condition calculation unit 17 processes the constraint conditions for the entire apparatus and the constraint conditions for each printed circuit board. Note that the constraint conditions that are independent within one printed circuit board are processed as individual constraint conditions. Further, for design constraint conditions related to a plurality of printed circuit boards, the constraint condition calculation unit 17 calculates whether the constraint conditions of the entire apparatus are satisfied each time the design work for each printed circuit board is performed, and performs pass / fail determination. .

そして、以上の配置処理(ステップS107)、配線処理(ステップS108)が終了した段階で、公知の技術による出力部21を用いて製造用、検査用データなどの出力を行う。   Then, at the stage where the above arrangement processing (step S107) and wiring processing (step S108) are completed, output of manufacturing data, inspection data, and the like is performed using the output unit 21 using a known technique.

以上のように、本実施の形態にかかるプリント基板設計装置においては、1枚または複数のプリント基板の回路接続情報を合成または分離する機能を有しているため、回路接続情報を任意に切り替え、相互接続することにより配置情報、配線情報、設計制約情報の一括管理が可能であり、複数枚で一つの機能またはシステムを構成するプリント基板の設計を効率良く行うことができる。そして、このプリント基板設計装置においては、複数の作業者が並行して上述した個々のプリント基板の設計作業を実施することが可能である。個々のプリント基板の設計作業を並行して実施する場合に、前述の回路接続情報を合成または分離する機能により回路接続情報を任意に切り替え、相互接続することにより配置情報、配線情報、設計制約情報の一括管理が可能であり、複数のプリント基板の設計を並行して効率良く行うことができる。   As described above, the printed circuit board design apparatus according to the present embodiment has a function of synthesizing or separating the circuit connection information of one or a plurality of printed circuit boards. Therefore, the circuit connection information is arbitrarily switched, By interconnecting, arrangement information, wiring information, and design constraint information can be collectively managed, and a plurality of boards can efficiently design a printed circuit board that constitutes one function or system. In this printed circuit board design apparatus, a plurality of workers can perform the above-described individual printed circuit board design work in parallel. When performing the design work of individual printed circuit boards in parallel, the circuit connection information can be arbitrarily switched and interconnected by the function for synthesizing or separating the above-mentioned circuit connection information, and the placement information, wiring information, and design constraint information can be interconnected. Management of a plurality of printed circuit boards can be performed efficiently in parallel.

また、たとえば並行して複数のプリント基板の設計作業を行う場合においては、データ管理部20が実装設計情報格納部13内の個々のプリント基板のデータが更新されようとする都度、統合管理部12の処理全体のデータを監視し、データの共有、排他違反を検知する。そして、必要に応じて共有制御部18、排他制御部19へデータの更新処理を中継し、該共有制御部18、排他制御部19が各作業者に対して該当データの共有、排他制御を実施する。これにより、複数のプリント基板の設計作業を並行して行う場合においても、データの共有違反を生じることなく、正確なプリント基板設計を行うことができる。   Further, for example, when a plurality of printed circuit boards are designed in parallel, each time the data management unit 20 tries to update the data of each printed circuit board in the mounting design information storage unit 13, the integrated management unit 12. The data of the entire process is monitored and data sharing and exclusion violations are detected. Then, if necessary, the data update processing is relayed to the sharing control unit 18 and the exclusive control unit 19, and the sharing control unit 18 and the exclusive control unit 19 perform sharing and exclusive control of the corresponding data for each worker. To do. Thus, even when a plurality of printed circuit boards are designed in parallel, an accurate printed circuit board design can be performed without causing a data sharing violation.

したがって、本実施の形態にかかるプリント基板設計装置によれば、設計作業の効率化を実現し、設計期間の短縮、短期間の納期の実現、低コスト化、および設計品質の向上を図ることができる。   Therefore, according to the printed circuit board design apparatus according to the present embodiment, it is possible to improve the efficiency of design work, to shorten the design period, to realize a short delivery time, to reduce the cost, and to improve the design quality. it can.

以上のように、本発明にかかるプリント基板設計装置は、複数枚で1つの機能またはシステムなどを構成するプリント基板の設計を行う場合に有用であり、特に、基板個々の設計を複数人で分担し、並行して作業を行う場合に適している。   As described above, the printed circuit board design apparatus according to the present invention is useful when designing a printed circuit board that constitutes a single function or system with a plurality of boards, and in particular, the design of each board is shared by a plurality of people. And it is suitable when working in parallel.

実施の形態にかかるプリント基板設計装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the printed circuit board design apparatus concerning embodiment. 実施の形態にかかるプリント基板設計装置により設計を行う装置の基板構成を示した図である。It is the figure which showed the board | substrate structure of the apparatus which designs with the printed circuit board design apparatus concerning embodiment. 3枚のプリント基板で構成される装置を設計する際の処理の流れを示したフローチャートである。It is the flowchart which showed the flow of the process at the time of designing the apparatus comprised by three printed circuit boards.

符号の説明Explanation of symbols

11 実装設計部
12 統合管理部
13 実装設計情報格納部
14 基板間接続情報格納部
15 回路接続情報合成処理部
16 回路接続情報分割処理部
17 制約条件演算部
18 共有制御部
19 排他制御部
20 データ管理部
21 出力部
31 プリント基板A
32 プリント基板B
33 プリント基板C
DESCRIPTION OF SYMBOLS 11 Mounting design part 12 Integrated management part 13 Mounting design information storage part 14 Inter-board connection information storage part 15 Circuit connection information synthetic | combination processing part 16 Circuit connection information division | segmentation processing part 17 Restriction condition calculation part 18 Sharing control part 19 Exclusive control part 20 Data Management unit 21 Output unit 31 Printed circuit board A
32 Printed circuit board B
33 Printed circuit board C

Claims (5)

複数枚を接続することで所定の装置を構成するプリント基板の設計を行うプリント基板設計装置であって、
前記プリント基板の回路接続情報を読み込む読み込み手段と、
前記複数のプリント基板の回路接続情報のうち、他の前記プリント基板と相互に接続される部品および部品端子の情報を1つの接続情報に合成する接続情報合成手段と、
前記合成した接続情報および前記プリント基板全般の情報を格納する実装設計情報格納手段と、
前記相互に接続される部品および部品端子の情報を格納する基板間接続情報格納手段と、
前記合成した接続情報を個々の回路接続情報に分割する接続情報分割手段と、
前記合成した接続情報および前記分割した回路接続情報に基づいて前記プリント基板の配置処理を行う配置処理部と、
前記合成した接続情報および前記分割した回路接続情報に基づいて前記プリント基板の配線処理を行う配線処理部と、
を備えることを特徴とするプリント基板設計装置。
A printed circuit board design apparatus for designing a printed circuit board constituting a predetermined apparatus by connecting a plurality of sheets,
Reading means for reading circuit connection information of the printed circuit board;
Of the circuit connection information of the plurality of printed circuit boards, connection information combining means for combining information of components and component terminals mutually connected with the other printed circuit boards into one connection information;
Mounting design information storage means for storing the synthesized connection information and information on the printed circuit board in general;
Inter-board connection information storage means for storing information on the components and component terminals connected to each other;
Connection information dividing means for dividing the combined connection information into individual circuit connection information;
An arrangement processing unit that performs an arrangement process of the printed circuit board based on the combined connection information and the divided circuit connection information;
A wiring processing unit that performs wiring processing of the printed circuit board based on the combined connection information and the divided circuit connection information;
A printed circuit board design apparatus comprising:
前記プリント基板用情報および装置全体用情報として、配置情報、配線情報、基板構造情報および設計制約情報を管理するデータ管理手段を備えること
を特徴とする請求項1に記載のプリント基板設計装置。
The printed circuit board design apparatus according to claim 1, further comprising data management means for managing arrangement information, wiring information, circuit board structure information, and design constraint information as the printed circuit board information and the entire apparatus information.
前記プリント基板固有の基板構造を基に、前記装置全体の設計制約情報を演算処理する制約条件演算手段を備えること
を特徴とする請求項2に記載のプリント基板設計装置。
The printed circuit board design apparatus according to claim 2, further comprising a constraint condition calculation unit configured to perform calculation processing on design constraint information of the entire apparatus based on the board structure unique to the printed circuit board.
前記複数のプリント基板の設計作業を並行して実施する場合に、
前記各プリント基板の設計処理において、前記実装設計情報格納手段および前記基板間接続情報格納手段に格納された情報を相互に共有させるための制御を行う共有制御手段と、
前記共有制御手段の制御により共有化された情報について、同一情報の同時編集を回避する制御を行う排他制御手段と、
を備えることを特徴とする請求項1に記載のプリント基板設計装置。
When performing the design work of the plurality of printed circuit boards in parallel,
In the design process of each printed circuit board, a sharing control unit that performs control for sharing information stored in the mounting design information storage unit and the inter-board connection information storage unit,
Exclusive control means for performing control to avoid simultaneous editing of the same information for information shared by the control of the sharing control means;
The printed circuit board design apparatus according to claim 1, further comprising:
複数枚を接続することで所定の装置を構成するプリント基板の設計を行うプリント基板設計方法であって、
前記プリント基板の回路接続情報を読み込む読み込み工程と、
前記プリント基板の回路接続情報のうち、他の前記プリント基板と相互に接続される部品および部品端子の情報を1つの接続情報に合成する接続情報合成工程と、
前記合成した接続情報および前記プリント基板全般の情報を格納する実装設計情報格納工程と、
前記相互に接続される部品および部品端子の情報を格納する基板間接続情報格納工程と、
前記合成した接続情報を個々の回路接続情報に分割する接続情報分割工程と、
前記合成した接続情報および前記分割した回路接続情報に基づいてプリント基板の配置処理を行う配置処理工程と、
前記合成した接続情報および前記分割した回路接続情報に基づいて前記プリント基板の配線処理を行う配線処理工程と、
を含むことを特徴とするプリント基板設計方法。
A printed circuit board design method for designing a printed circuit board constituting a predetermined apparatus by connecting a plurality of sheets,
A reading step of reading circuit connection information of the printed circuit board;
Of the circuit connection information of the printed circuit board, a connection information combining step for combining information of components and component terminals mutually connected to the other printed circuit board into one connection information;
A mounting design information storing step for storing the combined connection information and information on the printed circuit board in general;
A board-to-board connection information storing step for storing information on the components and component terminals connected to each other;
A connection information dividing step of dividing the combined connection information into individual circuit connection information;
An arrangement process step for performing an arrangement process of a printed circuit board based on the combined connection information and the divided circuit connection information;
A wiring processing step for performing wiring processing of the printed circuit board based on the combined connection information and the divided circuit connection information;
A printed circuit board design method comprising:
JP2005069233A 2005-03-11 2005-03-11 Printed circuit board design apparatus and printed circuit board design method Expired - Fee Related JP4437759B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005069233A JP4437759B2 (en) 2005-03-11 2005-03-11 Printed circuit board design apparatus and printed circuit board design method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005069233A JP4437759B2 (en) 2005-03-11 2005-03-11 Printed circuit board design apparatus and printed circuit board design method

Publications (2)

Publication Number Publication Date
JP2006252285A true JP2006252285A (en) 2006-09-21
JP4437759B2 JP4437759B2 (en) 2010-03-24

Family

ID=37092707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005069233A Expired - Fee Related JP4437759B2 (en) 2005-03-11 2005-03-11 Printed circuit board design apparatus and printed circuit board design method

Country Status (1)

Country Link
JP (1) JP4437759B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008047650A1 (en) * 2006-10-11 2010-02-25 株式会社図研 Processing method, processing apparatus, program, and computer-readable storage medium
US8312411B2 (en) 2009-03-31 2012-11-13 Nec Corporation Wiring verification system, wiring verification method, and wiring verification program product
JP2015088009A (en) * 2013-10-31 2015-05-07 株式会社図研 Parallel edition system, parallel edition method, program, and memory medium

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008047650A1 (en) * 2006-10-11 2010-02-25 株式会社図研 Processing method, processing apparatus, program, and computer-readable storage medium
JP5086269B2 (en) * 2006-10-11 2012-11-28 株式会社図研 Processing apparatus, processing method, and program
US8762927B2 (en) 2006-10-11 2014-06-24 Zuken Inc. Processing method of electric information in CAD system, processing device of electric information in CAD system, program and computer-readable storage medium
US8312411B2 (en) 2009-03-31 2012-11-13 Nec Corporation Wiring verification system, wiring verification method, and wiring verification program product
JP2015088009A (en) * 2013-10-31 2015-05-07 株式会社図研 Parallel edition system, parallel edition method, program, and memory medium

Also Published As

Publication number Publication date
JP4437759B2 (en) 2010-03-24

Similar Documents

Publication Publication Date Title
JP2008217365A (en) Layout design supporting device for integrated circuit, method, program, and data structure
JP4437759B2 (en) Printed circuit board design apparatus and printed circuit board design method
JPH0743742B2 (en) Automatic wiring method
JP2010257459A (en) System and method for simulating printed circuit board design specification
JP2005149445A (en) Method for designing terminal block layout in electronic device
JP3647686B2 (en) Semiconductor integrated circuit design method and semiconductor integrated circuit manufacturing method
JP4966838B2 (en) Clock wiring processing apparatus, clock wiring processing method, and program
JPH09309034A (en) Data conversion/management system and cad system
JP3814616B2 (en) Wiring design equipment
JP2580982B2 (en) LSI power supply wiring layout system
JP5721553B2 (en) Production control method for multi-chip board
JP2012137986A (en) Layout design device for semiconductor integrated circuit, layout design method for semiconductor integrated circuit, and program
JP2006023799A (en) Circuit board design support apparatus
JP2007227814A (en) Method for packaging component
JP2004234309A (en) Printed board evaluation supporting system
JP2006253815A (en) Circuit device system and configuration method
JP3293640B2 (en) Circuit data connection tracking system
JP6111906B2 (en) Topology display program and information processing apparatus
JP2004259293A (en) Wiring design system
JP2006331095A (en) Conception design support method using circuit block
JP2008021851A (en) Layout method of semiconductor integrated circuit
US20120254819A1 (en) Circuit diagram creation support method and apparatus
JP2000181948A (en) Hierarchical drawing design device
JPH07141413A (en) Wiring method for wiring pattern
JPH02207377A (en) Arrangement design supporting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees