JP2006245591A

JP2006245591A - ３ｄＢカプラ

Info

Publication number: JP2006245591A
Application number: JP2006059327A
Authority: JP
Inventors: Erich Pivit; ピヴィートエーリッヒ; Michael Gluck; グリュックミヒャエル
Original assignee: Huettinger Elektronik GmbH and Co KG
Current assignee: Trumpf Huettinger GmbH and Co KG
Priority date: 2005-03-05
Filing date: 2006-03-06
Publication date: 2006-09-14
Also published as: US7477114B2; EP1699107B1; US20060197629A1; EP1699107A1

Abstract

【課題】トランスの１次側と２次側との良好な容量結合および誘導結合を、小さいサイズで実現できる３ｄＢカプラを提供する。
【解決手段】トランスの一次側である第１の導体およびトランスの二次側である第２の導体が、相互に隔離され、容量的および誘導的に相互に結合されており、それぞれｎ＞１の巻数を有する３ｄＢカプラとし、所定の特性インピーダンスおよび所定の基本周波数に対して、結合容量のキャパシタンスと誘導結合を形成するインダクタンスを共に所定値に調整する。
【選択図】図４

Description

本発明は、次の形式の３ｄＢカプラに関する。すなわち、少なくとも１つの第１の電気的導体および第２の電気的導体を有し、両電気的導体は相互に離隔されており、容量的および誘導的に相互に結合されており、第１の導体はトランスの１次側であり、第２の電気的導体はトランスの２次側である形式の３ｄＢカプラに関する。

レーザ励起プロセスまたはプラズマプロセスの領域では、１３．５６ＭＨｚおよび２７．１２ＭＨｚの通常の産業用の周波数と１ｋＷ〜５０ｋＷの出力電力とを有する高周波増幅器が公知である。より大きな出力およびより高い周波数の高周波増幅器を使用する努力が払われているが、このことを実現するのは、種々の理由から実に困難である。

その理由の１つは、レーザ励起プロセスまたはプラズマプロセスの負荷インピーダンスが非線形性であることと、変化がダイナミックであり、しばしば予測不能であることだ。この負荷インピーダンスのダイナミックな変化によって反射が発生し、これは増幅器における損失に繋がる。その際には、増幅器のリアクタンス素子、整合ネットワークの給電線およびリアクタンス素子に蓄積された高い無効エネルギーが放出され、高い電圧および電流が形成され、増幅器が励振されるか、または回路素子が破壊されてしまう。

このような負荷インピーダンスの変動は、レーザ励起プロセスまたはプラズマプロセスの点弧時に発生するか、またはプラズマプロセス中のアーク時に発生する。さらに、高周波作動によるレーザ励起はパルスによって行われ、高周波励起によるプラズマプロセスのパルス作動もますます行われるようになってきていること、すなわち、高周波増幅器がたとえば１００Ｈｚ〜３００ｋＨｚのパルス周波数でスイッチオンおよびスイッチオフされるか、または２つの電力領域間で切り替えられることも考慮しなければならない。各スイッチング過程で短時間の反射が発生し、この反射の大部分が増幅器で損失エネルギーに、すなわち熱発生に変換される。

このような高周波増幅器の出力段は、小電力（１〜６ｋＷ）ではトランジスタによっても構成され、比較的大きな電力では通常、管が使用される。管は反射に対して比較的頑強であり、損失エネルギーをトランジスタより比較的良好に排出する。しかし、管は比較的高価であり、動作に起因する摩耗にさらされる。さらに、管は比較的大きい。駆動回路および冷却部とともに管高周波増幅器は、約０．８ｍ×１ｍ×２ｍのサイズのスイッチングキャビネットで提供されている。

したがって、より大きな電力の高周波増幅器にトランジスタ出力段を設けるという試行がますます行われるようになっている。トランジスタ化された増幅器を使用することにより、共振モードで動作する切換式の増幅器がますます使用されてきている。その際には、トランジスタの切換により発生する損失エネルギーは非常に僅かである。このようにして、非常に小さい寸法および比較的高い電力を有する増幅器を構成することができる。約０．３ｍ×０．２ｍ×０．２ｍのサイズを有する１３．５６ＭＨｚ３ｋＷの増幅器が実現される。このようなサイズのため、このような増幅器をプラズマ設備またはレーザ励起回路に組み込むのを、より良好に行うことができる。

トランジスタ化された出力段による大きな電力は、同期して動作する複数の高周波増幅器と一緒に接続することによって実現される。この接続は、いわゆる結合器によって行われる。このような結合器には、種々の構成タイプが存在する。

マイクロ波技術または無線送信技術でしばしば使用される結合器は、いわゆる９０°ハイブリッドであり、これは３ｄＢカプラとも称される。３ｄＢカプラは、４ポートである。

３ｄＢカプラを結合器として使用する場合、２つのポートにそれぞれ、同じ出力周波数の高周波電力増幅器が接続される。これらの高周波電力増幅器には、等しい内部抵抗が設けられており、これらの高周波電力増幅器の出力信号は９０°位相シフトされている。第３のポートに、負荷抵抗を有する負荷が接続され、第４のポートに負荷補償抵抗が接続されている。負荷抵抗、負荷補償抵抗および増幅器の内部抵抗は等しい。この９０°ハイブリッドのもっぱらパッシブな素子（線路、容量、トランスまたはインダクタンス）は次のように選定される。すなわち、負荷で両増幅器の出力が一緒にまとめられ、負荷補償抵抗に電力が出力されず、両増幅器が結合されずに相互に影響し合うことがないように選定される。９０°ハイブリッド自体は、理想的には無損失である。すなわち両高周波増幅器の出力は、第３のポートに接続された負荷へ完全に供給される。

マイクロ波技術から公知の３ｄＢカプラは、λ／４の線路長を有する結合線路として構成されている。この結合線路技術を１３ＭＨｚおよび２７ＭＨｚで使用するのは非常に不利である。というのも、λ／４の長さの構成サイズは数ｍになってしまうので、所望のようにジェネレータを縮小することに関しては後退することを意味する。

前記構成に対して択一的に、３ｄＢカプラを離散的な素子から構成することもできる。その際には、３ｄＢカプラは通常、容量結合するための少なくとも１つのキャパシタンスと、誘導的な電磁結合を行うための結合インダクタンスを有するトランスとを有する。

３ｄＢカプラを所望の特性に調節するためには、結合インダクタンスおよび結合容量が以下の条件を満たさなければならない：
Ｌ_ｋ＝Ｚ_０／（２πｆ）
Ｃ_ｋ＝１／（２πｆＺ_０）
ここでは、
Ｌ_ｋ＝結合インダクタンス
Ｃ_ｋ＝結合容量
Ｚ_０＝特性インピーダンス
ｆ＝周波数
１３ＭＨｚかつＺ_０＝５０Ωの場合、結合インダクタンスＬ_ｋは約６００ｎＨとなり、結合容量Ｃ_ｋは約２００ｐＦとなる。

３ｄＢカプラを離散的な素子から構成するためには常に、精密な素子にかかる必要な手間が大きくなってしまい、場合によってはこれらの素子をさらに調整しなければならない。とりわけ比較的大きな（１ｋＷを上回る）電力では、このことは常に、非常に高いコストを必要とする。

相互に所定の間隔で離隔され所定の面積を有する２つの電気的導体によって結合容量を形成するのは、簡単かつ低コストであり、非常に精確に再現可能である。しかし大抵は、このような２つの導体では所要のインダクタンスは実現されない。したがって、この所要のインダクタンスを適切に高めなければならない。このための１つの手段は、インダクタンスをもっぱら、インダクタンスを高める素子によって高めることである。このインダクタンスを高める素子は、たとえばフェライトである。所要のインダクタンスを大きな電力で実現するためには、大きな寸法を有し高コストを伴う、インダクタンスを高める素子が必要である。

本発明の課題は、トランスの１次側と２次側との良好な容量結合および誘導結合を、小さいサイズで実現できる３ｄＢカプラを提供することである。

前記課題は本発明では、冒頭に記載した形式の次のような３ｄＢカプラによって解決される。すなわち、第１の導体および第２の導体がそれぞれ、ｎ＞１の巻数を有する３ｄＢカプラによって解決される。

このように単純な構成によって、インダクタンスを簡単に高めることができる。インダクタンスは巻数の２乗に比例して高くなるので、巻数が２倍になると、インダクタンスは係数４だけ高くなり、インダクタンスを高める素子の大きさは、巻数が２倍になると係数４だけ縮小される。したがってこの大きさは、１つより多い巻数を使用することによって減少される。巻数が十分に大きければ、理想的には、インダクタンスを高める別の手段を省略することができる。

しかも巻数を増加することにより、インダクタンスを生成する導体の長さも低減される。このことによって有利には、より対称的な位相分配も実現される。理想的には、入力ポートにおける入力信号と第１の出力ポートの第１の出力信号との間の位相シフトは＋４５°でなければならず、該入力信号と第２の出力ポートの第２の出力信号との間の位相シフトは−４５°でなければならない。しかし、１巻きだけでしばしば、一方の出力ポートにおける位相シフトは入力ポートに対してたとえば＋４０°となり、他方の出力ポートにおける位相シフトは−５０°になる。導体長が短くなると、理想的な位相分配からの偏差が小さくなる。

本発明による３ｄＢカプラは有利には、１〜８０ＭＨｚの領域にある周波数で、かつ１ｋＷを上回る電力でＨＦ線路を結合するために使用される。この周波数領域はとりわけ、約１ＭＨｚ；約２ＭＨｚ；１３．５６ＭＨｚまたは約６０ＭＨｚである。このような領域で３ｄＢカプラを使用することは、従来は知られていなかった。

１００ＭＨｚを下回る周波数に対する３ｄＢカプラの寸法は、格段に減少される。この寸法はλ／４より小さく、とりわけλ／８より小さい。有利にはλ／１０よりも小さくなる。このような大きさの場合、高周波技術の線路理論の影響は意味を持たなくなる。ここで、本発明による３ｄＢカプラは、比較的高い周波数に関する従来技術から公知のような結合線路ではないこと、すなわち、該３ｄＢカプラの特性を決定するのは（もっぱら）線路長ではないことを再度明言しておく。むしろ電気的導体間の結合は、所定の基本周波数ｆおよび所定の特性インピーダンスＺ_０で、該電気的導体間で固定的に設定および調節された容量による容量結合に相応する。この容量は、導体の面積および間隔によって調節できる。さらにこの結合は、所定の基本周波数ｆおよび所定の特性インピーダンスＺ_０で、固定的に設定および調節されたトランスのインダクタンスによる誘導結合に相応する。このインダクタンスは、たとえば導体の長さに依存し、とりわけ導体セグメントの長さに依存する。本発明の１つの構成では、結合領域で導体のインダクタンスを高めるために、インダクタンスを高める少なくとも１つの素子が設けられる。インダクタンスおよびキャパシタンスの値は、上記の式から周波数および特性インピーダンスに依存して計算される。

インダクタンスを高める素子はここでは、任意の形態を有することができる。有利には、インダクタンスを高める素子は導体を結合領域で、少なくとも部分的に包囲する。インダクタンスを高める素子を、たとえば導体に対して並列に設けることができる。このような構成により、特に簡単かつ効率的な結合を実現することができる。インダクタンスを高める素子は有利には、導体を結合領域で環状に包囲する。ここで環状という表現は、結合領域において導体セグメントが、十分に閉鎖的なジオメトリで包囲されることを意味し、このジオメトリは、円形、楕円形、矩形または別の形状とすることができる。環状のジオメトリの利点は、漏れ磁界が低減されることである。環状形状が矩形である場合、インダクタンスを高める素子で発生する熱を冷却体へ、とりわけプレーナ形の冷却プレートへ特に良好に排出することができる。一般的に、インダクタンスを高める素子は冷却体を有するか、または冷却体と熱交換接続されているか、または素子自体が冷却体として構成される。

インダクタンスを高める素子の矩形形状は、複数の部分を組み合わせて形成することができ、たとえば４つの平行６面体を組み合せるか、または２つのＵ形部分を組み合わせるか、またはＵ形部分と平行６面体とを組み合わせて形成される。複数の部分を組み合わせて形成される形状の場合、製造が簡略化され、さらにインダクタンスを調節するために、各部分間に調節可能なギャップを設けることもできる。

有利には、インダクタンスを高める該少なくとも１つの素子は、フェライト材料から構成される。とりわけ、導体を少なくとも部分的に、有利には結合領域で包囲する１つまたは複数のフェライトリングが設けられる。

結合すべき線路に応じて、比較的低い磁気損失または高い磁気損失を有するフェライトリングを使用することができる。比較的低い電力では、比較的高い磁気損失を有するフェライトリングを使用することができ、それに対して高い電力では、ごく低い磁気損失を有するフェライト材料を使用しなければならない。サイズが等しい場合、低い磁気損失を有するフェライトボディは通常、比較的低いＡ_Ｌ値を有するので、等しいインダクタンスを達成するためには相応に、より大きな量のフェライトボディを使用しなければならない。

したがって、比較的小さい電力の場合、たとえば２００ｎＨの大きなＡ_Ｌ値を有するフェライトリングを使用して、たとえば６００ｎＨの所要のインダクタンスを達成するために必要なフェライトリングを僅かにできるのに対し、相応に高い電流が導体を流れる高い電力（たとえば５ｋＷ）では、比較的小さいＡ_Ｌ値を有するフェライトリングを使用しなければならない。というのも、そうしなければフェライトコアにおいて、相応に高い強磁性の損失が発生するからである。公知のように、フェライトコアにおける磁気損失またはジャイロ磁気損失は、特定の周波数で材料に依存して、磁気共振周波数まで上昇する。この強磁性の共振周波数が過度に低く、動作周波数に過度に近い場合、損失によってフェライトが加熱される。

それゆえ高い電力の場合には、有利には比較的低いＡ_Ｌ値を有するフェライトリングが使用され、そのためには相応に比較的多数が使用される。したがって１０ｋＷ以下の電力および１３．５６ＭＨｚの動作周波数の場合、９０°ハイブリッドを５ｃｍ×１０ｃｍ以下のベース面積で実現することができる。ここでは高さは、いずれの場合にも５ｃｍを下回るか、またはほぼ５ｃｍに等しい。しかし、巻数が高くなるほど、必要とされるインダクタンスを高める素子は少なくなる。このことは、とりわけ面積を削減して低コストで構成するために望ましい。というのも、インダクタンスを高める素子によってインダクタンスの再現性が困難になるからである。

特に有利な実施形態では、第１の導体および第２の導体の巻数は、それぞれｎ＝２である。この巻数は、とりわけインダクタンスを高める素子を同時に使用する場合には、良好な妥協線となる。３ｄＢカプラにかかる構造上の手間は許容範囲内であり、インダクタンスおよびキャパシタンスは良好に再現することができ、オーム損失は低く抑えられる。漏れ磁界は大きな影響を及ぼさない。フェライトがインダクタンスを高める素子として使用される場合、フェライトの数または寸法を、ｎ＝１の巻数の場合に必要とされる数または寸法の２５％にまで低減することができる。このことによって、高価なフェライトを削減することができる。さらに、使用されるフェライトが減少すると、再現性は良好になる。というのも、フェライトを製造する際の１０〜２０％の公差の有意性が低くなるからである。

３ｄＢカプラの誘導トランスを製造するためには、密接な誘導結合が必要である。すなわち、１次側線路および２次側線路の少なくとも一部を相互に、可能な限り近接して設けなければならない。とりわけ、１次側および２次側の導体セグメントは相互にオーバラップするか、または相互にかみ合わされている。さらに有利には、導体ないしは導体のセグメントは、有利には少なくとも部分的に、有利には結合領域で、相互に平行に延在する。

再現可能なキャパシタンスを実現するためには、少なくとも１つのスペーサ、とりわけアイソレータが設けられる。これによって、少なくとも１つの第１の導体および少なくとも１つの第２の導体のセグメントは、所定の間隔をおいて保持される。特に有利なのは、導体が少なくとも部分的に、有利には結合領域において、平行な面に延在する構成である。

有利な構成によれば、隣接する導体セグメント間に扁平なスペーサないしはアイソレータが設けられる。アイソレータは有利には、２〜２．６の領域にある誘電率ε_ｒおよび約０．５ｍｍ〜３ｍｍの厚さを有する絶縁材料から形成される。前記誘電率ε_ｒは、有利には約２．３３である。アイソレータは結合領域全体に延在する。

高品質および高い耐絶縁性のため、絶縁材料として有利にはポリテトラフルオロエチレン（ＰＴＦＥ）が使用される。これは、「テフロン」という商品名で知られている。有利なのは、絶縁材料の損失係数ｔａｎδが低いことである。ｔａｎδは０．００５より低くなければならない。このことによって、絶縁材料における損失が低く抑えられる。特に適しているものとして、ROGERS Corp. によって最初の試作で、ＲＴ／ｄｕｏｒｉｔ５８７０が製造されている。これは、０．０００５〜０．００１２のｔａｎδおよび２．３のε_ｒを有する。

導体が少なくとも結合領域で、平坦な導体路として構成される場合、空間削減が可能であると同時に容易に再現可能なキャパシタンスを実現できる構成が得られる。

ここで特に有利なのは、前記少なくとも１つのスペーサが扁平に形成されており、第１の導体セグメントが該スペーサの一方の側に取り付けられ、第２の導体セグメントが該スペーサの対向する側に取り付けられている場合である。ここではとりわけ、該スペーサに第１の導体の導体セグメントおよび第２の導体の導体セグメントがプリントされているか、または被覆されているか、またはラミネートされている。スペーサはここでは、導体ないしは導体路に対する担持材料として使用され、プリント基板として構成される。

このような構成のうち複数を、相互に積層することができる。すでに述べたように、導体間ないしは導体路間に、所定の一定の間隔が保証される。とりわけこうすることにより、結合領域において第１の導体および第２の導体のセグメントが、導体スタック内に配置され、隣接する導体セグメントは、とりわけアイソレータによって相互に離隔される。

有利な実施形態では、複数のスペーサ、とりわけ複数のプリント基板が積層される。有利には、このスペーサの両側に導体セグメントが設けられており、隣接するスペーサの対向する両側の導体セグメントは、実質的に合同である。担持層として誘電体を有する導体路は、ボード設計およびプリント基板製造によって簡単に実現することができる。

本発明の有利な構成では、凹部を有する第１のプリント基板が設けられている。この凹部は、該プリント基板の上面および下面で、それぞれ導体路によって包囲されている。実質的にＴ字形の少なくとも２つのプリント基板が設けられ、これらのプリント基板は上面および下面でそれぞれ導体路を有し、導体路は別個の２つの巻線に接続されている。前記凹部はたとえば環状のフェライトを収容し、Ｔ字部材はフェライトの貫通口に嵌入される。

動作周波数は１３．５６ＭＨｚの産業用周波数に制限されることはなく、１〜１００ＭＨｚの領域から選択できる。しかしこのような構成の大きな利点は、本原理をさらに格段に低い周波数にも適用できることである。導体路セグメントは結合線路として作用するのではなく、結合容量および結合インダクタンスとして作用するからである。導体路ないしは導体路セグメントが結合線路として動作する場合、少なくともλ／４の線路長を使用しなければならない。しかしこのような線路長は、周波数が低くなるほど長くなる。このことは結合線路の場合、サイズがますます大きくなることを意味する。しかし本発明によるコンセプトによれば、構成を周波数の低減によって長くしなくてもよく、キャパシタンス値およびインダクタンス値を、たとえば巻数の調整によって整合するだけでよい。

本発明の有利な実施例が図面に概略的に示されており、以下に図面の図と関連して詳述されている。

図１ａ，１ｂは、第１のプリント基板１の上面１ａないしは下面１ｂを示している。図２ａ，２ｂは、第２のプリント基板２の上面２ａないしは下面２ｂを示している。図３ａ，３ｂは、第３のプリント基板３の上面３ａないしは下面３ｂを示している。プリント基板１，２，３によって、図４に示されているような本発明による３ｄＢカプラ１００が構成される。

プリント基板１の端子１１，１６，２１，２６が、３ｄＢカプラの入力端ないしは出力端（ポート）である。プリント基板１および２が相互に重ねられる場合、端子１２および１２ａは合同であり、組み合わされて３ｄＢカプラが構成される際には相互に導電接続されている。同様のことが、端子１３，１３ａ；１４，１４ａ；１５，１５ａ；２２，２２ａ；２３，２３ａ；２４，２４ａおよび２５，２５ａにも当てはまる。３ｄＢカプラはトランスを有し、１次側（垂直に平行線が引かれた面）のインダクタンスは２つの巻線を有する。これらの巻線は、フェライトとして形成されたインダクタンスを高める素子４を通って延在する。２つの巻線の経過を、図１ａ〜３ｂに示された参照記号および矢印に基づいて説明する。第１のインダクタンスは１１から１２へ延在し、さらに１２ａ、次に１３、１３ａ、１４、１４ａ、１５、１５ａへ延在し、最後に端子１６に到達する。

２次側のインダクタンス（斜線の面）もまた、２つの巻線を、インダクタンスを高める素子４を通って延在する。すなわち、端子２１から２２へ延在し、さらに２２ａ、次に２３、２３ａ、２４、２４ａ、２５、２５ａへ延在し、最後に端子２６に到達する。

３ｄＢカプラ１００（図４）が構成される際には、プリント基板２がプリント基板１の上部に設けられ、プリント基板３がプリント基板２の上部に設けられる。キャパシタンスは基本的に、各プリント基板１，２，３の上面１ａ，２ａ，３ａの導電性の面と下面１ｂ，２ｂ，３ｂの導電性の面との間にのみ形成される。プリント基板１の上面１ａおよびプリント基板２の下面２ｂは同一のインダクタンスの導体路２７ａ，２８ｂを有し、プリント基板２の上面２ａおよびプリント基板３の下面３ｂは別のインダクタンスの導体路２８ａ，２９ｂを有する。インダクタンスに電圧が形成されるので、プリント基板１，２，３を相互に離隔し、とりわけスペーサによって相互に絶縁して離隔しなければならない。該スペーサは、たとえば絶縁プレートまたはシートである。３つのプリント基板１，２，３から成る構成全体を、多層（この場合には６層）のマルチレイヤボードに統合することもできる。こうすることにより、より精密でコスト上より最適な製造が可能になる。その際には、インダクタンスを高める素子４は、２つの半割シェルの形態で嵌め込まなければならない。

１０ｃｍの長さおよび５ｃｍの幅（プリント基板１）および４ｃｍの高さの寸法（フェライトリングとして形成される、インダクタンスを高める素子４によって決定される）で、１３．５６ＭＨｚで２．５ｋＷの２つのＨＦ線路を５ｋＷにまとめるための３ｄＢカプラが実現される。

キャパシタンスを調整または上昇しなければならない場合、離散的なコンデンサを並列接続するか、または、たとえばプリント基板１の両面の面積を拡大することができる。

図４に、３ｄＢカプラ１００のためのプリント基板１，２，３の配置が示されている。ここでは、端子１６，２６が示されている。プリント基板１上方にプリント基板２，３が配置されており、Ｔ字形のプリント基板２，３は、フェライトとして形成された、インダクタンスを高める素子４のフリースペース４ａに挿入されている。このことは結合領域１０１が、インダクタンスを高める素子４によって包囲されていることを意味する。プリント基板１，２，３は上面１ａ，２ａ，３ａおよび下面１ｂ，２ｂ，３ｂに、導体路２７ａ，２７ｂ，２８ａ，２８ｂ，２９ａ，２９ｂを有する。プリント基板１，２，３の異なる面上の導体路２７ａ，２７ｂ，２８ａ，２８ｂ，２９ａ，２９ｂは、プリント基板１，２，３の担持材料によって離隔されている。この担持材料はアイソレータであり、スペーサとして使用される。隣接するプリント基板１，２，３の相互に対向する導体路セグメントは、スペーサによって離隔されている。インダクタンスを高める素子４は冷却体１０３上に設けられており、この冷却体１０３も担持プレート１０４上に設けられている。冷却体１０３とインダクタンスを高める素子４との間には、熱伝導を良好にする層１０５が配置されている。

インダクタンスを高める素子を有さない実施形態が図５に示されている。導体路として形成された導体１１０，１１１は、スパイラルとして形成されている。導電性の材料から成るスパイラルはプリント基板の両面に取り付けられ、たとえばラミネート積層される。その際には十分に合同であるように、導体１１０はプリント基板の上面に取り付けられ、導体１１は該プリント基板の下面に取り付けられる。導体１１０，１１１は、３ｄＢカプラのトランスの１次側のインダクタンスおよび２次側のインダクタンスである。これらはそれぞれ、巻数ｎ＝４を有する。

端子１１２〜１１５をスルーコンタクトとしたい場合には、これらをずらして形成しなければならない。このことは図５に示されている。また、端子１１２〜１１５をそれぞれ上面および下面に形成し、３ｄＢカプラをたとえば２つの増幅器間に配置することも考えられる。

ここでも、たとえばフェライトである、インダクタンスを高める素子を設けることができる。これはたとえば、ディスク、ピンまたはシェルコアである。場合によってはスパイラルの中心に凹部を設けなければならない。この凹部は、たとえばフェライトに対する穿孔である。

３ｄＢカプラの一部である、第１のプリント基板の上面である。図１ａのプリント基板の下面である。第１のプリント基板上方に配置される第２のプリント基板の上面である。第２のプリント基板の下面である。第２のプリント基板上方に配置される第３のプリント基板の上面である。第３のプリント基板の下面である。３ｄＢカプラの第１の実施形態の前面図である。３ｄＢカプラの別の実施形態である。

符号の説明

１，２，３プリント基板
４インダクタンスを高める素子
１１，１６，２１，２６３ｄＢカプラのポート
１２，１２ａ；１３，１３ａ；１４，１４ａ；１５，１５ａ；２２，２２ａ；２３，２３ａ；２４，２４ａ；２５，２５ａ；２６端子
２７ａ，２７ｂ，２８ａ，２８ｂ，２９ａ，２９ｂインダクタンスの導体路
１００本発明による３ｄＢカプラ
１０１結合領域
１０２冷却体
１０４担持プレート
１１０，１１１導体路
１１２，１１３，１１４，１１５端子

Claims

３ｄＢカプラ（１００）であって、
少なくとも１つの第１の電気的導体（１１０）と第２の電気的導体（１１１）とを有し、
該電気的導体は相互に離隔され、容量的および誘導的に相互に結合されており、
第１の電気的導体（１１０）はトランスの１次側であり、
第２の電気的導体（１１１）は該トランスの２次側である形式のものにおいて、
第１の電気的導体（１１０）および第２の電気的導体（１１１）はそれぞれ、ｎ＞１の巻数を有することを特徴とする３ｄＢカプラ。
容量結合のキャパシタンスは、所定の特性インピーダンスおよび所定の基本周波数に対して所定のキャパシタンス値に調節されており、
誘導結合を形成するトランスのインダクタンスは、所定の特性インピーダンスおよび所定の基本周波数に対して所定のインダクタンス値に調節されている、請求項１記載の３ｄＢカプラ。
第１の電気的導体および第２の電気的導体はそれぞれ、ｎ＝２の巻数を有する、請求項１または２記載の３ｄＢカプラ。
結合領域（１０１）に、該電気的導体のインダクタンスを高めるために、インダクタンスを高める少なくとも１つの素子（４）が設けられている、請求項１から３までのいずれか１項記載の３ｄＢカプラ。
インダクタンスを高める前記少なくとも１つの素子（４）は、該結合領域（１０１）において該電気的導体（１１０，１１１）を、少なくとも部分的に包囲する、請求項４記載の３ｄＢカプラ。
インダクタンスを高める前記少なくとも１つの素子（４）は、環状に形成されている、請求項４または５記載の３ｄＢカプラ。
インダクタンスを高める前記少なくとも１つの素子（４）は、少なくとも１つの調整可能なギャップを有する、請求項４から６までのいずれか１項記載音３ｄＢカプラ。
インダクタンスを高める前記少なくとも１つの素子（４）は、フェライト材料から形成されている、請求項４から７までのいずれか１項記載の３ｄＢカプラ。
該少なくとも１つの第１の電気的導体（１１０）および／または第２の電気的導体（１１１）の長さは＜λ／４であるか、または＜λ／８であるか、または＜λ／１０である、請求項１から８までのいずれか１項記載の３ｄＢカプラ。
該電気的導体（１１０，１１１）は、少なくとも部分的に、該結合領域（１０１）において、相互に平行に延在する、請求項１から９までのいずれか１項記載の３ｄＢカプラ。
該電気的導体（１１０，１１１）は、少なくとも部分的に、該結合領域（１０１）において、平行な面に延在する、請求項１から１０までのいずれか１項記載の３ｄＢカプラ。
少なくとも１つのスペーサが設けられており、
前記少なくとも１つのスペーサは、該少なくとも１つの第１の電気的導体および第２の電気的導体のセグメントを、所定の間隔をおいて保持する、請求項１から１１までのいずれか１項記載の３ｄＢカプラ。
前記スペーサは電気的なアイソレータとして形成されており、該結合領域（１０１）全体に延在する、請求項１から１２までのいずれか１項記載の３ｄＢカプラ。
該電気的導体は、少なくとも該結合領域において、平坦な導体路（２７ａ，２７ｂ，２８ａ，２８ｂ，２９ａ，２９ｂ）として形成されている、請求項１から１３までのいずれか１項記載の３ｄＢカプラ。
前記少なくとも１つのスペーサは扁平に形成されており、
該第１の電気的導体の導体セグメントが、該少なくとも１つのスペーサの一方の面に取り付けられ、該第２の電気的導体の導体セグメントが、該少なくとも１つのスペーサの対向する面に取り付けられており、
たとえば、該スペーサに該第１の電気的導体および第２の電気的導体の導体セグメントが、プリント、被覆またはラミネートされている、請求項１から１４までのいずれか１項記載の３ｄＢカプラ。
該結合領域において該第１の電気的導体および第２の電気的導体の導体セグメントは導体スタック内に配置されており、
隣接する導体セグメントは、アイソレータによって相互に離隔されている、請求項１から１５までのいずれか１項記載の３ｄＢカプラ。
複数のスペーサが積層されており、
有利には、該スペーサの両面に導体セグメントが設けられており、
該スペーサは、たとえばプリント基板（１，２，３）であり、
隣接するスペーサの対向する面の導体セグメントは、実質的に合同である、請求項１から１６までのいずれか１項記載の３ｄＢカプラ。
インダクタンスを高める該素子（４）は、冷却体（１０３）を有するか、または冷却体（１０３）に熱交換接続されているか、または該素子（４）自体が冷却体（１０３）として形成されている、請求項４から１７までのいずれか１項記載の３ｄＢカプラ。
凹部を有する第１のプリント基板（１）が設けられており、
前記凹部は該プリント基板（１）の上面（１ａ）および下面（１ｂ）で、それぞれ導体路（２７ａ，２７ｂ）によって包囲されており、
実質的にＴ字形の少なくとも２つのプリント基板（２，３）が設けられており、
前記プリント基板（２，３）の上面および下面（２ａ，３ａ，２ｂ，３ｂ）は、それぞれ導体路（２８ａ，２８ｂ，２９ａ，２９ｂ）を有し、
前記導体路（２７ａ，２７ｂ，２８ａ，２８ｂ，２９ａ，２９ｂ）は、２つの別個の巻線に接続されている、請求項１から１８までのいずれか１項記載の３ｄＢカプラ。
請求項１から１９までのいずれか１項記載の３ｄＢカプラを、１〜８０ＭＨｚの領域にある周波数かつ１ｋＷを上回る電力でＨＦ出力を結合するために使用し、
前記周波数はとりわけ、１ＭＨｚ；２ＭＨｚ；１３．５６ＭＨｚ；２７．１２ＭＨｚまたは６０ＭＨｚであることを特徴とする、３ｄＢカプラの使用方法。