JP2006245500A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2006245500A
JP2006245500A JP2005062748A JP2005062748A JP2006245500A JP 2006245500 A JP2006245500 A JP 2006245500A JP 2005062748 A JP2005062748 A JP 2005062748A JP 2005062748 A JP2005062748 A JP 2005062748A JP 2006245500 A JP2006245500 A JP 2006245500A
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
module
power amplifier
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005062748A
Other languages
Japanese (ja)
Inventor
Naoki Kuroda
直樹 黒田
Masashi Yamaura
正志 山浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005062748A priority Critical patent/JP2006245500A/en
Publication of JP2006245500A publication Critical patent/JP2006245500A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To speed up the development time for a semiconductor device. <P>SOLUTION: A power amplifier module 7 is formed by integrating a semiconductor chip 1 and a chip component 2 on a first multilayer-printed wiring board 4, while an antenna switching module 8 is formed by integrating a diode 13 and a chip component 2 on a second multilayer-printed wiring board 5. After electrical characteristic tests of the power amplifier module 7 and the antenna switching module 8 have been completed separately, the power amplifier module 7 and the antenna switching module 8 are combined at respective stage differences 4e and 5e. In such a way, the power amplifier module 7 and the antenna switching module 8 are combined after the characterization is achieved through the test and evaluation of each module as a single and independent one. This facilitates to determine the characteristics upon completion of one modularization. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、半導体製造技術に関し、特に、高周波モジュールに適用して有効な技術に関する。   The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to a high-frequency module.

高周波用電力増幅器は、ガラスを主成分とする多層基板と、基板内に形成されたストリップ線路と、基板上に実装された接続導体を介してストリップ線路に電気的に接続された電力用トランジスタならびにチップ部品と、基板の側面に設けられた凹部に形成されストリップ線路に電気的に接続された端子電極と、電力用トランジスタ下部に形成された放熱用ビアホールとを具備している（例えば、特許文献１参照）。
特開平９−２８３７００号公報（図１） A high-frequency power amplifier includes a multilayer substrate mainly composed of glass, a strip line formed in the substrate, a power transistor electrically connected to the strip line via a connection conductor mounted on the substrate, and It includes a chip component, a terminal electrode formed in a recess provided on the side surface of the substrate and electrically connected to the strip line, and a heat dissipation via hole formed in the lower portion of the power transistor (for example, Patent Documents) 1).
JP-A-9-283700 (FIG. 1)

携帯用通信機器などに組み込まれる高周波用のモジュール（半導体装置）の一例として、ＲＦモジュールと呼ばれる半導体パッケージが知られている。近年、ＲＦモジュールでは、モジュールの複合化の要求が高まっている。例えば、パワーアンプモジュールとアンテナスイッチモジュールの複合モジュールなどであり、このような複合モジュールでは、同一基板上にそれぞれのモジュールが形成されて１モジュール化された構造となっている。   As an example of a high-frequency module (semiconductor device) incorporated in a portable communication device or the like, a semiconductor package called an RF module is known. In recent years, in the RF module, there has been an increasing demand for module combination. For example, it is a composite module of a power amplifier module and an antenna switch module. In such a composite module, each module is formed on the same substrate to form a single module.

したがって、複合モジュールとしての電気的特性は１モジュール化された構造にて出さなければならず、１モジュール化後の電気的特性検査で不具合が発生した際に、同一基板上での２種類のモジュールに対しての不具合箇所の特定などは非常に困難であり、その結果、特性評価に時間がかかって開発期間が長くなるという問題が起こる。   Therefore, the electrical characteristics as a composite module must be produced in a single-module structure, and two types of modules on the same substrate when a malfunction occurs in the electrical characteristics inspection after the single-module construction. However, it is very difficult to identify a defective part, and as a result, it takes time to evaluate the characteristics, resulting in a long development period.

さらに、個々のモジュールでは配線の層数が異なったそれぞれの基板にて各モジュールを形成しているが、複合モジュールでは同一基板上に２種類のモジュールを形成するため、必然的に層数の多い方に合わせた多層配線基板を用いることになる。   In addition, each module is formed on each substrate with a different number of wiring layers in each module. However, in a composite module, two types of modules are formed on the same substrate, which inevitably has a large number of layers. A multilayer wiring board suitable for each direction is used.

これにより、層数の異なった２種類の多層配線基板を用いてそれぞれのモジュールを形成する場合に比較してコストが高くなるという問題が発生する。   As a result, there arises a problem that the cost increases compared to the case where each module is formed using two types of multilayer wiring boards having different numbers of layers.

本発明の目的は、開発期間の短縮化を図ることができる技術を提供することにある。   An object of the present invention is to provide a technique capable of shortening the development period.

また、本発明の他の目的は、コストの低減化を図ることができる技術を提供することにある。   Another object of the present invention is to provide a technique capable of reducing the cost.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.

すなわち、本発明は、半導体チップが搭載された第１多層配線基板と、前記第１多層配線基板の係合部に設けられた第１接続用端子とを有する第１構造体と、電子部品が搭載された第２多層配線基板と、前記第１接続用端子と電気的に接続されかつ前記第２多層配線基板の係合部に設けられた第２接続用端子とを有する第２構造体と、前記第１および第２多層配線基板に設けられた複数の外部端子とを有し、前記第１多層配線基板と前記第２多層配線基板とがそれぞれの前記係合部で接続し、前記第１多層配線基板の層数と前記第２多層配線基板の層数とが異なっているものである。   That is, according to the present invention, there is provided a first structure having a first multilayer wiring board on which a semiconductor chip is mounted, a first connection terminal provided at an engaging portion of the first multilayer wiring board, and an electronic component. A second structure having a second multilayer wiring board mounted thereon and a second connection terminal electrically connected to the first connection terminal and provided at an engaging portion of the second multilayer wiring board; A plurality of external terminals provided on the first and second multilayer wiring boards, wherein the first multilayer wiring board and the second multilayer wiring board are connected by the respective engaging portions, and The number of layers of one multilayer wiring board is different from the number of layers of the second multilayer wiring board.

また、本発明は、係合部を有する第１多層配線基板に半導体チップを搭載して第１構造体を形成する工程と、係合部を有する第２多層配線基板に電子部品を搭載して第２構造体を形成する工程と、前記第１構造体において前記半導体チップを封止する工程と、前記第２構造体において前記電子部品を封止する工程と、前記第１構造体の特性検査を行う工程と、前記第２構造体の特性検査を行う工程と、それぞれ前記特性検査で良品と判定された前記第１および第２構造体において、前記第１多層配線基板の係合部に設けられた第１接続用端子と前記第２多層配線基板の係合部に設けられた第２接続用端子とを電気的に接続してそれぞれの係合部で前記第１構造体と第２構造体を結合する工程とを有するものである。   The present invention also includes a step of mounting a semiconductor chip on a first multilayer wiring board having an engaging portion to form a first structure, and mounting an electronic component on a second multilayer wiring board having an engaging portion. A step of forming a second structure, a step of sealing the semiconductor chip in the first structure, a step of sealing the electronic component in the second structure, and a characteristic inspection of the first structure And a step of performing a characteristic inspection of the second structure, and a first structure and a second structure determined to be non-defective by the characteristic inspection, respectively, provided in the engaging portion of the first multilayer wiring board. The first connection terminal and the second connection terminal provided at the engagement portion of the second multilayer wiring board are electrically connected to each other, and the first structure and the second structure are respectively connected at the engagement portions. And a step of joining the bodies.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。   Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.

第１多層配線基板に半導体チップを搭載して第１構造体を形成し、さらに第２多層配線基板に電子部品を搭載して第２構造体を形成し、第１構造体の特性検査と第２構造体の特性検査をそれぞれ別々に行った後、第１多層配線基板の係合部に設けられた第１接続用端子と第２多層配線基板の係合部に設けられた第２接続用端子とを電気的に接続してそれぞれの係合部で第１構造体と第２構造体を結合することにより、それぞれ単体の構造体（モジュール）で検査や評価を行って特性の切り分けができてからそれぞれの構造体を結合するため、１モジュール化後の特性出しを容易に行うことができる。その結果、複合モジュールの製品開発の期間の短縮化を図ることができる。   A semiconductor chip is mounted on the first multilayer wiring board to form a first structure, and an electronic component is further mounted on the second multilayer wiring board to form a second structure. After performing the characteristic inspection of the two structures separately, the first connection terminal provided in the engaging portion of the first multilayer wiring board and the second connection provided in the engaging portion of the second multilayer wiring board By electrically connecting the terminals and coupling the first structure and the second structure at the respective engaging portions, it is possible to perform inspection and evaluation with each single structure (module) to separate the characteristics. Then, since the respective structures are coupled together, it is possible to easily obtain the characteristics after one module. As a result, the product development period of the composite module can be shortened.

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。   In the following embodiments, the description of the same or similar parts will not be repeated in principle unless particularly necessary.

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。   Further, in the following embodiment, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments, but they are not irrelevant to each other unless otherwise specified. The other part or all of the modifications, details, supplementary explanations, and the like are related.

また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。   Also, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), particularly when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and it may be more or less than the specific number.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.

（実施の形態）
図１は本発明の実施の形態の半導体装置（高周波複合モジュール）の構造の一例を示す斜視図、図２は図１に示す半導体装置の構造の一例を示す側面図、図３は図１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図４は図１に示すＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図５は図１に示す半導体装置を形成するパワーアンプモジュール（第１構造体）の構造の一例を示す斜視図、図６は図５に示すパワーアンプモジュールの構造の一例を示す側面図、図７は図５に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図８は図５に示すパワーアンプモジュールの構造の一例を示す裏面図、図９は図１に示す半導体装置を形成するアンテナスイッチモジュール（第２構造体）の構造の一例を示す斜視図、図１０は図９に示すアンテナスイッチモジュールの構造の一例を示す側面図、図１１は図９に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図１２は図９に示すアンテナスイッチモジュールの構造の一例を示す平面図、図１３は図９に示すアンテナスイッチモジュールの構造の一例を示す裏面図、図１４は本発明の実施の形態の変形例の半導体装置（高周波複合モジュール）の組み立てにおける樹脂封止前の構造を示す断面図、図１５は図１４に示す変形例の半導体装置（高周波複合モジュール）の組み立てにおける樹脂封止後の構造を示す断面図である。 (Embodiment)
1 is a perspective view showing an example of the structure of a semiconductor device (high frequency composite module) according to an embodiment of the present invention, FIG. 2 is a side view showing an example of the structure of the semiconductor device shown in FIG. 1, and FIG. FIG. 4 is a cross-sectional view showing an example of the structure cut along the line BB shown in FIG. 1, and FIG. 5 is a cross-sectional view showing an example of the structure cut along the line BB shown in FIG. FIG. 6 is a perspective view showing an example of the structure of a power amplifier module (first structure) forming the apparatus, FIG. 6 is a side view showing an example of the structure of the power amplifier module shown in FIG. 5, and FIG. FIG. 8 is a rear view showing an example of the structure of the power amplifier module shown in FIG. 5, and FIG. 9 is an antenna switch module (FIG. 9) forming the semiconductor device shown in FIG. FIG. 10 is a perspective view showing an example of the structure of the (second structure). 9 is a side view showing an example of the structure of the antenna switch module shown in FIG. 9, FIG. 11 is a sectional view showing an example of the structure cut along the line AA shown in FIG. 9, and FIG. FIG. 13 is a back view showing an example of the structure of the antenna switch module shown in FIG. 9, and FIG. 14 is a diagram illustrating the assembly of a semiconductor device (high frequency composite module) according to a modification of the embodiment of the present invention. FIG. 15 is a cross-sectional view showing the structure after resin sealing in the assembly of the semiconductor device (high frequency composite module) of the modification shown in FIG.

図１〜図４に示す本実施の形態の半導体装置は、主に、携帯用通信機器などに組み込まれる高周波の半導体パッケージであり、本実施の形態では前記半導体装置の一例として、パワーアンプモジュールとアンテナスイッチモジュールを結合したＲＦモジュールである高周波複合モジュールを取り上げて説明する。   The semiconductor device of the present embodiment shown in FIGS. 1 to 4 is mainly a high-frequency semiconductor package incorporated in a portable communication device or the like. In the present embodiment, a power amplifier module is used as an example of the semiconductor device. A high-frequency composite module that is an RF module combined with an antenna switch module will be described.

高周波複合モジュール１２の構成について説明すると、図２および図３に示すように、主面４ａ上に複数の半導体チップ１が搭載された第１多層配線基板４とこの基板の係合部である段差部４ｅに設けられた第１接続用端子４ｄとを有する第１構造体である図５に示すパワーアンプモジュール７と、主面５ａ上に複数のチップ部品（電子部品）２が搭載された第２多層配線基板５とこの基板の係合部である段差部５ｅに設けられた第２接続用端子５ｄとを有する第２構造体である図９に示すアンテナスイッチモジュール８と、第１多層配線基板４および第２多層配線基板５のそれぞれの主面４ａ，５ａ上に形成された封止体３と、図８および図１３に示すように第１多層配線基板４および第２多層配線基板５のそれぞれの裏面４ｂ，５ｂに設けられた複数の外部端子１１とからなる。   The configuration of the high-frequency composite module 12 will be described. As shown in FIGS. 2 and 3, the first multilayer wiring board 4 on which the plurality of semiconductor chips 1 are mounted on the main surface 4a and the step which is an engaging portion of the board. The power amplifier module 7 shown in FIG. 5, which is a first structure having a first connection terminal 4d provided in the portion 4e, and a plurality of chip components (electronic components) 2 mounted on the main surface 5a. The antenna switch module 8 shown in FIG. 9 having the second multilayer wiring board 5 and the second connection terminal 5d provided in the step portion 5e which is an engaging portion of the board, and the first multilayer wiring The sealing body 3 formed on the main surfaces 4a and 5a of the substrate 4 and the second multilayer wiring substrate 5, respectively, and the first multilayer wiring substrate 4 and the second multilayer wiring substrate 5 as shown in FIGS. On the back 4b and 5b of each Comprising a plurality of external terminals 11 for was.

さらに、図４に示すように、それぞれの基板の段差部４ｅ，５ｅにおいて第１接続用端子４ｄと第２接続用端子５ｄとが半田材などの導電性接着材１０を介して電気的に接続されている。   Further, as shown in FIG. 4, the first connection terminal 4d and the second connection terminal 5d are electrically connected to each other at the step portions 4e and 5e of the respective substrates through a conductive adhesive material 10 such as a solder material. Has been.

すなわち、本実施の形態の高周波複合モジュール１２は、それぞれ別個に組み立てたパワーアンプモジュール７とアンテナスイッチモジュール８において、それぞれのモジュールの電気的特性検査を行って特性出し・評価を行った後に、それぞれの良品を結合することによって１モジュール化したものである。   In other words, the high-frequency composite module 12 of the present embodiment is the power amplifier module 7 and the antenna switch module 8 that are separately assembled. Are combined into a single module.

したがって、第１多層配線基板４と第２多層配線基板５は、それぞれ端部に厚さが基板の１／２程度に薄く形成された段差部４ｅ，５ｅを有しており、パワーアンプモジュール７の第１多層配線基板４の段差部４ｅの下面４ｃには、図６、図８に示すように、他のモジュールと接続可能な接続専用の複数の第１接続用端子４ｄが設けられており、一方、図１０、図１２に示すように、アンテナスイッチモジュール８の第２多層配線基板５の段差部５ｅの上面５ｃには、第１接続用端子４ｄと同様の配列で他のモジュールと接続可能な接続専用の複数の第２接続用端子５ｄが設けられている。   Therefore, each of the first multilayer wiring board 4 and the second multilayer wiring board 5 has stepped portions 4e and 5e each having a thickness about 1/2 that of the substrate at the end, and the power amplifier module 7 On the lower surface 4c of the step portion 4e of the first multilayer wiring board 4, as shown in FIGS. 6 and 8, a plurality of first connection terminals 4d dedicated for connection that can be connected to other modules are provided. On the other hand, as shown in FIGS. 10 and 12, the upper surface 5c of the step portion 5e of the second multilayer wiring board 5 of the antenna switch module 8 is connected to other modules in the same arrangement as the first connection terminals 4d. A plurality of second connection terminals 5d dedicated for possible connection are provided.

この構造により、パワーアンプモジュール７とアンテナスイッチモジュール８は、第１多層配線基板４と第２多層配線基板５のそれぞれの段差部４ｅ，５ｅにおいて、図４に示すように導電性接着材１０を介して第１接続用端子４ｄと第２接続用端子５ｄとが、電気的かつ機械的に接続されている。   With this structure, the power amplifier module 7 and the antenna switch module 8 are provided with the conductive adhesive 10 at the step portions 4e and 5e of the first multilayer wiring board 4 and the second multilayer wiring board 5 as shown in FIG. The first connection terminal 4d and the second connection terminal 5d are electrically and mechanically connected to each other.

さらに、パワーアンプモジュール７とアンテナスイッチモジュール８を結合した際に形成された両者間の隙間には、図２〜図４に示すようにアンダーフィル樹脂９が埋め込まれている。   Further, an underfill resin 9 is embedded in the gap formed when the power amplifier module 7 and the antenna switch module 8 are joined together as shown in FIGS.

なお、高周波複合モジュール１２の外部端子１１は、ランドであるため、図１〜図４に示す本実施の形態の高周波複合モジュール１２は、ＬＧＡ（Land Grid Array)型の半導体装置である。   Since the external terminal 11 of the high-frequency composite module 12 is a land, the high-frequency composite module 12 of the present embodiment shown in FIGS. 1 to 4 is an LGA (Land Grid Array) type semiconductor device.

また、高周波複合モジュール１２では、それぞれのモジュールが別個に組み立てられ、それぞれの電気的特性検査後に両者を結合した構造であるため、第１多層配線基板４の層数と第２多層配線基板５の層数とを合わせる必要がなく、両基板の層数はそれぞれの必要層数に応じた層数となっている。   In the high-frequency composite module 12, each module is assembled separately, and the two are combined after each electrical characteristic test. Therefore, the number of layers of the first multilayer wiring board 4 and the second multilayer wiring board 5 It is not necessary to match the number of layers, and the number of layers on both substrates is the number of layers according to the required number of layers.

アンテナスイッチモジュール８では、コンデンサ等を内部に配置した方がより良好な電気的特性が得られるため、層数を増やした方が好ましく、本実施の形態の高周波複合モジュール１２では、アンテナスイッチモジュール８の第２多層配線基板５の層数の方が、パワーアンプモジュール７の第１多層配線基板４の層数より多くなっている。ただし、両者の電気的特性が良好に得られるのであれば、第１多層配線基板４と第２多層配線基板５の層数は同じであってもよい。   In the antenna switch module 8, it is preferable to increase the number of layers because better electrical characteristics can be obtained if a capacitor or the like is disposed inside. In the high-frequency composite module 12 of the present embodiment, the antenna switch module 8 The number of layers of the second multilayer wiring board 5 is greater than the number of layers of the first multilayer wiring board 4 of the power amplifier module 7. However, the number of layers of the first multilayer wiring board 4 and the second multilayer wiring board 5 may be the same as long as both electrical characteristics can be obtained satisfactorily.

高周波複合モジュール１２における第１構造体であるパワーアンプモジュール７には、図３および図７に示すように、半導体チップ１、さらにコンデンサ、抵抗およびコイルなどの複数のチップ部品２が第１多層配線基板４の主面４ａの部品用端子４ｆ上に搭載されている。半導体チップ１は、金線などのワイヤ６によって第１多層配線基板４の部品用端子４ｆと電気的に接続されており、また、チップ部品２は、半田１４によって部品用端子４ｆと電気的に接続されている。   As shown in FIGS. 3 and 7, the power amplifier module 7, which is the first structure in the high-frequency composite module 12, includes a semiconductor chip 1 and a plurality of chip components 2 such as capacitors, resistors, and coils. It is mounted on the component terminal 4 f on the main surface 4 a of the substrate 4. The semiconductor chip 1 is electrically connected to the component terminal 4f of the first multilayer wiring board 4 by a wire 6 such as a gold wire, and the chip component 2 is electrically connected to the component terminal 4f by the solder 14. It is connected.

一方、高周波複合モジュール１２における第２構造体であるアンテナスイッチモジュール８には、図３および図１１に示すように、ダイオード１３などの電子部品、さらにコンデンサ、抵抗およびコイルなどの複数のチップ部品２が第２多層配線基板５の主面５ａの部品用端子５ｆ上に半田１４などを介して搭載されている。   On the other hand, the antenna switch module 8 as the second structure in the high-frequency composite module 12 includes an electronic component such as a diode 13 and a plurality of chip components 2 such as a capacitor, a resistor, and a coil as shown in FIGS. Is mounted on the component terminal 5f on the main surface 5a of the second multilayer wiring board 5 via the solder 14 or the like.

なお、第１多層配線基板４および第２多層配線基板５は、例えば、セラミック材やガラス入りエポキシ樹脂材などからなる基板である。   The first multilayer wiring substrate 4 and the second multilayer wiring substrate 5 are substrates made of, for example, a ceramic material or a glass-filled epoxy resin material.

また、第１多層配線基板４および第２多層配線基板５に形成された第１接続用端子４ｄや第２接続用端子５ｄ、さらに外部端子１１や部品用端子４ｆ，５ｆは、例えば、銅合金や銀を含む合金などからなる。   Further, the first connection terminals 4d and the second connection terminals 5d formed on the first multilayer wiring board 4 and the second multilayer wiring board 5, and the external terminals 11 and the component terminals 4f and 5f are made of, for example, a copper alloy. Or an alloy containing silver.

また、封止体３は、例えば、シリコーン樹脂などの低弾性の柔らかな樹脂が好ましく、さらにチョコレートブレーク可能な樹脂が好ましい。   Moreover, the sealing body 3 is preferably a soft resin with low elasticity such as a silicone resin, and more preferably a resin capable of chocolate break.

なお、封止体３は、例えば、印刷による樹脂封止によって形成されたものである。   The sealing body 3 is formed by, for example, resin sealing by printing.

次に、本実施の形態の半導体装置の製造方法について説明する。   Next, a method for manufacturing the semiconductor device of the present embodiment will be described.

まず、図７に示すように端部に段差部４ｅを有し、かつこの段差部４ｅの下面４ｃに複数の第１接続用端子４ｄが設けられた第１多層配線基板４を準備し、その後、この第１多層配線基板４の主面４ａ上に半導体チップ１やチップ部品２を搭載する。   First, as shown in FIG. 7, a first multilayer wiring board 4 having a stepped portion 4e at the end and a plurality of first connection terminals 4d provided on the lower surface 4c of the stepped portion 4e is prepared. The semiconductor chip 1 and the chip component 2 are mounted on the main surface 4a of the first multilayer wiring board 4.

半導体チップ１やチップ部品２は第１多層配線基板４の部品用端子４ｆに半田付けなどで実装する。   The semiconductor chip 1 and the chip component 2 are mounted on the component terminals 4f of the first multilayer wiring board 4 by soldering or the like.

その後、ワイヤボンディングを行って半導体チップ１と部品用端子４ｆとをワイヤ６で電気的に接続する。   Thereafter, wire bonding is performed to electrically connect the semiconductor chip 1 and the component terminal 4 f with the wire 6.

その後、半導体チップ１およびチップ部品２を印刷により樹脂封止して第１多層配線基板４上に封止体３を形成し、これにより、図６に示すようなパワーアンプモジュール（第１構造体）７の組み立てを完了する。   Thereafter, the semiconductor chip 1 and the chip component 2 are resin-sealed by printing to form a sealing body 3 on the first multilayer wiring board 4, whereby a power amplifier module (first structure body as shown in FIG. 6) is formed. ) Complete the assembly of 7.

その後、パワーアンプモジュール７の電気的特性検査を行って良品のパワーアンプモジュール７を取得する。   Thereafter, the electrical characteristics of the power amplifier module 7 are inspected to obtain a non-defective power amplifier module 7.

一方、図１１に示すように、端部に段差部５ｅを有し、かつこの段差部５ｅの上面５ｃに複数の第２接続用端子５ｄが設けられた第２多層配線基板５を準備し、その後、この第２多層配線基板５の主面５ａ上の部品用端子５ｆにダイオード１３やチップ部品２を半田付けなどで実装する。   On the other hand, as shown in FIG. 11, a second multilayer wiring board 5 having a stepped portion 5e at the end and a plurality of second connection terminals 5d provided on the upper surface 5c of the stepped portion 5e is prepared. Thereafter, the diode 13 and the chip component 2 are mounted on the component terminal 5f on the main surface 5a of the second multilayer wiring board 5 by soldering or the like.

その後、半導体チップ１およびチップ部品２を印刷により樹脂封止して第２多層配線基板５上に封止体３を形成し、これにより、図１０に示すようなアンテナスイッチモジュール（第２構造体）８の組み立てを完了する。   Thereafter, the semiconductor chip 1 and the chip component 2 are resin-sealed by printing to form a sealing body 3 on the second multilayer wiring board 5, whereby an antenna switch module (second structure body) as shown in FIG. ) Complete the assembly of 8.

その後、アンテナスイッチモジュール８の電気的特性検査を行って良品のアンテナスイッチモジュール８を取得する。   Thereafter, the electrical characteristics of the antenna switch module 8 are inspected to obtain a good antenna switch module 8.

その後、それぞれ前記電気的特性検査で良品と判定されたパワーアンプモジュール７およびアンテナスイッチモジュール８において、それぞれの段差部４ｅと段差部５ｅを重ね合わせ、かつ第１多層配線基板４の段差部４ｅに設けられた第１接続用端子４ｄと第２多層配線基板５の段差部５ｅに設けられた第２接続用端子５ｄとを、図３および図４に示すように半田材などの導電性接着材１０を介して電気的に接続して、図２に示すようにそれぞれの段差部４ｅ，５ｅでパワーアンプモジュール７とアンテナスイッチモジュール８を結合する。   Thereafter, in each of the power amplifier module 7 and the antenna switch module 8 that are determined to be non-defective products in the electrical characteristic inspection, the step portions 4e and the step portions 5e are overlapped and formed on the step portions 4e of the first multilayer wiring board 4. The first connection terminal 4d provided and the second connection terminal 5d provided on the step portion 5e of the second multilayer wiring board 5 are connected to a conductive adhesive such as a solder material as shown in FIGS. As shown in FIG. 2, the power amplifier module 7 and the antenna switch module 8 are coupled to each other by the step portions 4e and 5e.

また、パワーアンプモジュール７とアンテナスイッチモジュール８を結合した際に形成された両者間の隙間には、図２に示すようにアンダーフィル樹脂９を充填させ、これによって、高周波複合モジュール１２の組み立てを完了する。   Further, the gap formed between the power amplifier module 7 and the antenna switch module 8 is filled with an underfill resin 9 as shown in FIG. 2, thereby assembling the high-frequency composite module 12. Complete.

なお、アンテナスイッチモジュール８では、コンデンサ等を内部に配置した方がより良好な電気的特性が得られるため、層数を増やした方が好ましく、したがって、本実施の形態では、アンテナスイッチモジュール８の第２多層配線基板５の層数の方が、パワーアンプモジュール７の第１多層配線基板４の層数より多くなっている。   In the antenna switch module 8, it is preferable to increase the number of layers because better electrical characteristics can be obtained when a capacitor or the like is disposed inside. Therefore, in the present embodiment, the antenna switch module 8 The number of layers of the second multilayer wiring board 5 is larger than the number of layers of the first multilayer wiring board 4 of the power amplifier module 7.

本実施の形態の半導体装置およびその製造方法によれば、第１多層配線基板４に半導体チップ１やチップ部品２を搭載してパワーアンプモジュール７を形成し、さらに第２多層配線基板５にダイオード１３やチップ部品２を搭載してアンテナスイッチモジュール８を形成し、パワーアンプモジュール７の電気的特性検査とアンテナスイッチモジュール８の電気的特性検査をそれぞれ別々に行い、前記電気的特性検査後に、第１多層配線基板４の段差部４ｅに設けられた第１接続用端子４ｄと、第２多層配線基板５の段差部５ｅに設けられた第２接続用端子５ｄとを電気的に接続してそれぞれの段差部４ｅ，５ｅでパワーアンプモジュール７とアンテナスイッチモジュール８を結合して高周波複合モジュール１２を形成することにより、それぞれ単体のモジュールで検査や評価を行って特性の切り分けができてからそれぞれのモジュールを結合するため、１モジュール化後の高周波複合モジュール１２における特性出しを容易に行うことができる。   According to the semiconductor device and the manufacturing method thereof of the present embodiment, the power amplifier module 7 is formed by mounting the semiconductor chip 1 and the chip component 2 on the first multilayer wiring board 4, and the diode is further formed on the second multilayer wiring board 5. 13 and the chip component 2 are mounted to form the antenna switch module 8, and the electrical characteristic inspection of the power amplifier module 7 and the electrical characteristic inspection of the antenna switch module 8 are performed separately. The first connection terminal 4d provided on the step portion 4e of the first multilayer wiring board 4 is electrically connected to the second connection terminal 5d provided on the step portion 5e of the second multilayer wiring board 5, respectively. By connecting the power amplifier module 7 and the antenna switch module 8 at the step portions 4e and 5e, the high frequency composite module 12 is formed. For coupling each module since it is cut characteristics perform inspection and evaluation in a single module, it is possible to perform the characteristic out of the high-frequency composite module 12 after 1 modular easily.

これにより、高周波複合モジュール１２の製品開発の期間の短縮化を図ることができる。   As a result, the product development period of the high-frequency composite module 12 can be shortened.

また、種々の特性の単体のモジュールをそれぞれの特性切り分けを行ってから組み合わせて製造可能なため、多数の品種に展開することができ、例えば、少量多品種のＲＦモジュールなどに適用することがより有効である。   In addition, since individual modules having various characteristics can be combined and manufactured after being separated from each other, it can be applied to a large number of varieties, for example, to be applied to a small quantity and a wide variety of RF modules. It is valid.

また、高周波複合モジュール１２において、パワーアンプモジュール７の第１多層配線基板４とアンテナスイッチモジュール８の第２多層配線基板５とがそれぞれの段差部４ｅ，５ｅで接続するとともに、第１多層配線基板４の層数と第２多層配線基板５の層数とが異なっていることにより、層数の多い方に合わせた１種類の多層配線基板を用いて高周波複合モジュール１２を組み立てることが不要になり、層数が異なった２種類の多層配線基板を用いて高周波複合モジュール１２を形成することができる。   In the high-frequency composite module 12, the first multilayer wiring board 4 of the power amplifier module 7 and the second multilayer wiring board 5 of the antenna switch module 8 are connected to each other by the step portions 4e and 5e, and the first multilayer wiring board. Since the number of layers 4 and the number of layers of the second multilayer wiring board 5 are different, it is no longer necessary to assemble the high-frequency composite module 12 using one type of multilayer wiring board that matches the larger number of layers. The high-frequency composite module 12 can be formed using two types of multilayer wiring boards having different numbers of layers.

これにより、多層配線基板のコストが高くなることを抑制でき、高周波複合モジュール１２のコストの低減化を図ることができる。   Thereby, it can suppress that the cost of a multilayer wiring board becomes high, and the reduction of the cost of the high frequency composite module 12 can be aimed at.

次に、本実施の形態の変形例の半導体装置について説明する。   Next, a semiconductor device according to a modification of the present embodiment will be described.

図１４および図１５に示す変形例の半導体装置は、高周波複合モジュール１２の組み立てにおいて、パワーアンプモジュール７の電気的特性検査とアンテナスイッチモジュール８の電気的特性検査をそれぞれ樹脂封止工程前に別々に行い、前記電気的特性検査後で、かつ樹脂封止工程前に、図１４に示すように第１多層配線基板４の段差部４ｅに設けられた第１接続用端子４ｄと、第２多層配線基板５の段差部５ｅに設けられた第２接続用端子５ｄとを電気的に接続してそれぞれの段差部４ｅ，５ｅでパワーアンプモジュール７とアンテナスイッチモジュール８を結合し、さらに前記結合後に、一括して印刷による樹脂封止を行って図１５に示すような一括封止体１５を形成して高周波複合モジュール１２を形成するものである。   14 and 15, in the assembly of the high frequency composite module 12, the electrical characteristic inspection of the power amplifier module 7 and the electrical characteristic inspection of the antenna switch module 8 are separately performed before the resin sealing step. The first connection terminal 4d provided on the step portion 4e of the first multilayer wiring board 4 and the second multilayer as shown in FIG. 14 after the electrical characteristic inspection and before the resin sealing step The second connection terminal 5d provided on the stepped portion 5e of the wiring board 5 is electrically connected to couple the power amplifier module 7 and the antenna switch module 8 at the respective stepped portions 4e and 5e. Then, resin sealing by printing is performed collectively to form a collective sealing body 15 as shown in FIG. 15 to form the high-frequency composite module 12.

このようにパワーアンプモジュール７とアンテナスイッチモジュール８を結合した後に、一括して印刷による樹脂封止を行うことにより、アンダーフィル樹脂９の充填が基板部分だけとなり、樹脂封止工程後のアンダーフィル樹脂９の注入工程を省略することができる。   After the power amplifier module 7 and the antenna switch module 8 are combined in this way, by performing resin sealing by printing collectively, the filling of the underfill resin 9 becomes only the substrate portion, and the underfill after the resin sealing process is performed. The injection process of the resin 9 can be omitted.

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。   Although the invention made by the present inventor has been specifically described based on the embodiments of the invention, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.

例えば、前記実施の形態では、半導体装置である高周波複合モジュール１２がＬＧＡ型の半導体装置の場合について説明したが、前記半導体装置の外部端子１１はボール電極であってもよい。   For example, in the above embodiment, the case where the high-frequency composite module 12 that is a semiconductor device is an LGA type semiconductor device has been described, but the external terminal 11 of the semiconductor device may be a ball electrode.

また、前記実施の形態では、複合モジュール（半導体装置）がパワーアンプモジュール７とアンテナスイッチモジュール８を組み合わせたモジュールの場合を説明したが、前記複合モジュールは、例えば、パワーアンプモジュール７とローパスフィルタモジュールなどを組み合わせたモジュール製品であってもよい。   In the embodiment, the case where the composite module (semiconductor device) is a module in which the power amplifier module 7 and the antenna switch module 8 are combined has been described. However, the composite module may be, for example, the power amplifier module 7 and the low-pass filter module. The module product which combined etc. may be sufficient.

本発明は、電子装置および半導体装置の製造方法に好適である。   The present invention is suitable for an electronic device and a method for manufacturing a semiconductor device.

本発明の実施の形態の半導体装置（高周波複合モジュール）の構造の一例を示す斜視図である。It is a perspective view which shows an example of the structure of the semiconductor device (high frequency composite module) of embodiment of this invention. 図１に示す半導体装置の構造の一例を示す側面図である。FIG. 2 is a side view showing an example of the structure of the semiconductor device shown in FIG. 1. 図１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure cut | disconnected along the AA line shown in FIG. 図１に示すＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure cut | disconnected along the BB line shown in FIG. 図１に示す半導体装置を形成するパワーアンプモジュール（第１構造体）の構造の一例を示す斜視図である。FIG. 2 is a perspective view showing an example of a structure of a power amplifier module (first structure) forming the semiconductor device shown in FIG. 1. 図５に示すパワーアンプモジュールの構造の一例を示す側面図である。FIG. 6 is a side view showing an example of the structure of the power amplifier module shown in FIG. 5. 図５に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure cut | disconnected along the AA line shown in FIG. 図５に示すパワーアンプモジュールの構造の一例を示す裏面図である。FIG. 6 is a back view showing an example of the structure of the power amplifier module shown in FIG. 5. 図１に示す半導体装置を形成するアンテナスイッチモジュール（第２構造体）の構造の一例を示す斜視図である。It is a perspective view which shows an example of the structure of the antenna switch module (2nd structure) which forms the semiconductor device shown in FIG. 図９に示すアンテナスイッチモジュールの構造の一例を示す側面図である。It is a side view which shows an example of the structure of the antenna switch module shown in FIG. 図９に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。It is sectional drawing which shows an example of the structure cut | disconnected along the AA line shown in FIG. 図９に示すアンテナスイッチモジュールの構造の一例を示す平面図である。It is a top view which shows an example of the structure of the antenna switch module shown in FIG. 図９に示すアンテナスイッチモジュールの構造の一例を示す裏面図である。FIG. 10 is a back view showing an example of the structure of the antenna switch module shown in FIG. 9. 本発明の実施の形態の変形例の半導体装置（高周波複合モジュール）の組み立てにおける樹脂封止前の構造を示す断面図である。It is sectional drawing which shows the structure before resin sealing in the assembly of the semiconductor device (high frequency composite module) of the modification of embodiment of this invention. 図１４に示す変形例の半導体装置（高周波複合モジュール）の組み立てにおける樹脂封止後の構造を示す断面図である。It is sectional drawing which shows the structure after resin sealing in the assembly of the semiconductor device (high frequency composite module) of the modification shown in FIG.

符号の説明Explanation of symbols

１ 半導体チップ
２ チップ部品（電子部品）
３ 封止体
４ 第１多層配線基板
４ａ 主面
４ｂ 裏面
４ｃ 下面
４ｄ 第１接続用端子
４ｅ 段差部（係合部）
４ｆ 部品用端子
５ 第２多層配線基板
５ａ 主面
５ｂ 裏面
５ｃ 上面
５ｄ 第２接続用端子
５ｅ 段差部（係合部）
５ｆ 部品用端子
６ ワイヤ
７ パワーアンプモジュール（第１構造体）
８ アンテナスイッチモジュール（第２構造体）
９ アンダーフィル樹脂
１０ 導電性接着材
１１ 外部端子
１２ 高周波複合モジュール（半導体装置）
１３ ダイオード（電子部品）
１４ 半田
１５ 一括封止体 1 Semiconductor chip 2 Chip component (electronic component)
3 Sealing body 4 First multilayer wiring board 4a Main surface 4b Back surface 4c Lower surface 4d First connection terminal 4e Stepped portion (engagement portion)
4f Component terminal 5 Second multilayer wiring board 5a Main surface 5b Back surface 5c Upper surface 5d Second connection terminal 5e Stepped portion (engagement portion)
5f Terminal for parts 6 Wire 7 Power amplifier module (first structure)
8 Antenna switch module (second structure)
9 Underfill resin 10 Conductive adhesive 11 External terminal 12 High frequency composite module (semiconductor device)
13 Diode (electronic component)
14 Solder 15 Batch encapsulant

Claims (5)

半導体チップが搭載された第１多層配線基板と、前記第１多層配線基板の係合部に設けられた第１接続用端子とを有する第１構造体と、
電子部品が搭載された第２多層配線基板と、前記第１接続用端子と電気的に接続されか
つ前記第２多層配線基板の係合部に設けられた第２接続用端子とを有する第２構造体と、
前記第１および第２多層配線基板に設けられた複数の外部端子とを有し、
前記第１多層配線基板と前記第２多層配線基板とがそれぞれの前記係合部で接続し、前記第１多層配線基板の層数と前記第２多層配線基板の層数とが異なっていることを特徴とする半導体装置。 A first structure having a first multilayer wiring board on which a semiconductor chip is mounted; and a first connection terminal provided at an engaging portion of the first multilayer wiring board;
A second multilayer wiring board on which an electronic component is mounted; and a second connection terminal electrically connected to the first connection terminal and provided at an engaging portion of the second multilayer wiring board. A structure,
A plurality of external terminals provided on the first and second multilayer wiring boards,
The first multilayer wiring board and the second multilayer wiring board are connected by the respective engaging portions, and the number of layers of the first multilayer wiring board is different from the number of layers of the second multilayer wiring board. A semiconductor device characterized by the above. 係合部を有する第１多層配線基板に半導体チップを搭載して第１構造体を形成する工程と、
係合部を有する第２多層配線基板に電子部品を搭載して第２構造体を形成する工程と、
前記第１構造体において前記半導体チップを封止する工程と、
前記第２構造体において前記電子部品を封止する工程と、
前記第１構造体の特性検査を行う工程と、
前記第２構造体の特性検査を行う工程と、
それぞれ前記特性検査で良品と判定された前記第１および第２構造体において、前記第１多層配線基板の係合部に設けられた第１接続用端子と前記第２多層配線基板の係合部に設けられた第２接続用端子とを電気的に接続してそれぞれの係合部で前記第１構造体と第２構造体を結合する工程とを有することを特徴とする半導体装置の製造方法。 Mounting a semiconductor chip on a first multilayer wiring board having an engaging portion to form a first structure;
Mounting the electronic component on the second multilayer wiring board having the engaging portion to form the second structure;
Sealing the semiconductor chip in the first structure;
Sealing the electronic component in the second structure;
Performing a characteristic inspection of the first structure;
Performing a characteristic inspection of the second structure;
In each of the first and second structures determined to be non-defective items by the characteristic inspection, a first connection terminal provided in an engagement portion of the first multilayer wiring board and an engagement portion of the second multilayer wiring board A method of manufacturing a semiconductor device, comprising: a step of electrically connecting a second connection terminal provided on the first connection body and connecting the first structure body and the second structure body at respective engaging portions. . 係合部を有する第１多層配線基板に半導体チップを搭載して第１構造体を形成する工程と、
係合部を有する第２多層配線基板に電子部品を搭載して第２構造体を形成する工程と、
前記第１構造体において前記半導体チップを封止する工程と、
前記第２構造体において前記電子部品を封止する工程と、
前記第１構造体の特性検査を行う工程と、
前記第２構造体の特性検査を行う工程と、
それぞれ前記特性検査で良品と判定された前記第１および第２構造体において、前記第１多層配線基板の係合部に設けられた第１接続用端子と前記第２多層配線基板の係合部に設けられた第２接続用端子とを電気的に接続してそれぞれの係合部で前記第１構造体と第２構造体を結合する工程とを有し、
前記第１多層配線基板の層数と前記第２多層配線基板の層数とが異なっていることを特徴とする半導体装置の製造方法。 Mounting a semiconductor chip on a first multilayer wiring board having an engaging portion to form a first structure;
Mounting the electronic component on the second multilayer wiring board having the engaging portion to form the second structure;
Sealing the semiconductor chip in the first structure;
Sealing the electronic component in the second structure;
Performing a characteristic inspection of the first structure;
Performing a characteristic inspection of the second structure;
In each of the first and second structures determined to be non-defective items by the characteristic inspection, a first connection terminal provided in an engagement portion of the first multilayer wiring board and an engagement portion of the second multilayer wiring board Electrically connecting a second connection terminal provided on the first connection body and joining the first structure body and the second structure body at each engaging portion,
A method of manufacturing a semiconductor device, wherein the number of layers of the first multilayer wiring board is different from the number of layers of the second multilayer wiring board. 係合部を有する第１多層配線基板に半導体チップを搭載して第１構造体であるパワーアンプモジュールを形成する工程と、
係合部を有する第２多層配線基板に電子部品を搭載して第２構造体であるアンテナスイッチモジュールを形成する工程と、
前記パワーアンプモジュールにおいて前記半導体チップを封止する工程と、
前記アンテナスイッチモジュールにおいて前記電子部品を封止する工程と、
前記パワーアンプモジュールの電気的特性検査を行う工程と、
前記アンテナスイッチモジュールの電気的特性検査を行う工程と、
それぞれ前記電気的特性検査で良品と判定された前記パワーアンプモジュールおよびアンテナスイッチモジュールにおいて、前記第１多層配線基板の係合部に設けられた第１接続用端子と前記第２多層配線基板の係合部に設けられた第２接続用端子とを電気的に接続してそれぞれの係合部で前記パワーアンプモジュールと前記アンテナスイッチモジュールを結合する工程とを有することを特徴とする半導体装置の製造方法。 Forming a power amplifier module as a first structure by mounting a semiconductor chip on a first multilayer wiring board having an engaging portion;
Mounting an electronic component on a second multilayer wiring board having an engaging portion to form an antenna switch module as a second structure;
Sealing the semiconductor chip in the power amplifier module;
Sealing the electronic component in the antenna switch module;
A step of performing electrical characteristic inspection of the power amplifier module;
Performing an electrical characteristic test of the antenna switch module;
In each of the power amplifier module and the antenna switch module determined to be non-defective products in the electrical characteristic inspection, the first connection terminal provided in the engaging portion of the first multilayer wiring board and the second multilayer wiring board are related to each other. And a step of electrically connecting a second connection terminal provided at the joint and coupling the power amplifier module and the antenna switch module at each engagement portion. Method. 係合部を有する第１多層配線基板に半導体チップを搭載して第１構造体を形成する工程と、
係合部を有する第２多層配線基板に電子部品を搭載して第２構造体を形成する工程と、
前記第１構造体の特性検査を行う工程と、
前記第２構造体の特性検査を行う工程と、
それぞれ前記特性検査で良品と判定された前記第１および第２構造体において、前記第１多層配線基板の係合部に設けられた第１接続用端子と前記第２多層配線基板の係合部に設けられた第２接続用端子とを電気的に接続してそれぞれの係合部で前記第１構造体と第２構造体を結合する工程と、
前記第１および第２構造体を結合する工程の後、前記第１および前記第２構造体において前記半導体チップと前記電子部品を一括して封止する工程とを有することを特徴とする半導体装置の製造方法。 Mounting a semiconductor chip on a first multilayer wiring board having an engaging portion to form a first structure;
Mounting the electronic component on the second multilayer wiring board having the engaging portion to form the second structure;
Performing a characteristic inspection of the first structure;
Performing a characteristic inspection of the second structure;
In each of the first and second structures determined to be non-defective items by the characteristic inspection, a first connection terminal provided in an engagement portion of the first multilayer wiring board and an engagement portion of the second multilayer wiring board Electrically connecting a second connection terminal provided on the first connection body and coupling the first structure body and the second structure body with each engaging portion;
And a step of collectively sealing the semiconductor chip and the electronic component in the first and second structures after the step of joining the first and second structures. Manufacturing method.
JP2005062748A 2005-03-07 2005-03-07 Semiconductor device and its manufacturing method Pending JP2006245500A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005062748A JP2006245500A (en) 2005-03-07 2005-03-07 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005062748A JP2006245500A (en) 2005-03-07 2005-03-07 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006245500A true JP2006245500A (en) 2006-09-14

Family

ID=37051547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005062748A Pending JP2006245500A (en) 2005-03-07 2005-03-07 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006245500A (en)

Similar Documents

Publication Publication Date Title
JP2819285B2 (en) Stacked bottom lead semiconductor package
US20040021211A1 (en) Microelectronic adaptors, assemblies and methods
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US20050011672A1 (en) Overmolded MCM with increased surface mount component reliability
CN109244045B (en) Miniaturized metal tube shell packaging structure of thick film substrate
JP2005072515A (en) Semiconductor device
US6507118B1 (en) Multi-metal layer circuit
US5748450A (en) BGA package using a dummy ball and a repairing method thereof
WO2007040193A1 (en) Hybrid integrated circuit device and method for manufacturing same
US20080203552A1 (en) Stacked Package and Method of Fabricating the Same
JPH1012809A (en) Multichip module
JP2003282814A (en) Semiconductor device and its manufacturing method
US6570271B2 (en) Apparatus for routing signals
JP2006245500A (en) Semiconductor device and its manufacturing method
KR100199286B1 (en) Chip-scale package having pcb formed with recess
KR100277874B1 (en) Ultra-high integrated circuit B-L stack and manufacturing method
JP4339032B2 (en) Semiconductor device
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
JP2004200665A (en) Semiconductor device and manufacturing method of the same
JPH0722730A (en) Composite electronic component
JPH0778938A (en) Composite semiconductor device and its manufacture
JP4850056B2 (en) Semiconductor device
JPH04164359A (en) Hybrid integrated circuit device
JP2001024139A (en) Semiconductor device and its manufacture
Chong et al. Design and development of stacked die technology solutions for memory packages