JP2006245494A - 多数個取り電子部品搭載用基板 - Google Patents

多数個取り電子部品搭載用基板 Download PDF

Info

Publication number
JP2006245494A
JP2006245494A JP2005062694A JP2005062694A JP2006245494A JP 2006245494 A JP2006245494 A JP 2006245494A JP 2005062694 A JP2005062694 A JP 2005062694A JP 2005062694 A JP2005062694 A JP 2005062694A JP 2006245494 A JP2006245494 A JP 2006245494A
Authority
JP
Japan
Prior art keywords
electronic component
substrate
mounting
electrode
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005062694A
Other languages
English (en)
Inventor
Seiji Ano
清治 阿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2005062694A priority Critical patent/JP2006245494A/ja
Publication of JP2006245494A publication Critical patent/JP2006245494A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】電子部品素子の個片化後に電極間の絶縁性を確保することができる電子部品搭載用基板の提供
【解決手段】電子部品素子の搭載用基板を整列配置させた多数個取り電子部品搭載用基板1であって、めっき処理により形成された電極2-1、2-2と、電極2-1および外部電源(図示しない)を接続するめっき引出幹線3-1と、めっき引出幹線3-1および電極2-2を接続するめっき引出枝線3-2とを同一平面上に有し、めっき引出幹線3-1およびめっき引出枝線3-2がそれぞれ隣接する搭載用基板間で切断線4と斜交していることを特徴とする多数個取り電子部品搭載用基板。特に、めっき引出枝線3-2が搭載用基板間の縦横双方の切断線4と同時に斜交しているのが望ましい。
【選択図】図10

Description

本発明は、複数の電子部品素子を搭載した基板を整列配置させるための多数個取り電子部品搭載用基板に関する。
近年、半導体装置に用いられる電子部品素子(ICチップ、水晶振動子、SAWフィルタ、ドライバー等を含む)の搭載用基板の製造工程を簡略化するべく、複数の電子部品素子の搭載用基板をシート状の一枚の多数個取り電子部品搭載用基板に整列配置し、樹脂等で封止した後にそれぞれを個片化する方法が用いられる。
図1は、複数の電子部品素子の搭載用基板を整列配置させるための多数個取り電子部品搭載用基板の模式図(上面図)である。なお、図1に例示するのは、4つの電極を要する搭載用基板であり、本来、めっき引出線が形成されているが、図1ではこれを省略している。図1に示すように、多数個取り電子部品搭載用基板1は、複数の電極2を備えた搭載用基板が縦横に多数整列配置されたものである。電極2は、電子部品素子(図示しない)の搭載パッドおよび/または半田パッドとして用いられる。
搭載用基板および多数個取り電子部品搭載用基板としては、セラミック基板およびプラスチック基板がある。セラミック基板を用いる場合は、例えば、セラミック材料をボールミルで混合し、テープキャスティングしてグリーンシートを作製し、これにスルーホールをパンチし、導体を穴埋め印刷・パターン印刷の後、積層、焼成して電極を形成させることができる。なお、導体の銅やタングステンは酸化し易いため、これらの金属層の表面にニッケル/金を下地めっきした後、更に金めっきを施して電極を保護するのが一般的に行われる。
プラスチック基板を用いる場合は、例えば、所定サイズのプラスチック(コア材)上に銅箔などの導電体をラミネート、必要あればプラスチック層間にビアを形成した後、フォトレジストを塗布し、露光、現像・リンス、更に、エッチングを行って電極を形成させることができる。その後、セラミック基板の場合と同様に、電極の表面保護を行う。
上記の方法により形成した電極には、電子部品素子が半田などにより電気的に接続される。このようにして多数個取り電子部品搭載用基板上に搭載された電子部品素子は、樹脂等で封止された後、ダイシング、レーザー切断、ルーター加工、パンチングなどにより基板に搭載された状態で切断線4に沿って切断されて、多数の電子部品に個片化される。
上述のニッケル/金めっきおよび金めっきは、通常スクリーン印刷により多数個取り電子部品搭載用基板上の電極以外の部分にソルダーレジストを被覆した状態で、電解めっき法によって形成される。従って、各電極は外部電力と接続させる必要があり、めっき引出線を形成させる必要がある。なお、基板表面に回路配線またはビアが存在する場合も、上記の電極と同時に電解めっき処理を施すことができる。
図2は、従来のめっき引出線の例を示す模式図であり、図4は、めっき引出線の他の例を示す模式図である。図2および図4に示すように、めっき引出線3は、切断線4(ダイサーにより切断する場合には、ダイサーの通り道)に沿って各搭載用基板間に形成される幹線部分3aと、この幹線部分3aおよび電極2を接続する枝線部分3bとから構成されている。そして、通常、めっき引出線3は、めっき後、幹線部分で切断線4に沿ってダイシング等により切除されるので、電極2間の絶縁性は保たれる。
特許文献1には、めっき処理が施された電極と、樹脂封止した半導体装置を個片化するための複数の直交するダイシングラインに沿って延在するめっき引出線とを有し、めっき引出線が縦横のダイシングラインの交差領域を迂回するように形成された半導体装置用基板の発明が開示されている。この発明によれば、ダイシングラインの交差領域でのバリの発生を防止できるとされている。
特開2002-299517号公報
しかし、めっき線が切断線に沿って各搭載用基板間に形成される多数個取り電子部品搭載用基板では、各搭載用基板間にめっき線を形成させるための間隔を設ける必要がある。各搭載用基板間のめっき線(図2または図4における3a)をめっきムラが生じない条件で省略できれば、搭載用基板の間隔を狭くすることができるので、搭載用基板の取り数を増加できる。
一般的なダイサーの刃幅は0.15mm程度であるが、めっき引出線の幅は0.10mm程度であるので、両者の幅にほとんど差がない。この結果、めっき線の印刷ズレ、切断位置のズレが生じた場合には、図3に示すように、切断後に幹線3aが搭載用基板の周縁部に残存し、電極2間の絶縁性を確保できない場合がある。このような問題は、特許文献1に開示された発明においても、交差領域から外れた切断部分で同様に発生し、回避が困難である。また、ダイシング以外の切断方法によって個片化する場合にも同様の問題が生じる。
なお、個片化前の状態(以下、「ブランクの状態」と呼ぶ。)で電子部品素子が電極2に接合されるが、図2〜図5に示される搭載用基板では、電子部品素子が図示されていない。
本発明は、このような問題を解決するためになされたものであって、めっきムラが発生せず、しかも、搭載用基板の取り数を増加できる多数個取り電子部品搭載用基板、更には、電子部品素子の個片化後に電極間の絶縁性を確保することができる多数個取り電子部品搭載用基板を提供することを目的とする。
本発明は、下記の(1)〜(5)に示す電子部品搭載用基板を要旨とする。
(1)電子部品素子の搭載用基板を整列配置させた多数個取り電子部品搭載用基板であって、めっき処理により形成された電極と、電極および外部電源を接続するめっき引出幹線と、めっき引出幹線および電極を接続するめっき引出枝線とを同一平面上に有し、めっき引出幹線およびめっき引出枝線がそれぞれ隣接する搭載用基板間で切断線と斜交していることを特徴とする多数個取り電子部品搭載用基板。
(2)めっき引出枝線が搭載用基板間の縦横双方の切断線と同時に斜交していることを特徴とする上記(1)に記載の多数個取り電子部品搭載用基板。
(3)セラミック基板で構成されていることを特徴とする上記(1)または(2)に記載の多数個取り電子部品搭載用基板。
(4)プラスチック基板で構成されていることを特徴とする上記(1)または(2)に記載の多数個取り電子部品搭載用基板。
(5)電極が部品搭載パッドおよび/または半田パッドであることを特徴とする上記(1)から(4)までのいずれかに記載の多数個取り電子部品搭載用基板。
本発明の電子部品搭載用基板は、各搭載用基板間のめっき線をめっきムラが生じない条件で省略できるので、搭載用基板の間隔を狭くすることができ、従って、同一シートからより多くの搭載用基板を製造できる。更に、めっき線の印刷ズレ、切断位置のズレなどを考慮しなくても、搭載用基板の個片化後に電極間の絶縁性を確保することができる。このため、不良率が小さく、製品の供給が安定すると共に、製品自体の特性が安定する。
図6は、本発明に係る電子部品搭載用基板の全体構成の一例を示す模式図である。図7は、図6のA部拡大図であり、図8は、個片化後の電極の状態を示す模式図である。なお、電極にはブランクの状態で電子部品素子が接合されるが、図6では、電子部品素子を図示していない。同一平面の電極には、通常、電子部品搭載パッドまたは半田パッドのいずれかが含まれるが、電子部品搭載パッドおよび半田パッドの両方が含まれてもよい。
図6および図7に示すように、本発明の多数個取り電子部品搭載用基板1は、各搭載用基板上に複数の電極2と、めっき引出幹線3-1と、めっき引出枝線3-2(めっき引出線3-1およびめっき引出枝線3-2を総称して「めっき引出線3」と呼ぶ。)とによって形成される。めっき引出幹線3-1は、それぞれ隣接する搭載用基板の一部の電極2-1を接続しつつ、タイバー5を介して外部電源(図示しない)に接続される。また、めっき引出枝線3-2は、めっき引出幹線3-1に接続されていない(すなわち上記の電極2-1に属さない)電極2-2をめっき引出幹線3-1に接続するためのものである。これにより、いずれの電極2-1、2-2も外部電源と接続されるので、電解めっきを完全に実施することができる。
ここで、前記の電極2-1、2-2、めっき引出幹線3-1およびめっき引出枝線3-2は、同一平面上に形成されている。めっき引出線が長くなると、電気抵抗が高くなってめっきムラの原因となり、しかも、複雑な配線の引き回しは、断線、短絡などの不具合の原因となる。このため、本発明においては、めっき引出線の長さを最短距離で結ぶべく、電極、めっき引出幹線およびめっき引出枝線を同一平面上で形成させ、めっき引出幹線で電極を直接結ぶこととした。
具体的には、各搭載用基板間に切断線に沿うように配置していためっき引出線(図2および図4における3a)を省略し、めっき引出幹線を切断線と斜交するように構成させることとした。このようにめっき引出幹線で電極を直接結ぶように構成すれば、めっきムラが生じない条件で、切断線に沿うように配置していためっき引出線を省略することができる。その結果、各搭載用基板の間隔を狭くすることができ、取り数を増加させることができる。めっき引出枝線については、めっき引出幹線と同様、電極を最短距離で結ぶ観点から切断線と斜交する構成とした。
この電子部品搭載用基板1においては、めっき引出幹線3-1およびめっき引出枝線3-2がそれぞれ隣接する搭載用基板間で切断線4と斜交するように構成されている。このように構成することで、めっき引出線3の全長を最小にすることができるので、電圧降下によるめっきムラを防止できる。また、全てのめっき引出線3が切断線4と交差するように構成されており、縦横の切断線4に沿ってめっき引出線3が配設されていない。
図9は、本発明に係る電子部品搭載用基板の望ましい実施態様についての全体構成を示す模式図である。図10は、図9のB部拡大図であり、図11は、個片化後の電極の状態を示す模式図である。なお、電極の一部には個片化前に電子部品素子が搭載されるが、図11では、電子部品素子を図示していない。
図9および図10に示すように、本発明の望ましい実施態様における電子部品搭載用基板1は、各基板上に複数の電極2と、めっき引出幹線3-1と、めっき引出枝線3-2とによって形成され、めっき引出幹線3-1がそれぞれの電極2-1を接続しつつ、タイバー5を介して外部電源(図示しない)に接続され、めっき引出枝線3-2がめっき引出幹線3-1に接続されていない電極2-2をめっき引出幹線3-1に接続する点については、図6および図7に示した例と同様である。本発明の望ましい実施態様において、めっき引出枝線3-2は、搭載用基板間の縦横双方の切断線4と同時に斜交されるように配置している。これにより、縦横二重に切断することによって部分的に残る引き出し線による短絡を防止し、絶縁性を確保することができる。
なお、4つの電極を含む四角形以外の部分が、電子部品素子を搭載し、樹脂封止した後に切断される部分であり、その中心部付近に切断線4がある。電子部品を個片化する方法としては、ダイシングに限られず、レーザー切断、ルーター加工、パンチングなどにより切断してもよい。
セラミック基板を用いる場合には、例えば、アルミナ等の主原料、シリカ、カルシア、マグネシア等の副原料を配合し、さらにバインダー、溶剤等を添加し、これらをボールミルで混合してスラリー状にしたものをキャスティングし、テープに製膜してグリーンシートのブランクを作製し、これにスルーホール、ガイドホール等をパンチした後、導体を穴埋め印刷し、パターン印刷の後、焼成して、電極および回路配線を形成させてもよい。
なお、銅およびタングステンの酸化防止のため、銅またはタングステンの表面にニッケル/金を下地めっきした後、更に金めっきを施して電極および回路配線を保護することができる。
プラスチック基板を用いる場合には、個々の電極、回路配線およびめっき引出線は、例えば、所定サイズのプラスチック(コア材)に銅箔などの導電体をラミネート、必要あればプラスチック層間にビアを形成した後、フォトレジストの塗布、露光、現像・リンスし、更に、エッチングを行って電極を形成させることができる。その後、セラミック基板の場合と同様に、電極の表面保護を行う。
本発明の電子部品搭載用基板は、めっき線の印刷ズレ、切断位置のズレなどを考慮しなくても、電子部品素子の個片化後に電極間の絶縁性を確保することができる。このため、不良率が小さく、製品の供給が安定すると共に、製品自体の特性が安定する。更に、従来搭載用基板間に形成されたいためっき引出線の配設スペースを省略できるので、同一シートからより多くの基板を製造できる。
複数の電子部品素子を整列配置させるための電子部品搭載用基板の模式図(上面図)である。 従来のめっき引出線の例を示す模式図である。 従来の電子部品搭載用基板基板を個片化した後の電極部分の状態の例を示す模式図である。 従来のめっき引出線の他の例を示す模式図である。 従来の電子部品搭載用基板基板を個片化した後の電極部分の状態の他の例を示す模式図である。 本発明に係る電子部品搭載用基板の全体構成の一例を示す模式図である。 図6のA部拡大図である。 図6に示す例の個片化後の電極の状態を示す模式図である 本発明に係る電子部品搭載用基板の望ましい実施態様についての全体構成を示す模式図である。 図9のB部拡大図である。 図9に示す例の個片化後の電極の状態を示す模式図である。
符号の説明
1.電子部品搭載用基板
2-1、2-2.電極
3.めっき引出線、3a.めっきの幹線部分、3b.めっきの枝線部分
3-1めっき引出幹線、3-2めっき引出枝線
4.切断線
5.タイバー

Claims (5)

  1. 電子部品素子の搭載用基板を整列配置させた多数個取り電子部品搭載用基板であって、めっき処理により形成された電極と、電極および外部電源を接続するめっき引出幹線と、めっき引出幹線および電極を接続するめっき引出枝線とを同一平面上に有し、めっき引出幹線およびめっき引出枝線がそれぞれ隣接する搭載用基板間で切断線と斜交していることを特徴とする多数個取り電子部品搭載用基板。
  2. めっき引出枝線が搭載用基板間の縦横双方の切断線と同時に斜交していることを特徴とする請求項1に記載の多数個取り電子部品搭載用基板。
  3. セラミック基板で構成されていることを特徴とする請求項1または請求項2に記載の多数個取り電子部品搭載用基板。
  4. プラスチック基板で構成されていることを特徴とする請求項1または請求項2に記載の多数個取り電子部品搭載用基板。
  5. 電極が部品搭載パッドおよび/または半田パッドであることを特徴とする請求項1から請求項4までのいずれかに記載の多数個取り電子部品搭載用基板。
JP2005062694A 2005-03-07 2005-03-07 多数個取り電子部品搭載用基板 Pending JP2006245494A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005062694A JP2006245494A (ja) 2005-03-07 2005-03-07 多数個取り電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005062694A JP2006245494A (ja) 2005-03-07 2005-03-07 多数個取り電子部品搭載用基板

Publications (1)

Publication Number Publication Date
JP2006245494A true JP2006245494A (ja) 2006-09-14

Family

ID=37051543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005062694A Pending JP2006245494A (ja) 2005-03-07 2005-03-07 多数個取り電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP2006245494A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206183A (ja) * 2008-02-26 2009-09-10 Fujitsu Media Device Kk 電子部品及びその製造方法
EP2352226A1 (en) * 2008-10-24 2011-08-03 Murata Manufacturing Co. Ltd. Electronic component and method for manufacturing electronic component

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206183A (ja) * 2008-02-26 2009-09-10 Fujitsu Media Device Kk 電子部品及びその製造方法
JP4484934B2 (ja) * 2008-02-26 2010-06-16 富士通メディアデバイス株式会社 電子部品及びその製造方法
US8153476B2 (en) 2008-02-26 2012-04-10 Taiyo Yuden Co., Ltd. Electronic component and method of manufacturing the same
EP2352226A1 (en) * 2008-10-24 2011-08-03 Murata Manufacturing Co. Ltd. Electronic component and method for manufacturing electronic component
EP2352226A4 (en) * 2008-10-24 2013-12-04 Murata Manufacturing Co ELECTRONIC COMPONENT AND METHOD FOR PRODUCING AN ELECTRONIC COMPONENT

Similar Documents

Publication Publication Date Title
JP4843447B2 (ja) 半導体装置とそれを用いたメモリカード
KR101296572B1 (ko) 반도체 장치의 제조 방법
JP2008153494A (ja) フリップチップ実装用基板
JP2009188086A (ja) 回路基板、これを用いた電子機器及び回路基板の製造方法
US8461675B2 (en) Substrate panel with plating bar structured to allow minimum kerf width
JP2007095927A (ja) 配線基板およびその製造方法
JP2007081058A (ja) 配線基板及びその製造方法、並びに半導体装置
JP2016122802A (ja) 半導体装置
JPH0922963A (ja) 半導体回路素子搭載基板フレームの製造方法
JP5188289B2 (ja) プリント基板の製造方法
JP2006245494A (ja) 多数個取り電子部品搭載用基板
JP4708915B2 (ja) 封止型プリント基板の製造方法
US7171744B2 (en) Substrate frame
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
JP2011071368A (ja) 多数個取り配線基板
JP3008146B2 (ja) 半導体素子収納用セラミックパッケージとその製造方法
JP2003282810A (ja) 半導体装置及びその製造方法
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP2001237346A (ja) 半導体素子搭載基板、及び半導体装置の製造方法
JP3994312B2 (ja) プリント配線板およびその製造方法およびインターポーザ基板
JP2005191141A (ja) 多数個取り配線基板
JP2019153668A (ja) 回路基板及びその製造方法
JP2018088442A (ja) プリント配線板およびその製造方法
JP2008227317A (ja) 半導体装置、そのための配線基板、封止金型、および製造方法
KR102254999B1 (ko) 배선 기판, 배선 기판의 제조 방법, 전자 부품, 및 전자 부품의 제조 방법