JP2006245225A - Stencil mask, blank therefor, and manufacturing method therefor - Google Patents
Stencil mask, blank therefor, and manufacturing method therefor Download PDFInfo
- Publication number
- JP2006245225A JP2006245225A JP2005057786A JP2005057786A JP2006245225A JP 2006245225 A JP2006245225 A JP 2006245225A JP 2005057786 A JP2005057786 A JP 2005057786A JP 2005057786 A JP2005057786 A JP 2005057786A JP 2006245225 A JP2006245225 A JP 2006245225A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- mask
- silicon thin
- support substrate
- mask blank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Physical Vapour Deposition (AREA)
- Electron Beam Exposure (AREA)
Abstract
Description
本発明は、半導体素子の製造に用いるマスクに係り、特に、荷電粒子線露光又はイオン注入に用いられるステンシルマスク用のマスクブランク、ステンシルマスク及びそれらの製造方法に関する。 The present invention relates to a mask used for manufacturing a semiconductor device, and more particularly to a mask blank for a stencil mask used for charged particle beam exposure or ion implantation, a stencil mask, and a manufacturing method thereof.
近年、半導体集積回路の微細化に伴い、その製造技術として電子線リソグラフィー、イオンビームリソグラフィー等の研究開発が盛んにおこなわれており、このようなリソグラフィー技術の中でも、半導体の微細化に対応する方法として、電子線を用いたセルプロジェクション露光法やブロック露光法と呼ばれる方法、更に高スループット化が可能なEPL(Electron Projection Lithography)法、LEEPL(Low Energy E−beam Proximity Projection Lithography)法と呼ばれる電子線投影露光法が開発されている。EPLやLEEPLに使用されるステンシルマスクとしては、厚さ2μm以下の自立シリコン薄膜(メンブレン)に転写貫通パターンを形成したものが使用されている。 In recent years, along with miniaturization of semiconductor integrated circuits, research and development such as electron beam lithography and ion beam lithography have been actively conducted as manufacturing techniques thereof, and among such lithography techniques, a method corresponding to semiconductor miniaturization. As a method called a cell projection exposure method or a block exposure method using an electron beam, an EPL (Electron Projection Lithography) method capable of further increasing the throughput, or a LEEPL (Low Energy E-beam Proximity Projection Lithography) method. Projection exposure methods have been developed. As a stencil mask used for EPL or LEEPL, a mask having a transfer penetrating pattern formed on a free-standing silicon thin film (membrane) having a thickness of 2 μm or less is used.
これらのリソグラフィーに使用されるステンシルマスク用の基板としては、微細加工のし易さの点から、図5に示すようなSOI(Silicon On Insulator)基板11が用いられている。SOI基板11は、シリコン基板12、酸化シリコン薄膜13及びシリコン薄膜14からなる積層構造を有する。
As a stencil mask substrate used in these lithography, an SOI (Silicon On Insulator)
シリコン薄膜14は自立メンブレンとなる部分であり、単結晶シリコン基板などを研磨して所定の膜厚にしたものであり、これにパターンを形成することにより転写パターンが形成されている。この自立メンブレンを支えてマスクの平面性を維持するために、支持基板であるシリコン基板12が必要である。支持基板12としては、加工性や入手容易性の点から、単結晶シリコン基板が用いられている。中間層としての酸化シリコン薄膜13は、エッチングにより支持基板12の加工又はシリコン薄膜14の微細加工を行うために必要とされる。即ち、酸化シリコン薄膜13は、支持基板12又はシリコン薄膜14をエッチングして開口部又は転写パターンを加工する際のエッチングストッパーとして機能する。これは、酸化シリコンが単結晶シリコンとの間でエッチング選択比が比較的高く、また、それ故酸化シリコン薄膜自体の膜厚を薄くできるからである。
The silicon
しかし、一般的なSOI基板11では、ステンシルマスクの製造工程において単結晶シリコン薄膜14に形成される転写パターンに反りを生じたり、またパターンによっては応力集中により亀裂が入ったりするという問題がある。
However, the
このようなSOI基板11において、単結晶シリコン薄膜14は、若干の引っ張り応力(0MPa以上20MPa以下が望ましい)を有するように、すなわち自立メンブレンが弛み無く張られるように、シリコンより原子半径の小さいリンやホウ素などをドープするなどの応力調整を行う方法や、エッチングストッパー層である酸化シリコン薄膜13を他の材質に換えて応力を低く調整する方法などにより対処してきた(例えば、特許文献1参照。)。
しかし、単結晶シリコン薄膜14にリンやホウ素をドープしたとしても、中間層である酸化シリコン薄膜13が高い応力を有していることに変わりは無く、また酸化シリコン薄膜13を他の材料に換えて応力を低く調整したとしても、上層は下層の応力の影響も受けるため、上層の単結晶シリコン薄膜14の応力も調整する必要があり、応力調整が難しくなるほか、マスクブランク内に異なる材料が存在することで、熱応力による反りや部分剥離の発生原因となり、特に前者はパターニング後の位置精度に影響してくる。
However, even if the single crystal silicon
また、酸化シリコン層13が導電性を持たないため、作製したステンシルマスクを用いて露光するとマスクが帯電し、荷電粒子線が偏向したり、帯電の程度によっては試料基板交換時にメンブレンが破壊されるなどの問題も生じる。更には、イオン注入マスクとして使用するなど高エネルギーを有する荷電粒子線を照射する場合には、マスクの温度上昇を避ける必要性から、熱伝導率の低い酸化シリコンが存在することは好ましくない。
Further, since the
また、シリコン基板のみを用いて、エッチングを途中で停止してシリコン薄膜を形成する技術も開発されたが、エッチング速度の面内分布により、場所によってはエッチングを途中で停止できずに基板を貫通してしまうこともあり、このことは基板が大型化されるに従って無視できなくなってきている。 In addition, a technology to form a silicon thin film by stopping etching halfway using only a silicon substrate was also developed, but due to the in-plane distribution of the etching rate, etching could not be stopped halfway through the substrate. This can be ignored as the size of the substrate increases.
本発明は、このような従来の問題に鑑みてなされたもので、反りや薄膜の剥離が生ずることがなく、良好なパターン位置精度を有するステンシルマスクを得ることの可能なステンシルマスク用マスクブランク、ステンシルマスク、及びそれらの製造方法を提供することを目的とする。 The present invention has been made in view of such a conventional problem. A mask blank for a stencil mask capable of obtaining a stencil mask having good pattern position accuracy without causing warping or peeling of a thin film, An object of the present invention is to provide a stencil mask and a method for manufacturing the same.
上記課題を達成するため、本発明の第1の態様は、支持基板と、該支持基板により支持されたシリコン薄膜とを含む2層構造を有するステンシルマスク用マスクブランクであって、該シリコン薄膜の応力が0MPa以上100MPa以下に調整されていることを特徴とするマスクブランクを提供する。 To achieve the above object, a first aspect of the present invention is a mask blank for a stencil mask having a two-layer structure including a support substrate and a silicon thin film supported by the support substrate, A mask blank characterized in that the stress is adjusted to 0 MPa or more and 100 MPa or less.
このようなマスクブランクによると、シリコン薄膜の応力が所定の値に調整されているため、シリコン薄膜が弛むことがなく、また、シリコン薄膜に形成される転写パターンに反りが生じたり、亀裂が入ったりする現象が抑制される。更に、2層構造というシンプルな構造を有するため、シリコン薄膜のみの応力を調整するという容易な手法で、上記効果を得ることが可能である。更にまた、シリコン薄膜を用いることで、パターニングやその後の洗浄などに関して、SOIで培われてきた技術をそのまま適用することが出来るという利点もある。 According to such a mask blank, since the stress of the silicon thin film is adjusted to a predetermined value, the silicon thin film is not loosened, and the transfer pattern formed on the silicon thin film is warped or cracked. Phenomenon is suppressed. Furthermore, since it has a simple structure of a two-layer structure, the above effect can be obtained by an easy method of adjusting the stress of only the silicon thin film. Furthermore, by using a silicon thin film, there is an advantage that the technology cultivated in SOI can be applied as it is for patterning and subsequent cleaning.
本発明の第1の態様に係るマスクブランクにおいて、支持基板は、導電性を有するものとすることが出来る。このように、導電性を有する支持基板を用いることで、荷電粒子線を照射した際に支持基板側に堆積した電荷を除去することが可能になる。 In the mask blank according to the first aspect of the present invention, the support substrate may have conductivity. In this manner, by using a conductive support substrate, it is possible to remove charges accumulated on the support substrate side when the charged particle beam is irradiated.
また、シリコン薄膜は、導電性を有するものとすることが出来る。このように、シリコン薄膜が導電性を有することで、荷電粒子線を照射した際にシリコン薄膜側に堆積した電荷を除去することが可能になる。 Further, the silicon thin film can be conductive. As described above, since the silicon thin film has conductivity, it is possible to remove charges accumulated on the silicon thin film side when the charged particle beam is irradiated.
更に、支持基板として、シリコンウェハーを用いることが出来る。このように、支持基板にシリコンウェハーを用いることで、支持基板とシリコン薄膜の熱膨張係数の差の下限を0にすることが可能になり、熱応力の影響による位置精度のずれを低く抑えることができる。また、支持基板をエッチングする際にシリコン薄膜をエッチングする場合と同様のガス及びエッチング設備を使用することが可能になるため、設備投資に係るコストを低く抑えることが出来る。更に、このようなマスクブランクから得たステンシルマスクをイオン注入マスクとして用いた場合でも、熱を逃がしやすいため、熱膨張による微細パターンの変形や位置ずれが生じにくいという利点がある。 Furthermore, a silicon wafer can be used as the support substrate. Thus, by using a silicon wafer as the support substrate, the lower limit of the difference in thermal expansion coefficient between the support substrate and the silicon thin film can be reduced to 0, and the positional accuracy deviation due to the influence of thermal stress can be kept low. Can do. Moreover, since it becomes possible to use the same gas and etching equipment as in the case of etching the silicon thin film when etching the support substrate, the cost for equipment investment can be kept low. Further, even when a stencil mask obtained from such a mask blank is used as an ion implantation mask, heat is easily released, so that there is an advantage that a fine pattern is not easily deformed or displaced due to thermal expansion.
本発明の第2の態様は、支持基板と、該支持基板により支持されたシリコン薄膜とを含むステンシルマスク用マスクブランクの製造方法であって、前記支持基板上にエッチングストッパー層を形成する工程と、前記支持基板裏面をパターニングして開口部を形成する工程と、前記開口部が形成された前記支持基板裏面に開口部支持層を形成する工程と、前記エッチングストッパー層を除去する工程と、前記支持基板表面にシリコン薄膜を形成する工程と、前記開口部支持層を除去する工程とを具備することを特徴とするマスクブランクの製造方法を提供する。 A second aspect of the present invention is a method for manufacturing a mask blank for a stencil mask comprising a support substrate and a silicon thin film supported by the support substrate, the step of forming an etching stopper layer on the support substrate; A step of patterning the back surface of the support substrate to form an opening; a step of forming an opening support layer on the back surface of the support substrate in which the opening is formed; a step of removing the etching stopper layer; Provided is a mask blank manufacturing method comprising a step of forming a silicon thin film on a support substrate surface and a step of removing the opening support layer.
このようなマスクブランクの製造方法によると、エッチングストッパー層は途中の工程で除去されて、最終のマスクブランクには含まれていないため、2層構造というシンプルな構造のマスクブランクを製造することが可能になる。 According to such a mask blank manufacturing method, since the etching stopper layer is removed in the middle of the process and is not included in the final mask blank, a mask blank having a simple structure of a two-layer structure can be manufactured. It becomes possible.
本発明の第2の態様に係るマスクブランクの製造方法において、エッチングストッパー層が、酸化インジウム、ITO、クロム、窒化クロム、銅、アルミニウム、及びニッケルからなる群から選ばれる少なくとも1種の成分を含むものとすることが出来る。このような材質のエッチングストッパー層を用いることで、支持基板の材質にシリコンを用いた時に極めて高い選択比を確保できるとともに、エッチングストッパー層が殆どエッチングされないため、後にシリコン薄膜を形成した際に極めて良好な表面形態を有するシリコン薄膜を得ることが出来る。 In the mask blank manufacturing method according to the second aspect of the present invention, the etching stopper layer contains at least one component selected from the group consisting of indium oxide, ITO, chromium, chromium nitride, copper, aluminum, and nickel. It can be taken. By using an etching stopper layer made of such a material, an extremely high selection ratio can be secured when silicon is used as the material of the support substrate, and the etching stopper layer is hardly etched. A silicon thin film having a good surface morphology can be obtained.
本発明の第3の態様は、上述したマスクブランクのシリコン薄膜に転写パターンを形成してなることを特徴とする荷電粒子線ステンシルマスクを提供する。 According to a third aspect of the present invention, there is provided a charged particle beam stencil mask characterized in that a transfer pattern is formed on the silicon thin film of the mask blank described above.
このようなステンシルマスクは、シリコン薄膜の応力が所定の値に調整されたマスクブランク用いて形成されているため、基板に反りが生じることがなく、転写パターンを形成する際の位置精度が良好である。 Since such a stencil mask is formed using a mask blank in which the stress of the silicon thin film is adjusted to a predetermined value, the substrate does not warp and the positional accuracy when forming the transfer pattern is good. is there.
本発明の第4の態様は、上述のマスクブランクの製造方法における各工程の後に、シリコン薄膜に転写パターンを形成する工程を更に具備することを特徴とする荷電粒子線ステンシルの製造方法を提供する。 According to a fourth aspect of the present invention, there is provided a method for producing a charged particle beam stencil, further comprising a step of forming a transfer pattern on a silicon thin film after each step in the method for producing a mask blank. .
このようなステンシルの製造方法によると、シリコン薄膜の応力が所定の値に調整されたマスクブランク用いているため、反りの無い良好なステンシルマスクを製造することが可能である。 According to such a stencil manufacturing method, since a mask blank in which the stress of the silicon thin film is adjusted to a predetermined value is used, it is possible to manufacture a good stencil mask without warping.
本発明のステンシルマスク用マスクブランクおよびステンシルマスクによると、シリコン薄膜の応力が所定の値に調整され、転写パターンと支持基板との間で応力の調整が行われているため、マスク全体の反りを防止することが可能になり、また微細パターンの変形や位置ずれを生ずることが抑制される。 According to the mask blank for a stencil mask and the stencil mask of the present invention, the stress of the silicon thin film is adjusted to a predetermined value, and the stress is adjusted between the transfer pattern and the support substrate. It is possible to prevent the occurrence of deformation and displacement of the fine pattern.
また、本発明のステンシルマスク用マスクブランク及びステンシルマスクの製造方法によると、エッチングストッパー層を残さないシンプルな構造の、またシンプルであるが故に応力調整を行い易いマスクブランク及びステンシルマスクを得ることが出来る。 In addition, according to the mask blank for stencil mask and the method for manufacturing a stencil mask of the present invention, it is possible to obtain a mask blank and a stencil mask that have a simple structure that does not leave an etching stopper layer and that is simple and easy to adjust stress. I can do it.
以下、図1及び2を参照して、本発明の一実施形態に係るマスクブランクの製造方法について説明する。 Hereinafter, with reference to FIG. 1 and 2, the manufacturing method of the mask blank which concerns on one Embodiment of this invention is demonstrated.
まず、図1に示すような支持基板1を準備する。支持基板1に用いる材料としては、後に成膜されるシリコン薄膜7との間で付着力が高く、熱膨張係数が近似するか又は等しい材料であるのが好ましく、単結晶シリコン、多結晶シリコン、アモルファスシリコンなどが挙げられる。導電性を高めるため、これらの材料にリンやホウ素などをドープして比抵抗を低くしたものであるのが好ましい。
First, a
次いで、図1(b)に示すように、支持基板1上に、支持基板をエッチングする際のエッチングストッパー層2を形成する。エッチングストッパー層2に使用する材料としては、支持基板1に対してエッチング選択比が極めて高い材料であるのが望ましい。即ち、エッチング底面の表面形態は、後に成膜されるシリコン薄膜7の表面形態に影響するので、ほとんどエッチングされないものが好ましい。
Next, as shown in FIG. 1B, an
このような材料としては、酸化インジウム、ITO、クロム、窒化クロム、銅、アルミニウム、ニッケル、又はこれらの複合体を挙げることが出来る。 Examples of such a material include indium oxide, ITO, chromium, chromium nitride, copper, aluminum, nickel, or a composite thereof.
なお、支持基板1をエッチングする方法としては、開口部間の支え(ストラット)幅を狭くできる点からドライエッチングが望ましいが、ウェットエッチングを用いても良い。エッチングの方法によってエッチングストッパー層2の材料は適宜変更される。
As a method for etching the
エッチングストッパー層2の形成方法は、支持基板1上に均一に被覆することができ、付着力も高いスパッタ法が好ましいが、CVD法、めっき法、その他いずれの方法でも良く、制限されない。
The method of forming the
なお、エッチング後に開口部5に残ったエッチングストッパー層2が弛まないように、エッチングストッパー層2の応力を0MPa以上にしておくことが望ましい。
It is desirable that the stress of the
応力を調整する方法としては、公知の技術が適用可能である。すなわち、基板との熱応力を利用する方法、成膜後に焼成する方法などである。支持基板1を加熱した状態で支持基板より熱膨張係数の大きな材料を用いてエッチングストッパー層2を成膜すると、冷却時に引っ張り応力を有する膜が得られる。必要な熱膨張係数の値を持つ材料や、あるいは加熱温度を適切に選択することによって応力を調整することが可能である。
As a method of adjusting the stress, a known technique can be applied. That is, a method using thermal stress with the substrate, a method of baking after film formation, and the like. When the
また、成膜後に焼成することで膜中の欠陥が低減し、体積収縮を生ずる。この現象を用いて膜を引っ張り応力にすることが可能であり、膜の材料、焼成温度やその時間などを適切に選択することによって応力の調整が可能である。また、成膜に特にスパッタ法を用いた場合は、成膜時の全圧を制御する方法も適用できる。これらを単独で用いてもよいし、複数の方法を組み合わせることも可能で、応力調整の方法は問わない。 Further, firing after film formation reduces defects in the film and causes volume shrinkage. This phenomenon can be used to make the film tensile stress, and the stress can be adjusted by appropriately selecting the material of the film, the firing temperature, the time, and the like. In addition, when the sputtering method is used for film formation, a method of controlling the total pressure during film formation can also be applied. These may be used singly or a plurality of methods may be combined, and the stress adjustment method is not limited.
膜の応力の測定法としては、基板の変形量から求める方法のほか、自立メンブレンへ加える圧力と変形量から見積もる、いわゆるバルジ法などが知られている。 As a method for measuring the stress of the film, in addition to a method of obtaining from the amount of deformation of the substrate, a so-called bulge method for estimating from the pressure applied to the free-standing membrane and the amount of deformation is known.
次に、支持基板1の裏面(エッチングストッパー層2とは反対側の面)にエッチングマスク材料層3を形成し(図1(c))、このエッチングマスク材料層3をパターニングしてエッチングマスク4を形成し(図1(d))、更にこのエッチングマスク4をマスクとして用いて支持基板1の裏面をエッチングし、開口部5を形成する(図1(e))。
Next, an etching
ここで、支持基板1の裏面に開口部5を形成する方法としては、ドライエッチングに限らず、ウエットエッチングを用いてもよい。エッチングマスク材料層3としては、エッチング方法に応じて適宜選択され、フォトレジスト、酸化シリコン膜、窒化シリコン膜、金属膜、金属酸化膜、金属窒化膜等を用いることが出来る。
Here, the method of forming the opening 5 on the back surface of the
支持基板1としてシリコンウェハーを用い、開口部5を形成するためのエッチング方法としてドライエッチングを用いる場合は、フッ素系ガス(CF4 、C4 F8 、SF6 等)を主体とした混合ガスを、エッチングマスク材料層3のエッチング耐性を考慮したうえで使用することが出来る。
When a silicon wafer is used as the
ドライエッチング装置としては、公知のRIE、ECR、ICP、マイクロ波、ヘリコン波、NLD等の放電方式を用いたものが挙げられる。開口部5を形成するためにドライエッチングを行う場合、エッチングストッパー層2としてアルミニウムを用いると、シリコンに対して30700という高い選択比を期待することが出来る。同様に、エッチングストッパー層2としてクロムを用いた場合には、選択比は50000となる。
Examples of the dry etching apparatus include those using a known discharge method such as RIE, ECR, ICP, microwave, helicon wave, and NLD. When dry etching is performed to form the opening 5, when aluminum is used as the
続いて、エッチングマスク4を除去した後(図2(a))、支持基板1の裏面に開口部支持層6を形成する(図2(b))。開口部支持層6の材料に特に制限は無く、金属、金属酸化物、金属窒化物、金属珪化物、金属ホウ化物などのほか、ガラスや樹脂なども使用可能である。
Subsequently, after removing the etching mask 4 (FIG. 2A), an
その後に開口部支持層6を残してエッチングストッパー層2を除去する工程を経るため、これを考慮して開口部支持層6の材料を選択することが望ましい。例を挙げると、エッチングストッパー層2としてアルミニウムを選択した場合、開口部支持層6にニッケルや鉄などを選択することで、エッチングストッパー層2をアルカリ溶液により、後に開口部支持層6を酸により除去することができる。また、エッチングストッパー層2にクロムを選択した場合には、開口部支持層6としてガラスを選択することで、エッチングストッパー層2を硫酸により、開口部支持層6をフッ酸により除去することができる。
After that, since the step of removing the
開口部支持層6の成膜方法としては、支持基板1の裏面の形状が平坦ではないため、めっき法や蒸着法が好ましいが、スパッタ法やCVD法などを使用することも出来る。その際は、基板ホルダーに傾斜をつけて回転させることが好ましい。その後に支持基板1の表面にシリコン薄膜7を形成する工程を経るため、開口部支持層6が弛まないように、開口部支持層6の応力を0MPa以上にしておく。応力の調整法は、前述のとおりである。
As a method for forming the
次に、エッチングストッパー層2を除去する(図2(c))。除去の方法は問わないが、ウェットエッチングによるのが簡便でよい。
Next, the
その後、エッチングストッパー層2を除去した支持基板1の表面にシリコン薄膜7を形成する(図2(d))。シリコン薄膜7としては、アモルファスシリコン膜でも結晶性シリコン膜でも良いが、ステンシルマスクをイオン注入マスクとして用いる場合には、熱伝導率を高める必要があるため、結晶性シリコン膜を用いることが望ましい。
Thereafter, a silicon
シリコン薄膜7の成膜方法は、均一にコーティングすることができ、付着力も高いスパッタ法が好ましいが、PVD法に限らず、CVD法なども使用可能であり、成膜法にはこだわらない。成膜条件によっては、膜中に取り込まれた不純物などの影響や形状の影響により応力が働き、支持基板1が反る場合があるが、応力制御を行ってシリコン薄膜を形成することにより、支持基板1の反りを抑えることができる。応力制御は、具体的には、この時のシリコン薄膜の応力が0MPa以上100MPa以下になるように調整する。0MPa未満では、図4(a)に示すように、基板が反ったり、メンブレンが弛んだりする。一方、20MPaを超えると、図4(b)に示すように、基板が反ったり、メンブレンが割れたり、あるいはメンブレンに転写パターンを形成した時にそのパターンの形状によってはパターン位置がずれたりする。応力が100MPaを超えると、この影響が顕著になり、もはや荷電粒子線マスクとして使用に耐えなくなる。
As a method for forming the silicon
最後に、開口部支持層6を除去して、マスクブランクが完成する(図2(e))。
Finally, the
以上のようなマスクブランクの製造方法によると、エッチングストッパー層2は途中の工程で除去されて、最終のマスクブランクには含まれていないため、2層構造というシンプルな構造のマスクブランクを製造することが出来る。また、以上の方法により得たマスクブランクは、シリコン薄膜の応力が0MPa以上100MPa以下に調整されているため、基板1に反りが生じたり、シリコン薄膜7が弛むという現象が生ずることがない。
According to the mask blank manufacturing method as described above, since the
次に、以上のようにして製造されたマスクブランクから転写マスクを製造するプロセスについて、図3を参照して説明する。 Next, a process for manufacturing a transfer mask from the mask blank manufactured as described above will be described with reference to FIG.
まず、シリコン薄膜7表面に、荷電粒子線レジスト8を形成し(図3(a))、これを通常のフォトリソグラフィーまたは荷電粒子線リソグラフィーによってパターニングして、シリコン薄膜7をパターニングするマスクとして用いる荷電粒子線レジストパターン9を形成する(図3(b))。
First, a charged particle beam resist 8 is formed on the surface of the silicon thin film 7 (FIG. 3A), and this is patterned by ordinary photolithography or charged particle beam lithography to be used as a mask for patterning the silicon
次いで、このレジストパターン9をマスクとして用いて、ドライエッチングによりシリコン薄膜7をパターニングし、荷電ビーム透過孔転写パターン10を形成する(図3(c))。この場合のドライエッチングのエッチング条件等は特に制限されない。このエッチングに使用するガスとしては、例えば、CH4 、C4F8、SF6といったフッ素系ガスまたはそれらの混合ガス等が挙げられる。また、ドライエッチング装置としては、RIE、マグネトロンRIE、ECR、ICP、マイクロ波、ヘリコン波、NLD等の放電方式を用いたドライエッチング装置が挙げられる。
Next, using the resist
最後に、荷電粒子線レジストパターン9を除去して、荷電ビーム透過孔パターン10を有するステンシルマスクが完成する(図3(d))。
Finally, the charged particle beam resist
以上のようにして製造されたステンシルマスクは、シリコン薄膜7の応力が0MPa以上100MPa以下に調整されたマスクブランク用いて形成されているため、基板1に反りが生じることがなく、また形成された荷電ビーム透過孔パターンの位置精度が良好である。
Since the stencil mask manufactured as described above is formed using a mask blank in which the stress of the silicon
以下、図1〜3を参照して、本発明の実施例について説明する。 Hereinafter, embodiments of the present invention will be described with reference to FIGS.
最初に、図1及び2に示すプロセスにより、荷電粒子線露光用マスク用ブランクを製造した。 First, a blank for a charged particle beam exposure mask was manufactured by the process shown in FIGS.
まず、支持基板1(図1(a))としてホウ素をドープした低比抵抗の単結晶シリコンウェハーを用い、この上にアルミニウム膜をスパッタリングにより成膜し、焼成して、エッチングストッパー層2を形成した(図1(b))。アルミニウム膜のスパッタリングは、直流マグネトロンスパッタ装置により、アルミニウムターゲットを用い、スパッタガスとしてアルゴンを用いて、投入電力300Wで行った。
First, a boron-doped single crystal silicon wafer having a low resistivity is used as the support substrate 1 (FIG. 1A), and an aluminum film is formed thereon by sputtering and baked to form an
次いで、スピンコーターを用いて支持基板1の裏面にレジスト膜3を塗布し、焼成した(図1(c))。続いて、開口部5を作製するためのフォトマスクを用いてレジスト膜3にコンタクト露光し、アルカリ現像液により現像し、レジストパターン4を形成した(図1(d))。
Next, a resist
次に、レジストパターン4をマスクとして用いて、SF6 ガスを使用したドライエッチング装置によって支持基板1の裏面のエッチングを行い、支持基板1に開口部5を形成した(図1(e))。そして、酸素プラズマアッシング装置によりレジストパターン4を除去した(図2(a))。
Next, using the resist
その後、支持基板1の裏面に、めっきのための導電層としてニッケル薄膜(図示せず)をスパッタ成膜した後、電解めっき法によってニッケルめっきを施すことで、開口部支持層6を形成し(図2(b))、続いて、水酸化カリウム水溶液によってエッチングストッパー層2を除去した(図2(c))。
Thereafter, a nickel thin film (not shown) is sputter-deposited as a conductive layer for plating on the back surface of the
次に、低比抵抗のシリコンターゲットを用い、スパッタガスとしてアルゴンを用いて、投入電力300Wで直流マグネトロンスパッタ装置により、スパッタ法によって支持基板1の表面に低比抵抗のシリコン薄膜7を成膜し、焼成した(図2(d))。
Next, a
続いて、開口部支持層6を塩酸によって除去し、本実施例に係る荷電粒子線露光用マスク用ブランクが完成した(図2(e))。
Subsequently, the
引き続き、図3に示すプロセスにより、以上のようにして製造されたマスクブランクから転写マスクを製造した。 Subsequently, a transfer mask was manufactured from the mask blank manufactured as described above by the process shown in FIG.
まず、シリコン薄膜7の表面にレジストをスピンコーターを用いて成膜し、焼成し、荷電粒子線レジスト膜8を形成した(図3(a))。次いで、電子線描画機にて荷電粒子線レジスト8上に描画を行い、専用のアルカリ現像液を用いて現像することで、荷電粒子線レジスト8に半導体回路パターンとなるレジストパターン9を形成した(図3(b))。
First, a resist film was formed on the surface of the silicon
次に、このレジストパターン9をマスクとして用いて、フロロカーボン系混合ガスを用いたドライエッチング装置によりシリコン薄膜7をエッチングして、荷電ビーム透過孔転写パターン10を形成した(図3(c))。
Next, by using the resist
最後に、残っている荷電粒子線レジストパターン9を有機溶剤により除去して、荷電粒子線露光用マスクが完成した(図3(d))。
Finally, the remaining charged particle beam resist
以上のようにして製造されたマスクは、転写パターンが形成された後においても、面内のパターン変形が抑制されており、また転写パターンの位置精度が良好なステンシルマスクであった。 The mask manufactured as described above is a stencil mask in which in-plane pattern deformation is suppressed even after the transfer pattern is formed, and the position accuracy of the transfer pattern is good.
本発明のステンシルマスク用マスクブランク及びそれにより得られたステンシルマスクは、各種半導体装置の製造プロセスに広範に利用可能である。 The mask blank for a stencil mask of the present invention and the stencil mask obtained thereby can be widely used in various semiconductor device manufacturing processes.
1…支持基板、2…エッチングストッパー層、3…エッチングマスク材料層、4…エッチングマスク、5…開口部、6…開口部支持層、7…シリコン薄膜、8…荷電粒子線レジスト膜、9…荷電粒子線レジストパターン、10…荷電ビーム透過孔転写パターン、11…SOI基板、12…シリコン基板、13…酸化シリコン薄膜、14…シリコン薄膜。
DESCRIPTION OF
Claims (8)
前記支持基板上にエッチングストッパー層を形成する工程と、
前記支持基板裏面をパターニングして開口部を形成する工程と、
前記開口部が形成された前記支持基板裏面に開口部支持層を形成する工程と、
前記エッチングストッパー層を除去する工程と、
前記支持基板表面にシリコン薄膜を形成する工程と、
前記開口部支持層を除去する工程と
を具備することを特徴とするマスクブランクの製造方法。 A method for producing a mask blank for a stencil mask comprising a support substrate and a silicon thin film supported by the support substrate,
Forming an etching stopper layer on the support substrate;
Patterning the back surface of the support substrate to form an opening;
Forming an opening support layer on the back surface of the support substrate on which the opening is formed;
Removing the etching stopper layer;
Forming a silicon thin film on the support substrate surface;
And a step of removing the opening support layer. A method for manufacturing a mask blank, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005057786A JP2006245225A (en) | 2005-03-02 | 2005-03-02 | Stencil mask, blank therefor, and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005057786A JP2006245225A (en) | 2005-03-02 | 2005-03-02 | Stencil mask, blank therefor, and manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006245225A true JP2006245225A (en) | 2006-09-14 |
Family
ID=37051339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005057786A Pending JP2006245225A (en) | 2005-03-02 | 2005-03-02 | Stencil mask, blank therefor, and manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006245225A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218673A (en) * | 2007-03-02 | 2008-09-18 | Toppan Printing Co Ltd | Transfer mask and its manufacturing method |
CN112894112A (en) * | 2021-01-18 | 2021-06-04 | 有研亿金新材料有限公司 | Method for reducing diffusion welding deformation of large-size target and target welding assembly |
CN115896690A (en) * | 2022-11-30 | 2023-04-04 | 京东方科技集团股份有限公司 | Fine mask |
-
2005
- 2005-03-02 JP JP2005057786A patent/JP2006245225A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008218673A (en) * | 2007-03-02 | 2008-09-18 | Toppan Printing Co Ltd | Transfer mask and its manufacturing method |
CN112894112A (en) * | 2021-01-18 | 2021-06-04 | 有研亿金新材料有限公司 | Method for reducing diffusion welding deformation of large-size target and target welding assembly |
CN115896690A (en) * | 2022-11-30 | 2023-04-04 | 京东方科技集团股份有限公司 | Fine mask |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20040095658A (en) | Mask, mask blank, and methods of producing these | |
JP4220229B2 (en) | Mask blank for charged particle beam exposure and method for manufacturing mask for charged particle beam exposure | |
JP2006245225A (en) | Stencil mask, blank therefor, and manufacturing method therefor | |
JP4648134B2 (en) | SOI substrate, charged particle beam exposure mask blank, and charged particle beam exposure mask | |
JP5011774B2 (en) | Transfer mask blank, transfer mask, and pattern exposure method | |
JP2006245462A (en) | Method of manufacturing transfer mask | |
JP5042456B2 (en) | Manufacturing method of stencil mask | |
JP5332246B2 (en) | Method for manufacturing stencil mask for ion implantation | |
JP4788249B2 (en) | Stencil mask blank, stencil mask, and charged particle beam pattern exposure method using the same | |
JP4983313B2 (en) | Transfer mask and manufacturing method thereof | |
JP4639823B2 (en) | Charged particle beam exposure mask blank, charged particle beam exposure mask, manufacturing method thereof, and pattern exposure method | |
JP5515564B2 (en) | Method for manufacturing stencil mask for ion implantation | |
JP2008103386A (en) | Manufacturing method of stencile mask for ion implantation | |
JP4333107B2 (en) | Transfer mask and exposure method | |
KR101250411B1 (en) | High Definition Printing Plate of Liquid Crystal Display and Method for Manufacture using the same | |
JP5003321B2 (en) | Mask blank and mask blank manufacturing method | |
JP2006066771A (en) | Substrate for stencil mask and stencil mask, and exposing method using it | |
JP5332776B2 (en) | Method for manufacturing transfer mask | |
JP2006098664A (en) | Substrate, stencil mask and exposure method | |
JP5428318B2 (en) | Stencil mask for ion implantation and manufacturing method thereof | |
JP4729875B2 (en) | Stencil mask and pattern transfer method | |
JP2003115483A (en) | Method of manufacturing thin film laminate element for reducing warp of substrate | |
JP5581725B2 (en) | Method for manufacturing stencil mask for ion implantation | |
JP2009170863A (en) | Method of forming pattern of semiconductor device | |
JP4792666B2 (en) | Stencil mask, manufacturing method thereof and exposure method |