JP2006237151A - Wiring board and semiconductor apparatus - Google Patents
Wiring board and semiconductor apparatus Download PDFInfo
- Publication number
- JP2006237151A JP2006237151A JP2005047492A JP2005047492A JP2006237151A JP 2006237151 A JP2006237151 A JP 2006237151A JP 2005047492 A JP2005047492 A JP 2005047492A JP 2005047492 A JP2005047492 A JP 2005047492A JP 2006237151 A JP2006237151 A JP 2006237151A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- wiring board
- wiring
- wiring pattern
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、フリップチップ接続により半導体素子を搭載する配線基板および半導体装置に関する。 The present invention relates to a wiring board and a semiconductor device on which a semiconductor element is mounted by flip chip connection.
フリップチップ接続により半導体素子を搭載する半導体装置としては、例えば図5に示す構成のものが知られている。この半導体装置は、半導体素子60の電極70が、両面に配線パターン20が形成された配線基板10の接続端子30と、はんだからなるバンプ80を介してフリップチップ接続により接続され、半導体素子60と配線基板10との間隙(ギャップ)Aは、接続信頼性および耐湿性を向上させるためアンダーフィル材90によって樹脂封止されている。なお、半導体素子60の電極形成面には、バンプ80との接続部となる電極70を除いて、パッシベーション膜65が形成されている。また、配線パターン20の上面を含む配線基板10の両面には、バンプ80との接続部となる接続端子30を除いて、ソルダーレジスト層40が形成され、配線パターン20にはんだが付着することを防止すると共に、配線パターン20を外気等から保護している。
As a semiconductor device on which a semiconductor element is mounted by flip chip connection, for example, a semiconductor device having the configuration shown in FIG. 5 is known. In this semiconductor device, an
半導体素子60と配線基板10との間隙(ギャップ)Aをアンダーフィル材90によって樹脂封止する際には、半導体素子60の側面からアンダーフィル材90を流入させ、間隙(ギャップ)Aをアンダーフィル材90で充填している(特許文献1参照)。
図5に示す従来の半導体装置において、フリップチップ接続部を構成するバンプ80の高さは、バンプ80が接続される電極70の大きさとほぼ同じであり、60〜80μm程度であるが、近年の半導体素子の小型化・高密度化に伴い縮小される傾向にあり、30〜50μm程度のものが登場している。
一方、配線基板10の半導体素子搭載面には、接続端子30を除くほぼ全面にソルダーレジスト層40が形成されており、また、半導体素子60の電極形成面には、電極70を除くほぼ全面にパッシベーション膜65が形成されている。したがって、アンダーフィル材90を流入させる間隙Aは、実質的にはソルダーレジスト層40の表面とパッシベーション膜65の表面との間隔となる。
ソルダーレジスト層40の厚さは配線パターン20の上で通常20μm程度、パッシベーション膜65の厚さは通常5μm程度であるから、電極70の大きさが従来の60〜80μm程度の場合、上述の通り、間隙Aは35〜55μm程度となる。電極70の大きさが30〜50μm程度に縮小された場合、間隙Aは5〜25μm程度となる。
In the conventional semiconductor device shown in FIG. 5, the height of the
On the other hand, a
Since the thickness of the
このように、間隙Aが5〜25μm程度と狭くなると、アンダーフィル材90を間隙Aに均一に流入させることが困難になって、ボイドが発生しやすくなり、半導体装置の信頼性が低下するという問題が生じる。
Thus, when the gap A becomes as narrow as about 5 to 25 μm, it becomes difficult to uniformly flow the
また、製造工程上の何らかの影響で配線基板10が反ってしまった場合には、間隙Aが不均一となり、フリップチップ接続部のオープン不良が発生しやすくなる。この問題も間隙Aが30μm以下になると顕著にあらわれる。
Further, when the
なお、ソルダーレジスト層40を形成しないようにすれば、ソルダーレジスト層40の厚さの分だけ間隙Aを広くすることができるが、ソルダーレジスト層40を設けないと配線パターン20のみならず隣接する配線パターンとの間にも、フリップチップ接続するためのバンプ80のはんだが流れ出し、配線パターンのショート不良を引き起こすおそれがある。
If the
そこで、本発明においては、半導体素子の狭ピッチ化とともに電極の大きさが小さくなり、バンプの高さが低くなるに伴い、半導体素子と配線基板との間のアンダーフィル材を流入させる間隙が狭くなっても、フリップチップ接続により好適に半導体素子を搭載できる配線基板およびこの配線基板を用いた半導体装置を提供することを目的としている。 Therefore, in the present invention, as the pitch of the semiconductor element is reduced and the size of the electrode is reduced and the height of the bump is reduced, the gap for inflow of the underfill material between the semiconductor element and the wiring board is narrowed. Even if it becomes, it aims at providing the wiring board which can mount a semiconductor element suitably by flip chip connection, and the semiconductor device using this wiring board.
上記目的を達成するために、本発明の配線基板および半導体装置は次の構成を備える。 すなわち、フリップチップ接続により半導体素子を搭載する配線基板において、半導体素子搭載領域に、前記半導体素子と電気的に接続される接続端子を備えた配線パターンが形成され、該配線パターンは、絶縁膜形成処理が施されて表面に絶縁膜が被覆されるとともに、前記接続端子が形成された部位については前記絶縁膜が除去されて形成されていることを特徴とする。なお、前記絶縁膜形成処理とは、配線パターンの基材に対して化学的な処理、たとえば熱酸化処理、黒化処理、硫化処理等を施し、配線パターンの表面に酸化膜、硫化膜等の電気的な絶縁膜を形成することをいう。 In order to achieve the above object, a wiring board and a semiconductor device of the present invention have the following configuration. That is, in a wiring substrate on which a semiconductor element is mounted by flip-chip connection, a wiring pattern having a connection terminal electrically connected to the semiconductor element is formed in the semiconductor element mounting region, and the wiring pattern is formed by forming an insulating film. The surface is coated with an insulating film, and the insulating film is removed from the portion where the connection terminal is formed. The insulating film forming process is a chemical process such as a thermal oxidation process, a blackening process, a sulfidation process, or the like performed on the substrate of the wiring pattern, and an oxide film, a sulfide film, etc. It means forming an electrical insulating film.
また、前記配線パターンが、銅からなり、前記絶縁膜形成処理として熱酸化処理が施されて、前記配線パターンの表面に酸化膜が形成されていること、また、前記配線パターンが、銅からなり、前記絶縁膜形成処理として黒化処理が施されて、前記配線パターンの表面に酸化膜が形成されていることにより、酸化膜が電気的な絶縁膜として有効に作用するとともに、配線パターン上におけるはんだ等の接合金属の流れ性を抑制して配線パターン間のショート不良を防止する。
また、前記配線パターンの接続端子に、前記半導体素子の電極と接続端子とを接合するはんだ層が被着形成されていることにより、半導体素子を容易に配線基板に搭載することが可能になる。
Further, the wiring pattern is made of copper, a thermal oxidation process is performed as the insulating film forming process, and an oxide film is formed on the surface of the wiring pattern, and the wiring pattern is made of copper. Since the blackening process is performed as the insulating film forming process and the oxide film is formed on the surface of the wiring pattern, the oxide film effectively acts as an electrical insulating film, and on the wiring pattern. Suppresses the flowability of bonding metal such as solder and prevents short circuit defects between wiring patterns.
In addition, since the solder layer for bonding the electrode of the semiconductor element and the connection terminal is formed on the connection terminal of the wiring pattern, the semiconductor element can be easily mounted on the wiring board.
また、前記配線基板の両面に、基板を貫通して形成された導体層を介して電気的に接続された配線パターンが各々形成され、前記配線基板の一方の面に半導体素子搭載領域が形成され、前記配線基板の他方の面のみに、前記配線パターンを被覆するソルダーレジスト層が設けられていることを特徴とする。
また、前記配線基板の他方の面に形成された配線パターンに、絶縁膜形成処理が施されていることにより、配線パターンとソルダーレジスト層との密着性を向上させることができる。
Further, wiring patterns electrically connected via a conductor layer formed through the substrate are formed on both surfaces of the wiring substrate, respectively, and a semiconductor element mounting region is formed on one surface of the wiring substrate. A solder resist layer that covers the wiring pattern is provided only on the other surface of the wiring board.
In addition, since the insulating film forming process is performed on the wiring pattern formed on the other surface of the wiring substrate, the adhesion between the wiring pattern and the solder resist layer can be improved.
また、前記配線基板にフリップチップ接続により半導体素子が搭載された半導体装置であって、前記半導体素子と前記配線パターンの接続端子とが、バンプを介して電気的に接続され、前記半導体素子と前記配線基板との間にアンダーフィル材が充填されて、前記半導体素子と配線基板とが一体に接合されていることを特徴とする。
また、前記半導体素子が、金からなるスタッドバンプが電極に形成されたものであり、該スタッドバンプを介して前記半導体素子と前記接続端子とが電気的に接続されていることを特徴とする。スタッドバンプを介して接続することにより、はんだの流れ出しを防止し、より確実に半導体素子を実装することが可能となる。
Further, in the semiconductor device in which a semiconductor element is mounted on the wiring board by flip chip connection, the semiconductor element and a connection terminal of the wiring pattern are electrically connected via a bump, and the semiconductor element and the An underfill material is filled between the wiring substrate and the semiconductor element and the wiring substrate are integrally bonded.
Further, the semiconductor element is characterized in that a stud bump made of gold is formed on an electrode, and the semiconductor element and the connection terminal are electrically connected through the stud bump. By connecting via the stud bumps, the solder can be prevented from flowing out and the semiconductor element can be more reliably mounted.
本発明に係る配線基板およびこの配線基板を用いた半導体装置によれば、半導体素子搭載領域に形成される配線パターンに絶縁膜形成処理が施され、配線パターンの表面に絶縁膜が形成されて、配線パターンの表面にはソルダーレジスト層が被着形成されていないことにより、アンダーフィル材が充填される半導体素子と配線基板との間隙を十分に確保することができ、ボイド等を生じさせずに均一にかつ容易にアンダーフィル材を充填することが可能になる。これによって、半導体素子の電極の大きさがより小さくなっても、半導体素子を確実に配線基板に実装することが可能になる。 According to the wiring board according to the present invention and the semiconductor device using the wiring board, an insulating film forming process is performed on the wiring pattern formed in the semiconductor element mounting region, and an insulating film is formed on the surface of the wiring pattern. Since the solder resist layer is not formed on the surface of the wiring pattern, a sufficient gap between the semiconductor element filled with the underfill material and the wiring board can be secured without causing voids or the like. It becomes possible to fill the underfill material uniformly and easily. As a result, the semiconductor element can be reliably mounted on the wiring board even if the size of the electrode of the semiconductor element becomes smaller.
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
図1は、本発明に係る半導体装置の一実施形態の構成を示す断面図である。この半導体装置は、半導体素子60の電極70が、両面に配線パターン20が形成された配線基板10の接続端子30と、バンプ80を介してフリップチップ接続により接続され、半導体素子60と配線基板10との間隙部分は、アンダーフィル材90によって樹脂封止されている。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a cross-sectional view showing a configuration of an embodiment of a semiconductor device according to the present invention. In this semiconductor device, the
本実施形態の配線基板10において特徴的な構成は、配線基板10の半導体素子搭載面に形成されている銅からなる配線パターン20の表面に銅の酸化膜100が形成されていること、配線パターン20の表面を被覆する酸化膜100のうち、バンプ80が接合される接続端子30部位が配線パターン20の基材である銅が露出して形成されていることにある。これによって、配線基板10の半導体素子搭載面についてはソルダーレジスト層40を設けることなく、半導体素子60と配線基板10との間隙部分にアンダーフィル材90が充填される。
A characteristic configuration of the
本実施形態の半導体装置では、配線基板10の半導体素子搭載面とは反対側の面に形成される配線パターン20についても、配線パターン20の表面に銅の酸化膜100を形成し、銅の酸化膜100が形成された配線パターン20を覆うようにソルダーレジスト層40を設けている。なお、配線基板10の半導体素子搭載面とは反対側の面に形成する配線パターン20については、その表面に酸化膜100を形成しないことも可能である。ただし、配線パターン20の表面に酸化膜100を形成した場合は、ソルダーレジスト層40との密着性が良好になるという利点がある。
In the semiconductor device of this embodiment, the
図2は、図1に示す半導体装置に搭載されている半導体素子60の構成を示す断面図である。半導体素子60の電極70には、フリップチップ接続を容易かつ確実に行うため、金からなるスタッドバンプ110が形成されている。図1は、スタッドバンプ110が形成された半導体素子60を配線基板10に配置し、接続端子30に被着されたはんだを溶融してスタッドバンプ110にはんだがはい上がり、球形状のバンプ80が形成された状態を示す。なお、半導体素子60の電極70に形成するバンプとしては、金めっきからなるバンプ、はんだボールを用いたバンプを使用することもできる。
FIG. 2 is a cross-sectional view showing the configuration of the
図3および図4は、本発明に係る配線基板および半導体装置の製造方法の工程説明図、図5は製造工程のフロー図である。以下にこの製造方法を順を追って説明する。
図3(a)は、配線基板10の両面に配線パターン20を形成した状態を示す。配線パターン20は、ウェットエッチング法等、公知の方法を用いて形成することができる。また、配線基板10にスルーホール50を形成し、スルーホール50の内側面に導体層55を形成することにより、配線基板10の両面の配線パターン20が電気的に接続される。
3 and 4 are process explanatory views of a method for manufacturing a wiring board and a semiconductor device according to the present invention, and FIG. 5 is a flowchart of the manufacturing process. This manufacturing method will be described below step by step.
FIG. 3A shows a state in which the
次に、図3(b)に示すように、配線基板10の両面に形成された配線パターン20の表面全体に、銅の酸化膜100を形成する。銅の酸化膜は、詳細には酸化第二銅、または酸化第二銅および酸化第一銅からなり、配線基板10を約200°Cに加熱すること(熱酸化)により形成できる。あるいは、配線基板10を亜塩素酸ナトリウムと水酸化ナトリウムの混合液等のアルカリ性の液に浸漬しても良い(黒化処理)。酸化第二銅および酸化第一銅ははんだに濡れない性質を持っているため、銅の酸化膜100の厚さは、0.1μm以下で十分である。
Next, as shown in FIG. 3B, a
次に、図3(c)に示すように、配線基板10の半導体素子非搭載面(図の下面)のみにソルダーレジスト層40を形成する。配線パターン20の表面に酸化膜100を形成したことにより、配線パターン20の表面が粗面に形成され、配線パターン20とソルダーレジスト層40との密着性が良好になる。なお、配線パターン20の表面に酸化膜100を形成する前工程で、配線基板10の半導体素子非搭載面をソルダーレジスト層40によって被覆し、配線基板10の半導体素子搭載面に設けられた配線パターン20のみに酸化膜100を形成する製造工程とすることもできる。配線基板10の一方の面のみにソルダーレジスト層40を形成することで、ソルダーレジスト層40を形成する一工程が省略できるという利点がある。
Next, as shown in FIG. 3C, the solder resist
次に、図3(d)に示すように、配線基板10の半導体素子搭載面の全面にレジスト層120を被着形成し、フォトリソグラフィ法を用いてレジスト層120に開口部130を形成し、開口部130に露出した銅の酸化膜100をエッチングして除去することにより、接続端子30を形成する。レジスト層120の厚さは通常10〜40μm、好ましくは約30μmである。
Next, as shown in FIG. 3D, a resist
次に、図3(d)の状態で、配線基板10の半導体素子搭載面の全面に、バリア層(図示せず)となるNi層を無電解めっきにより、厚さ1〜7μm好ましくは約5μm形成し、更にその上に、前記Ni層を給電層とする電解めっきにより、はんだ層150を、上面がレジスト層120より若干低くなる程度に形成した後、外部に露出しているNi層、次いでレジスト層120を除去する。これにより、はんだ層150が銅の酸化膜100から突出して盛り上がるように形成された配線基板10が完成する(図3(e))。
なお、バリア層は銅および金の拡散を防止するためのものであり、Niの代わりにCr、Ti、TiW、TiNのいずれかを用いても良い。また、バリア層は、めっきのみならず、スパッタリング等によって形成しても良い。
Next, in the state of FIG. 3 (d), a Ni layer serving as a barrier layer (not shown) is deposited on the entire surface of the semiconductor element mounting surface of the
The barrier layer is for preventing diffusion of copper and gold, and instead of Ni, any of Cr, Ti, TiW, and TiN may be used. The barrier layer may be formed not only by plating but also by sputtering or the like.
次に、図4(a)に示すように、電極70に金からなるスタッドバンプ110が形成された半導体素子60を、配線基板10に搭載する。この際に、スタッドバンプ110とはんだ層150の位置合わせを行って、半導体素子60を配線基板10の所定の位置に搭載する。半導体素子60を配線基板10に実装する際には、はんだの流れ性を抑制するためフラックスを使用しないようにするのがよい。
なお、金からなるスタッドバンプ110は、ワイアーボンダーを用いて、金ワイアーを電極70にボンディングして電極70上に小球部を形成し、そのまま引き上げ引きちぎるようにして形成することができる。
Next, as shown in FIG. 4A, the
The
次に、図4(b)に示すように、リフロー法等を用いてはんだ層150を溶融させ、はんだによりバンプ80を形成し、半導体素子60の電極70と配線基板の接続端子30とをバンプ80を介して一体に接合させる。スタッドバンプ110による場合は、溶融したはんだがスタッドバンプ110にはい上がり球状に被着するから、接続端子30から外側にはんだが流れ出さず、ショート不良になりにくいという利点がある。
次いで、半導体素子60と配線基板10との間隙部分にアンダーフィル材90を流入させ、間隙Aをアンダーフィル材90で充填して、半導体装置が完成する。
Next, as shown in FIG. 4B, the
Next, the
本発明に係る配線基板では、半導体素子搭載領域に形成される配線パターン20をソルダーレジスト層40によって被覆せず、配線パターン20の表面にはソルダーレジスト層40と比較してはるかに薄い銅の酸化膜100を形成して半導体素子60をフリップチップ接続によって搭載する構成としたことにより、電極70の大きさが小さくなりバンプの高さが低くなってきた場合でも、半導体素子60と配線基板10との間隙Aを十分に確保することが可能となり、アンダーフィル部に均一に、ボイド等を発生させることなくアンダーフィル材90を充填することが容易に可能になる。また、基板が反っているような場合でも、間隙Aを広く確保できることからオープン不良を防止することが可能となる。
In the wiring board according to the present invention, the
また、配線基板10の半導体素子搭載面は、アンダーフィル材90によってほぼ全面が覆われるため、ソルダーレジスト層と同様に、配線パターン20を外気等から保護することができる。
また、配線パターン20の表面に形成される銅の酸化膜100が粗面に形成されることから、酸化膜100が配線パターン20とアンダーフィル材90との密着性を向上させるという作用もある。
In addition, since the semiconductor element mounting surface of the
In addition, since the
また、本発明に係る配線基板によれば、配線パターン20の表面に形成した銅の酸化膜100がはんだの流れ性を抑制する作用を有することから、半導体素子60を接続端子30にはんだ接合する際に、配線パターン20上にはんだが流れ出すことを防止し、配線間のショート不良を防止して半導体素子を搭載することができる。
Further, according to the wiring board according to the present invention, the
なお、上述した実施形態において配線パターン20の表面に酸化膜100を形成しているのは、配線パターン20の基材に対して化学的な処理を施すことによって、きわめて薄い電気的な絶縁膜を形成し、酸化膜によって配線パターン20上におけるはんだの流れ性を抑制させるようにするためである。したがって、酸化膜100を形成するかわりに、他の化学的処理(絶縁膜形成処理)を配線パターン20に施すことによって、配線パターン20の表面に絶縁膜を形成することが可能である。たとえば、銅からなる配線パターン20にプラズマ処理を利用して配線パターン20の表面に硫化膜を形成するといったことも可能である。また、配線基板10に形成する配線パターン20を構成する金属についても銅以外にアルミニウム等の他の導体金属を利用することができる。
In the above-described embodiment, the
また、上述した実施形態においては、両面に配線パターンが形成された2層の配線基板10に半導体素子60を搭載する例について説明したが、3層以上の多層配線基板に半導体素子60を搭載する場合にも、まったく同様に適用できる。この場合は、多層配線基板で半導体素子60を搭載する最外層の配線パターンに上述した処理を適用すればよい。また、多層配線基板の形成方法も積層法やビルドアップ法を用いることが可能である。
更に、配線基板の半導体素子非搭載面にも外部接続用の接続端子および外部接続端子等を形成することが可能であり、マザーボード等の他の配線基板等に搭載することも可能である。
また、上記実施形態の半導体装置は、いわゆるチップサイズパッケージとして構成した例を示すが、半導体素子搭載領域の外側に配線パターンを引き出した形式の製品(ファンアウト型)についても同様に適用することができる。
In the above-described embodiment, the example in which the
Further, a connection terminal for external connection, an external connection terminal, and the like can be formed on the surface of the wiring board on which no semiconductor element is mounted, and can be mounted on another wiring board such as a mother board.
Moreover, although the semiconductor device of the said embodiment shows the example comprised as what is called a chip size package, it can apply similarly also to the product (fan out type) of the type which pulled out the wiring pattern outside the semiconductor element mounting area. it can.
10 配線基板
20 配線パターン
30 接続端子
40 ソルダーレジスト層
60 半導体素子
65 パッシベーション膜
70 電極
80 バンプ
90 アンダーフィル材
100 銅の酸化膜
110 スタッドバンプ
150 はんだ層
DESCRIPTION OF
Claims (8)
半導体素子搭載領域に、前記半導体素子と電気的に接続される接続端子を備えた配線パターンが形成され、
該配線パターンは、絶縁膜形成処理が施されて表面に絶縁膜が被覆されるとともに、
前記接続端子が形成された部位については前記絶縁膜が除去されて形成されていることを特徴とする配線基板。 In a wiring board on which a semiconductor element is mounted by flip chip connection,
In the semiconductor element mounting region, a wiring pattern including a connection terminal electrically connected to the semiconductor element is formed,
The wiring pattern is subjected to an insulating film forming process and the surface is covered with an insulating film,
The wiring board characterized in that the insulating film is removed from the portion where the connection terminal is formed.
前記絶縁膜形成処理として熱酸化処理が施されて、前記配線パターンの表面に酸化膜が形成されていることを特徴とする請求項1記載の配線基板。 The wiring pattern is made of copper,
The wiring substrate according to claim 1, wherein a thermal oxidation process is performed as the insulating film forming process, and an oxide film is formed on a surface of the wiring pattern.
前記絶縁膜形成処理として黒化処理が施されて、前記配線パターンの表面に酸化膜が形成されていることを特徴とする請求項1記載の配線基板。 The wiring pattern is made of copper,
2. The wiring board according to claim 1, wherein a blackening process is performed as the insulating film forming process, and an oxide film is formed on a surface of the wiring pattern.
前記配線基板の一方の面に半導体素子搭載領域が形成され、
前記配線基板の他方の面のみに、前記配線パターンを被覆するソルダーレジスト層が設けられていることを特徴とする請求項1〜4のいずれか一項記載の配線基板。 A wiring pattern electrically connected via a conductor layer formed through the substrate is formed on both surfaces of the wiring substrate,
A semiconductor element mounting region is formed on one surface of the wiring board,
The wiring board according to claim 1, wherein a solder resist layer that covers the wiring pattern is provided only on the other surface of the wiring board.
前記半導体素子と前記配線パターンの接続端子とが、バンプを介して電気的に接続され、
前記半導体素子と前記配線基板との間にアンダーフィル材が充填されて、前記半導体素子と配線基板とが一体に接合されていることを特徴とする半導体装置。 A semiconductor device in which a semiconductor element is mounted by flip chip connection on the wiring board according to claim 1,
The semiconductor element and the connection terminal of the wiring pattern are electrically connected via bumps,
An underfill material is filled between the semiconductor element and the wiring board, and the semiconductor element and the wiring board are integrally bonded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005047492A JP2006237151A (en) | 2005-02-23 | 2005-02-23 | Wiring board and semiconductor apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005047492A JP2006237151A (en) | 2005-02-23 | 2005-02-23 | Wiring board and semiconductor apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006237151A true JP2006237151A (en) | 2006-09-07 |
Family
ID=37044493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005047492A Pending JP2006237151A (en) | 2005-02-23 | 2005-02-23 | Wiring board and semiconductor apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006237151A (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311526A (en) * | 2006-05-18 | 2007-11-29 | Mitsubishi Materials Corp | Power module, substrate thereof, and manufacturing method thereof |
EP1971194A2 (en) | 2007-03-14 | 2008-09-17 | Shinko Electric Industries Co., Ltd. | Wiring substrate and manufacturing method thereof |
JP2008288539A (en) * | 2007-05-16 | 2008-11-27 | Philips Lumileds Lightng Co Llc | Method for pre-processing semiconductor light emitting device before mounting |
JP2012124238A (en) * | 2010-12-07 | 2012-06-28 | Namics Corp | Electronic component packaging body and mounting method of electronic component |
JP2012160500A (en) * | 2011-01-31 | 2012-08-23 | Sony Corp | Circuit board, semiconductor component, semiconductor device, circuit board manufacturing method, semiconductor component manufacturing method and semiconductor device manufacturing method |
JP2013251502A (en) * | 2012-06-04 | 2013-12-12 | Jtekt Corp | Electronic circuit device |
US8704367B2 (en) | 2010-09-03 | 2014-04-22 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of semiconductor device |
JP2015056657A (en) * | 2013-09-12 | 2015-03-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board and method of manufacturing the same |
EP2966677A1 (en) * | 2014-07-07 | 2016-01-13 | Nxp B.V. | Method of attaching electronic components by soldering with removal of substrate oxide coating using a flux, corresponding substrate and corresponding flip-chip component |
JP2017037983A (en) * | 2015-08-11 | 2017-02-16 | ローム株式会社 | Semiconductor device and method of manufacturing the same |
JP2019169309A (en) * | 2018-03-22 | 2019-10-03 | 三菱マテリアル株式会社 | Cobalt, copper, and aluminum separation method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111456A (en) * | 1990-08-31 | 1992-04-13 | Ibiden Co Ltd | Electronic component mounting board |
JP2003133474A (en) * | 2001-10-25 | 2003-05-09 | Kyocera Corp | Mounting structure of electronic device |
JP2003133357A (en) * | 2001-10-24 | 2003-05-09 | Seiko Epson Corp | Semiconductor device, semiconductor device mounting structure, and connection member for mounting |
JP2003289121A (en) * | 2002-01-23 | 2003-10-10 | Sumitomo Bakelite Co Ltd | Multilayer wiring board and semiconductor device |
JP2004071656A (en) * | 2002-08-01 | 2004-03-04 | Sumitomo Bakelite Co Ltd | Multilayer interconnection board and semiconductor device |
-
2005
- 2005-02-23 JP JP2005047492A patent/JP2006237151A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04111456A (en) * | 1990-08-31 | 1992-04-13 | Ibiden Co Ltd | Electronic component mounting board |
JP2003133357A (en) * | 2001-10-24 | 2003-05-09 | Seiko Epson Corp | Semiconductor device, semiconductor device mounting structure, and connection member for mounting |
JP2003133474A (en) * | 2001-10-25 | 2003-05-09 | Kyocera Corp | Mounting structure of electronic device |
JP2003289121A (en) * | 2002-01-23 | 2003-10-10 | Sumitomo Bakelite Co Ltd | Multilayer wiring board and semiconductor device |
JP2004071656A (en) * | 2002-08-01 | 2004-03-04 | Sumitomo Bakelite Co Ltd | Multilayer interconnection board and semiconductor device |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311526A (en) * | 2006-05-18 | 2007-11-29 | Mitsubishi Materials Corp | Power module, substrate thereof, and manufacturing method thereof |
EP1971194A2 (en) | 2007-03-14 | 2008-09-17 | Shinko Electric Industries Co., Ltd. | Wiring substrate and manufacturing method thereof |
JP2008288539A (en) * | 2007-05-16 | 2008-11-27 | Philips Lumileds Lightng Co Llc | Method for pre-processing semiconductor light emitting device before mounting |
US8704367B2 (en) | 2010-09-03 | 2014-04-22 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of semiconductor device |
JP2012124238A (en) * | 2010-12-07 | 2012-06-28 | Namics Corp | Electronic component packaging body and mounting method of electronic component |
JP2012160500A (en) * | 2011-01-31 | 2012-08-23 | Sony Corp | Circuit board, semiconductor component, semiconductor device, circuit board manufacturing method, semiconductor component manufacturing method and semiconductor device manufacturing method |
JP2013251502A (en) * | 2012-06-04 | 2013-12-12 | Jtekt Corp | Electronic circuit device |
JP2015056657A (en) * | 2013-09-12 | 2015-03-23 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Printed circuit board and method of manufacturing the same |
EP2966677A1 (en) * | 2014-07-07 | 2016-01-13 | Nxp B.V. | Method of attaching electronic components by soldering with removal of substrate oxide coating using a flux, corresponding substrate and corresponding flip-chip component |
CN105244295A (en) * | 2014-07-07 | 2016-01-13 | 恩智浦有限公司 | Methods of attaching electronic components |
JP2017037983A (en) * | 2015-08-11 | 2017-02-16 | ローム株式会社 | Semiconductor device and method of manufacturing the same |
JP2019169309A (en) * | 2018-03-22 | 2019-10-03 | 三菱マテリアル株式会社 | Cobalt, copper, and aluminum separation method |
JP7008904B2 (en) | 2018-03-22 | 2022-01-25 | 三菱マテリアル株式会社 | How to separate cobalt from copper and aluminum |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006237151A (en) | Wiring board and semiconductor apparatus | |
JP6057681B2 (en) | Wiring board and manufacturing method thereof | |
TW200926379A (en) | Package substrate having electrical connecting structure and method of fabricating the same | |
TWI404175B (en) | Semiconductor package having electrical connecting structures and fabrication method thereof | |
JP2005109496A (en) | Semiconductor package substrate for forming pre-solder structure, the semiconductor package substrate in which pre-solder structure is formed, and the manufacturing methods | |
JP2007318098A (en) | Circuit arrangement and manufacturing method thereof | |
JP2008085089A (en) | Resin wiring board and semiconductor device | |
JP2007287712A (en) | Semiconductor device, packaging structure thereof, and manufacturing method of semiconductor device and packaging structure | |
KR20150047747A (en) | Printed Circuit Board and Manufacturing Method thereof and Semiconductor Package Using the Same | |
JP2017163027A (en) | Wiring board, semiconductor device, and manufacturing method for wiring board | |
JP2014116367A (en) | Electronic component, method of manufacturing electronic device and electronic device | |
JP2022091907A (en) | Semiconductor device | |
KR20110064471A (en) | Package substrate and fabricating method of the same | |
TWI574364B (en) | Package and fabricating method thereof | |
CN111199946A (en) | Copper pillar bump structure and manufacturing method thereof | |
JP2006351950A (en) | Semiconductor device and method for manufacturing the same | |
JP3860028B2 (en) | Semiconductor device | |
TW201104767A (en) | Semiconductor package with NSMD type solder mask and method for manufacturing the same | |
JP2002280407A (en) | Semiconductor chip, semiconductor device, circuit board, and electronic equipment | |
JP6473002B2 (en) | Printed wiring board with bumps | |
TWI351749B (en) | Packaging substrate and method for menufacturing t | |
JP6702108B2 (en) | Terminal structure, semiconductor device, electronic device, and method for forming terminal | |
JP2004014854A (en) | Semiconductor device | |
JP2013211497A (en) | Component joint structure | |
US20110061907A1 (en) | Printed circuit board and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |