JP2006236114A - データ転送装置、画像処理装置及びデータ転送制御方法 - Google Patents

データ転送装置、画像処理装置及びデータ転送制御方法 Download PDF

Info

Publication number
JP2006236114A
JP2006236114A JP2005051599A JP2005051599A JP2006236114A JP 2006236114 A JP2006236114 A JP 2006236114A JP 2005051599 A JP2005051599 A JP 2005051599A JP 2005051599 A JP2005051599 A JP 2005051599A JP 2006236114 A JP2006236114 A JP 2006236114A
Authority
JP
Japan
Prior art keywords
buffer
data transfer
read
valid flag
selector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005051599A
Other languages
English (en)
Other versions
JP2006236114A5 (ja
JP4749002B2 (ja
Inventor
Kenichi Ueda
顕一 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005051599A priority Critical patent/JP4749002B2/ja
Priority to TW095106028A priority patent/TWI303028B/zh
Priority to CNB2006100094733A priority patent/CN100445975C/zh
Priority to US11/360,516 priority patent/US7657673B2/en
Publication of JP2006236114A publication Critical patent/JP2006236114A/ja
Publication of JP2006236114A5 publication Critical patent/JP2006236114A5/ja
Application granted granted Critical
Publication of JP4749002B2 publication Critical patent/JP4749002B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Image Input (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

【課題】高速かつ順次に大容量データを転送するデータ転送制御装置の提供。
【解決手段】3つのバッファをWR(書き込み)バッファ、中間バッファ、RD(読み出し)バッファとして用いる構成において、各バッファに有効な(未参照の)データが格納されているか否かを保持する判定フラグを用いて、データが順番に送り出されるよう、各バッファを切り替える。バッファ制御装置は、(A)WRバッファ有効フラグ33がオン、中間バッファ有効フラグ34及びRDバッファ有効フラグ35がオフである場合、WR−RD間の切り替えを(B)WRバッファ有効フラグ33及びRDバッファ有効フラグ35がオン、中間バッファ有効フラグ34がオフである場合、WR−中間間の切り替えを、(C)中間バッファ有効フラグ34がオン、RDバッファ有効フラグ35がオフである場合、中間−RD間の切り替えを行う。
【選択図】図1

Description

本発明は、データ転送装置、画像処理装置及びデータ転送制御方法に関し、特に、複数のバッファを備えたデータ転送装置、画像処理装置及びそのデータ転送制御方法に関する。
従来より、トリプルバッファ構成を備えたデータ転送装置が知られており、例えば、特許文献1には、最新のデータが書き込まれたバッファを優先して参照できるように構成したデータバッファリング装置が紹介されている。図10は、特許文献1に記載のデータバッファリング装置の構成を表した図面であり、3つの物理バッファ222、224、226をバッファ情報レジスタに格納された情報に従って書き込みバッファ、読み出しバッファ、格納バッファのいずれかのバッファとして機能させる構成が示されている。
図11は、特許文献1のバッファ切り替えアルゴリズムを表したフローチャートである。バッファ切り替え要求レジスタ214は、データ提供部100による書き込み完了時に1がセットされ、バッファ切り替え禁止レジスタ216は、データ参照部110の読み出し中は1がセットされる。バッファ切り替え要求が発生した場合、バッファ切り替え禁止レジスタ216内のフラグが確認され(ステップS12)、バッファ切り替え禁止レジスタ216内のフラグが0なら読み出しバッファは利用されていないので、読み出しバッファと最新のデータが書き込まれた書き込みバッファとを交換する処理が行われる(ステップS14)。
一方、上記ステップS12においてバッファ切り替え禁止レジスタ216のフラグが1であれば読み出しバッファは利用されているため、格納バッファと書き込みバッファを交換し、格納バッファに現在の読み出しバッファよりも新しいデータが入っていることを示す格納バッファ有効フラグ215に1をセットする(ステップS16)。
また、上記ステップS10において、バッファ切り替え禁止レジスタ216が0に変化した場合、読み出しが終了したことになるので、格納バッファ有効レジスタ215が1でありデータが入っていれば、読み出しバッファと格納バッファを入れ替え(ステップS20)、格納バッファ有効フラグ215が0でありデータが入っていなければ、現在の読み出しバッファが最新であるため、バッファの入れ替えは行わない(ステップS10へ)と、されている。
特開2001−282650号公報
ところで、動画像のリアルタイム転送や大容量ストレージ機器へのデータ転送を考えると、高速化が可能で、資源の利用効率もよいトリプルバッファ構成において、シーケンシャルにデータ転送可能な転送方式を実現することが望まれている。
この点、特許文献1のデータバッファリング装置は、最新のデータを参照部110に供することが可能であるが、そのために最新でないデータを破棄することを前提としている。例えば、上述のバッファ切り替えアルゴリズムによれば、最新のデータが書き込まれた時点でバッファ切り替え要求レジスタ214に1がセットされ、読み出しバッファに未参照のデータがあったとしても、最新のデータを優先すべく、書き込みバッファと読み出しバッファの切り替えが行なわれる(図11のステップS10→S12→S14)。このため、格納バッファのデータが未参照のまま廃棄又は上書きされることが生じる。また同様に、最新のデータが書き込まれた時点で、読み出しバッファを読み出し中であった場合も、格納バッファに未参照のデータがあるか否かにかかわらず、格納バッファと書き込みバッファの切り替えが行われる(図11のステップS10→S12→S16)。
本発明の第1の視点によれば、少なくとも3つのバッファに分割可能な物理バッファと、バッファ制御装置と、前記バッファ制御装置からの指令に従って前記各バッファから読み出し及び書き込み対象のバッファを選択するセレクタと、を備え、データ提供部からデータ参照部へとデータを転送するデータ転送装置において、前記データ転送装置が、少なくとも読み出しが終了したときに、前記書き込み対象のバッファ(WRバッファ)への書き込みが終了しており、かつ、前記セレクタに選択されなかったバッファ(中間バッファ)に未読データが無ければ、書き込み対象のバッファ(WRバッファ)と読み出し対象のバッファ(RDバッファ)の切り替え制御を行い、少なくとも読み出しが終了したときに、前記セレクタに選択されなかったバッファ(中間バッファ)に未読データがあれば、前記セレクタに選択されなかったバッファ(中間バッファ)と読み出し対象のバッファ(RDバッファ)の切り替え制御を行うことを特徴とするデータ転送装置が提供される。
また、本発明の第2の視点によれば、上記データ転送装置相当のフレームバッファ制御を行う画像処理装置が提供される。
また、本発明の第3の視点によれば、上記データ転送装置において実行される、物理バッファを少なくとも3つに等分し、データの格納状態に応じて、データが順番に送り出されるよう、各バッファを切り替えるデータ転送制御方法が提供される。
本発明によれば、データの欠落を防止し、大容量データを高速かつ順次に転送乃至表示することが可能となる。その理由は、少なくとも読み出し対象のバッファから読み出しが終了したときに、中間バッファの状態や書き込み動作の状況に応じて、適切な切り替え対象を選択するバッファリング構成を採用したことにある。
続いて、本発明を実施するための最良の形態として、第1乃至第3の実施形態を挙げて、詳細に説明する。
[第1の実施形態]
図1は、本発明の第1の実施形態に係るデータ転送制御装置の構成を表したブロック図である。図1を参照すると、データ提供部10とデータ参照部40との間に配置され、データ提供部10から転送されるデータをバッファし、データ参照部40に参照可能とさせるデータ転送制御装置20の構成が示されている。
データ提供部10は、例えば、USB(Universal Serial Bus)通信におけるデバイス側のCPU等であり、データ参照部40は、ホスト側の装置等である。
データ転送制御装置20は、WRバッファセレクタ(書き込み用バッファセレクタ)21と、物理バッファ22と、RDバッファセレクタ(読み出し用バッファセレクタ)23と、バッファ制御装置30と、からなり、データ提供部10とデータ参照部40の速度差を吸収するバッファ(エンドポイント)を持つデバイスコントローラを構成する。
物理バッファ22は、図示されたように物理バッファ22−1〜22−3と同一サイズの3つの物理バッファとして用いられる。物理バッファ22−1〜22−3は、書き込みバッファ(WRバッファ)、読み出しバッファ(RDバッファ)、中間バッファのいずれかのバッファとして機能するものである。
WRバッファセレクタ(書き込み用バッファセレクタ)21及びRDバッファセレクタ(読み出し用バッファセレクタ)23は、それぞれ後述するバッファ情報レジスタ31に格納された情報に従って物理バッファ22−1〜22−3を選択する。
ここで、書き込みバッファ(WRバッファ)、読み出しバッファ(RDバッファ)、中間バッファについて説明する。書き込みバッファ(WRバッファ)は、WRバッファセレクタ(書き込み用バッファセレクタ)21に選択された物理バッファであり、データ提供部10によるデータ書き込みの際にアクセスされる。読み出しバッファ(RDバッファ)は、RDバッファセレクタ(読み出し用バッファセレクタ)23に選択された物理バッファであり、データ参照部40によるデータ読み出しの際にアクセスされる。また、中間バッファは、WRバッファセレクタ(書き込み用バッファセレクタ)21及びRDバッファセレクタ(読み出し用バッファセレクタ)23の双方から選択されなかった物理バッファであり、データ提供部10とデータ参照部40のいずれからもアクセスできないバッファとなる。
バッファ制御装置30は、バッファ情報レジスタ31と、バッファ制御回路32と、WRバッファ有効フラグ33と、中間バッファ有効フラグ34と、RDバッファ有効フラグ35と、を備えている。
バッファ情報レジスタ31は、書き込みバッファ(WRバッファ)、読み出しバッファ(RDバッファ)、中間バッファとして機能させるための物理バッファの選択情報を保持するレジスタである。WRバッファ有効フラグ33、中間バッファ有効フラグ34、RDバッファ有効フラグ35は、図示しない記憶部に記憶されるフラグであり、それぞれ書き込みバッファ(WRバッファ)、中間バッファ、読み出しバッファ(RDバッファ)に、未参照のデータが格納されているか否かを示すために用いられる。例えば、WRバッファ有効フラグ33は、データ書き込み完了時にオン設定され、RDバッファ有効フラグ35は、データ読み出し完了時にオフ設定され、中間バッファ有効フラグ34はデータが格納された場合にオン設定される。
バッファ制御回路32は、上記のとおりリアルタイムに管理されるWRバッファ有効フラグ33、中間バッファ有効フラグ34、RDバッファ有効フラグ35の状態に基づいて、切り替え回数がより少なく済み、かつ、データの欠落が発生しないように書き込み及び読み出しバッファの選択情報を生成し、バッファ情報レジスタ31に出力する。また、この選択情報の種類は、後に図4を用いて詳説するように、高々6通りである。
図2は、WRバッファ有効フラグ33、中間バッファ有効フラグ34、RDバッファ有効フラグ35の状態と、切替対象バッファの関係を表した図である。例えば、(A)WRバッファ有効フラグ33がデータ有(オン)、中間バッファ有効フラグ34及びRDバッファ有効フラグ35が空き(オフ)である場合、書き込みバッファ(WRバッファ)と読み出しバッファ(RDバッファ)が切り替えられ(WR−RD切替)、次状態では、書き込みバッファ(WRバッファ)が、データ有りの読み出しバッファ(RDバッファ)となり(即ちデータ参照部40から即座にデータ参照可能な状態になる。)、読み出しバッファ(RDバッファ)が、空き状態の書き込みバッファ(WRバッファ)に遷移する(即ちデータ提供部10から即座にデータ書き込み可能な状態になる。)。
また、(B)WRバッファ有効フラグ33及びRDバッファ有効フラグ35がデータ有(オン)、中間バッファ有効フラグ34が空き(オフ)である場合、書き込みバッファ(WRバッファ)と中間バッファが切り替えられ、次状態では、書き込みバッファ(WRバッファ)が、データ空きの中間バッファとなり(即ちデータ参照部40からのアクセス待ち行列に入った状態になる。)、中間バッファが、空き状態の書き込みバッファ(WRバッファ)に遷移する(即ちデータ提供部10から即座にデータ書き込み可能な状態になる。)。
また、(C)中間バッファ有効フラグ34がデータ有(オン)、RDバッファ有効フラグ35が空き(オフ)である場合、中間バッファと読み出しバッファ(RDバッファ)が切り替えられ、次状態では、中間バッファが、データ有りの読み出しバッファ(RDバッファ)となり(即ちデータ参照部40から即座にデータ参照可能な状態になる。)、読み出しバッファが、空き状態の中間バッファに遷移する(即ちデータ参照部40からのアクセス待ち行列から抜けた状態になる。)。
図3は、以上のバッファ切り替えアルゴリズムを具現したフローチャートである。図3を参照すると、上記(A)に相当する条件判定式(1)が成立した場合は、切替信号1が送出され、書き込みバッファ(WRバッファ)と読み出しバッファ(RDバッファ)を切り替えるようバッファ情報レジスタ31の内容が書き換えられる。また、上記(B)に相当する条件判定式(2)が成立した場合は、切替信号2が送出され、書き込みバッファ(WRバッファ)と中間バッファを切り替えるようバッファ情報レジスタ31の内容が書き換えられる。また、上記(C)に相当する条件判定式(3)が成立した場合は、切替信号3が送出され、中間バッファと読み出しバッファ(RDバッファ)を切り替えるようバッファ情報レジスタ31の内容が書き換えられる。
以上の条件判定式は同時に成立することはなく、またいずれの場合もデータをデータ参照部40側に送り出す方向にバッファ切替動作が行なわれる。反対に、条件判定式(1)〜(3)に当てはまらない場合は、すべてのバッファが空きである、すべてのバッファにデータがある、読み出しバッファのみにデータがある、又は、中間バッファと読み出しバッファのみにデータがある等のバッファ切り替えが無用であるケースになる。
図4は、本実施形態における物理バッファの状態遷移図である。同図中、「WR」は書き込みバッファ、「中間」は中間バッファ、「RD」は読み出しバッファを表している。図4に示されたとおり、物理バッファ22−1〜22−3に書き込みバッファ、読み出しバッファ、中間バッファが割り当てられる組合せは、6通り(3!=3×2×1)であり、これらの状態間を図中矢印で示された3種の信号で切り替えながら、データが格納されたバッファをその書き込み順に、読み出しバッファ(RDバッファ)にセットすることが可能となっている。
上述のバッファリング方法によれば、データ参照部40において読み出しバッファ(RDバッファ)を読み出し中である場合、書き込みバッファ(WRバッファ)と中間バッファの状態が上述の(B)(条件判定式2)を満たせば、速やかにバッファを空けて書き込みバッファ(WRバッファ)を用意することが可能となっている。また同様に、データ提供部10において書き込みバッファ(WRバッファ)を書き込み中である場合も、中間バッファと読み出しバッファ(RDバッファ)の状態が上述の(C)(条件判定式3)を満たせば次に読み出されるべきデータが入ったバッファを読み出しバッファ(RDバッファ)とすることが可能となっている。
以上のとおり、有効フラグのみでバッファの切り替えを判断する本実施形態のデータ転送制御装置によれば、データ提供部から提供された順に、かつ、より少ない切り替え回数で、データ参照部に参照させることが可能となっている。そして、この特徴は、大容量のデータを高速かつ順次転送することが要求される用途に好適であり、例えば動画像ストリームデータのフレームをいくつかのパケットに分割して転送するようなケースにおいて特に有効である。例えば、従来技術であれば、1フレーム分のデータを送りきる前にデータの一部が欠けてしまうことがあり、画像を表示できなくなるということがあったが、そのような現象が発生しなくなるという顕著な効果となって表れる。
[第2の実施形態]
続いて、本発明の第2の実施形態について説明する。図5は、本発明の第2の実施形態に係るデータ転送制御装置の構成を表したブロック図である。以下、上記第1の実施形態で既に説明した事項は省略し、その相違する部分を説明する。
図5を参照すると、このデータ転送制御装置20は、上記した第1の実施形態に係るデータ転送制御装置に、更に、データ転送方式選択レジスタ36を追加した構成となっている。
そして、本実施の形態に係るバッファ制御回路32は、データ転送方式選択レジスタ36の値に応じて、以下の2種のリアルタイム転送モード又は高信頼性転送モードに遷移する。
第1のリアルタイム転送モードでは、バッファ制御回路32は、RDバッファ有効フラグ35が所定時間オン状態のままである場合、RDバッファ有効フラグをオフ状態に変更する。即ち、読み出しバッファ(RDバッファ)が所定時間未参照である場合は、読み出しバッファ(RDバッファ)を強制的に上書き可能な状態に変更する最古データ破棄制御を行う。
この第1のリアルタイム転送モードによれば、バッファ切り替え待ちとなる特定の状態の継続を所定の時間で打ち切ることができるため、大容量のデータをより高速に転送することが可能となり、一定時間内の転送データ量を保証する転送モード等に好適に適用できる。
一方、第2のリアルタイム転送モードでは、バッファ制御回路32は、WRバッファ有効フラグ33、中間バッファ有効フラグ34、RDバッファ有効フラグ35のすべてがオン状態である場合、中間バッファ有効フラグをオフ状態に変更する。即ち、すべての物理バッファが未参照状態である場合、中間バッファを強制的に上書き許可状態に変更する最新データ優先制御を行う。
この第2のリアルタイム転送モードによれば、バッファ切り替え待ちとなる特定の状態の継続を所定の時間で打ち切ることができるため、大容量のデータをより高速に、しかも、最も新しく書き込まれたデータを優先して転送することが可能となる。
また、高信頼性転送モードでは、バッファ制御回路32は、データの読み出しが終了したタイミングではなく、データ参照部40から受信完了通知(ACK)を受け取ってからRDバッファ有効フラグ35をオフ状態に変更するものとし、受信完了通知(ACK)を所定時間受け取らなかった場合は、再送するデータ保証優先制御を行う。
この高信頼性転送モードによれば、上述したバッファ切り替え制御による作用効果に加えて、データ保証を優先するデータ転送が可能となる。
以上のとおり、データ転送方式選択レジスタ36を具備する本実施形態によれば、USB(Universal Serial Bus)の各転送モードをサポートできる構成が得られることになる。
[第3の実施形態]
続いて、本発明の第3の実施形態について説明する。図6は、本発明の第3の実施形態に係るデータ転送制御装置の構成を表したブロック図である。以下、上記第1の実施形態で既に説明した事項は省略し、その相違する部分を説明する。
図6を参照すると、このデータ転送制御装置20は、上記した第1の実施形態に係るデータ転送制御装置に、更に、ダブル/トリプル選択レジスタ37を追加した構成となっている。
そして、本実施の形態に係るバッファ制御回路32は、ダブル/トリプル選択レジスタ37の値に応じて、3つの物理バッファ22−1〜22−3を用いるトリプルバッファモードと、図7に示す2つの物理バッファ22−4、22−5からなるダブルバッファモードとを選択可能とする。
図8はダブルバッファモードにおける状態遷移図であり、同図中「WR」は書き込みバッファ、「RD」は読み出しバッファを表している。図8に示したとおり、ダブルバッファモードでは、中間バッファは存在しないため、書き込みバッファ(WRバッファ)と読み出しバッファ(RDバッファ)を切り替えるRD−WR切替信号1のみ送出されるようにすればよい。ここで、例えば、上述(図3)の条件判定式2及び3にトリプルバッファモードであるとの条件を加え、ダブルバッファモードで切替信号2及び3が発生しないようにする、或いは、ダブルバッファモードでは切替信号2及び3をマスクする等の変更をすることにより、中間バッファを切り替え対象とする切り替えを抑止することができる。このようにすることで、ダブルバッファモードではRD−WR切替信号1によりState1とState2との間だけで遷移が行われることになるので、トリプルバッファモードにおけるバッファ切り替えアルゴリズムとダブルバッファモードにおけるバッファ切り替えアルゴリズム、即ち、判定回路を共用することができる。
以上のとおり、ダブル/トリプル選択レジスタ37を具備し、バッファ構成を変更可能とする本実施形態によれば、データ提供側とデータ参照側の速度差が無い場合などにその資源を有効に活用することができ、また、アルゴリズム自体はそのまま適用可能であるため、バッファ構成の違いに対応させるべくファームウェア等に修正を加える必要もなく、追加のコストや回路規模の増大も抑えることが可能となる。
以上、本発明の好適な実施の形態を説明したが、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で、各種の変形・置換をなしうることが可能であることはいうまでもない。例えば図9に示した如く、データ転送方式選択レジスタ36とダブル/トリプル選択レジスタ37を併有する構成であれば、上記したそれぞれの作用効果を得られることはもちろんである。
また、上記した各特徴を有する本発明は、先に触れたUSBのほか、IEEE1394、Ethernet(登録商標)等のパケット単位で転送を行うプロトコルでデータ転送を行う各種デバイスのコントローラや、画像処理装置にも等しく適用可能である。
本発明の第1の実施形態に係るデータ転送制御装置の構成を表したブロック図である。 バッファの切り替え条件(切り替え前後の各バッファの状態)と、切替対象バッファの関係を表した図である。 本発明の第1の実施形態に係るデータ転送制御装置のバッファ切り替えアルゴリズムを説明するためのフローチャートである。 本発明の第1の実施形態における物理バッファの状態遷移図である。 本発明の第2の実施形態に係るデータ転送制御装置の構成を表したブロック図である。 本発明の第3の実施形態に係るデータ転送制御装置の構成を表したブロック図である。 本発明の第3の実施形態に係るデータ転送制御装置の構成を表した別のブロック図である。 本発明の第3の実施形態におけるダブルバッファ制御時の物理バッファの状態遷移図である。 本発明に係るデータ転送制御装置の別の構成例を表したブロック図である。 従来のデータバッファリング装置の構成を表したブロック図である。 図10のデータバッファリング装置のバッファのバッファ切り替えアルゴリズムを表したフローチャートである。
符号の説明
10 データ提供部
20 データ転送制御装置
21 WRバッファセレクタ(書き込み用バッファセレクタ)
22、22−1、22−2、22−3、22−4、22−5 物理バッファ
23 RDバッファセレクタ(読み出し用バッファセレクタ)
30 バッファ制御装置
31 バッファ情報レジスタ
32 バッファ制御回路
33 WRバッファ有効フラグ
34 中間バッファ有効フラグ
35 RDバッファ有効フラグ
36 データ転送方式選択レジスタ
37 ダブル/トリプル選択レジスタ
40 データ参照部

Claims (17)

  1. 少なくとも3つのバッファに分割可能な物理バッファと、バッファ制御装置と、前記バッファ制御装置からの指令に従って前記各バッファから読み出し及び書き込み対象のバッファを選択するセレクタと、を備えるデータ転送装置において、
    少なくとも読み出しが終了したときに、前記書き込み対象のバッファへの書き込みが終了しており、かつ、前記セレクタに選択されなかったバッファに未読データが無ければ、書き込み対象のバッファと読み出し対象のバッファの切り替え制御を行い、
    少なくとも読み出しが終了したときに、前記セレクタに選択されなかったバッファに未読データがあれば、前記セレクタに選択されなかった物理バッファと読み出し対象のバッファの切り替え制御を行うこと、
    を特徴とするデータ転送装置。
  2. 少なくとも書き込みが終了したときに、前記読み出し対象のバッファに未読データがあり、かつ、前記セレクタに選択されなかったバッファに未読データが無ければ、前記書き込み対象のバッファとセレクタに選択されなかったバッファの切り替え制御を行うこと、
    を特徴とする請求項1に記載のデータ転送装置。
  3. 請求項2に記載のデータ転送装置において、
    前記バッファ制御装置は、
    書き込み対象のバッファへの書き込み完了時にオン状態にセットされる書き込みバッファ有効フラグと、読み出し対象のバッファからの読出し完了時にオフ状態にセットされる読み出しバッファ有効フラグと、前記セレクタから選択されていない中間バッファに参照の有効データが格納されている場合にオン状態にセットされる中間バッファ有効フラグと、を記憶する記憶部と、
    (A)書き込みバッファ有効フラグがオン状態かつ、前記中間バッファ有効フラグと読み出しバッファ有効フラグがオフ状態のときは、前記書き込み対象のバッファと読み出し対象のバッファを切り替えるよう前記セレクタを動作させ、
    (B)書き込みバッファ有効フラグと読み出しバッファ有効フラグがオン状態かつ、前記中間バッファ有効フラグがオフ状態のときは、前記書き込み対象のバッファと中間バッファを切り替えるよう前記セレクタを動作させ、
    (C)中間バッファ有効フラグがオン状態かつ、読み出しバッファ有効フラグがオフ状態のときは、前記読み出し対象のバッファと中間バッファを切り替えるよう前記セレクタを動作させ、
    (D)前記(A)乃至(C)の切り替え処理を行った場合に、それぞれ切り替えを行ったバッファの有効フラグの状態を反転させるバッファ制御回路と、を備えたこと、
    を特徴とするデータ転送装置。
  4. 更に、データ転送方式の選択状態を保持するデータ転送方式選択レジスタを有し、
    前記バッファ制御回路は、データ転送方式選択レジスタに所定値がセットされた状態において、読み出し対象のバッファが所定時間未参照状態である場合、前記バッファの内容をクリアすること、
    を特徴とする請求項1乃至3いずれか一に記載のデータ転送装置。
  5. 更に、データ転送方式の選択状態を保持するデータ転送方式選択レジスタを有し、
    前記バッファ制御回路は、データ転送方式選択レジスタに所定値がセットされた状態において、すべてのバッファが所定時間未参照状態である場合、前記セレクタに選択されていないバッファの内容をクリアすること、
    を特徴とする請求項1乃至4いずれか一に記載のデータ転送装置。
  6. 更に、データ転送方式の選択状態を保持するデータ転送方式選択レジスタを有し、
    前記バッファ制御回路は、データ転送方式選択レジスタに所定値がセットされた状態においては、データ参照側から受信完了通知を受け取ってから、前記読み出し対象のバッファの内容をクリアすること、
    を特徴とする請求項1乃至5いずれか一に記載のデータ転送装置。
  7. 更に、バッファの分割数を切り替えるバッファ分割選択レジスタを有し、
    前記バッファ制御回路は、バッファ分割選択レジスタに所定値がセットされた状態においては、前記物理バッファを用いてダブルバッファを構成し、FIFO制御を実行すること、
    を特徴とする請求項1乃至6いずれか一に記載のデータ転送装置。
  8. 少なくとも3つのバッファに分割可能な物理バッファと、バッファ制御装置と、前記バッファ制御装置からの指令に従って前記各バッファから読み出し及び書き込み対象のバッファを選択するセレクタと、を備える画像処理装置において、
    前記バッファ制御装置は、
    少なくとも読み出しが終了したときに、前記書き込み対象のバッファへの書き込みが終了しており、かつ、前記セレクタに選択されなかったバッファに未読データが無ければ、書き込み対象のバッファと読み出し対象のバッファの切り替え制御を行い、
    少なくとも読み出しが終了したときに、前記セレクタに選択されなかったバッファに未読データがあれば、前記セレクタに選択されなかった物理バッファと読み出し対象のバッファの切り替え制御を行うこと、
    を特徴とする画像処理装置。
  9. 前記バッファ制御装置は、更に、
    少なくとも書き込みが終了したときに、前記読み出し対象のバッファに未読データがあり、かつ、前記セレクタに選択されなかったバッファに未読データが無ければ、前記書き込み対象のバッファとセレクタに選択されなかったバッファの切り替え制御を行うこと、
    を特徴とする請求項8に記載の画像処理装置。
  10. 請求項9に記載の画像処理装置において、
    前記バッファ制御装置は、
    書き込み対象のバッファへの書き込み完了時にオン状態にセットされる書き込みバッファ有効フラグと、読み出し対象のバッファからの読出し完了時にオフ状態にセットされる読み出しバッファ有効フラグと、前記セレクタから選択されていない中間バッファに参照の有効データが格納されている場合にオン状態にセットされる中間バッファ有効フラグと、を記憶する記憶部と、
    (A)書き込みバッファ有効フラグがオン状態かつ、前記中間バッファ有効フラグと読み出しバッファ有効フラグがオフ状態のときは、前記書き込み対象のバッファと読み出し対象のバッファを切り替えるよう前記セレクタを動作させ、
    (B)書き込みバッファ有効フラグと読み出しバッファ有効フラグがオン状態かつ、前記中間バッファ有効フラグがオフ状態のときは、前記書き込み対象のバッファと中間バッファを切り替えるよう前記セレクタを動作させ、
    (C)中間バッファ有効フラグがオン状態かつ、読み出しバッファ有効フラグがオフ状態のときは、前記読み出し対象のバッファと中間バッファを切り替えるよう前記セレクタを動作させ、
    (D)前記(A)乃至(C)の切り替え処理を行った場合に、それぞれ切り替えを行ったバッファの有効フラグの状態を反転させるバッファ制御回路と、を備えたこと、
    を特徴とする画像処理装置。
  11. 更に、データ転送方式の選択状態を保持するデータ転送方式選択レジスタを有し、
    前記バッファ制御回路は、データ転送方式選択レジスタに所定値がセットされた状態において、読み出し対象のバッファが所定時間未参照状態である場合、前記バッファの内容をクリアすること、
    を特徴とする請求項8乃至10いずれか一に記載の画像処理装置。
  12. 更に、データ転送方式の選択状態を保持するデータ転送方式選択レジスタを有し、
    前記バッファ制御回路は、データ転送方式選択レジスタに所定値がセットされた状態において、すべてのバッファが所定時間未参照状態である場合、前記セレクタに選択されていないバッファの内容をクリアすること、
    を特徴とする請求項8乃至11いずれか一に記載の画像処理装置。
  13. 更に、データ転送方式の選択状態を保持するデータ転送方式選択レジスタを有し、
    前記バッファ制御回路は、データ転送方式選択レジスタに所定値がセットされた状態においては、データ参照側から受信完了通知を受け取ってから、前記読み出し対象のバッファの内容をクリアすること、
    を特徴とする請求項8乃至12いずれか一に記載の画像処理装置。
  14. 更に、バッファの分割数を切り替えるバッファ分割選択レジスタを有し、
    前記バッファ制御回路は、バッファ分割選択レジスタに所定値がセットされた状態においては、前記物理バッファを用いてダブルバッファを構成し、FIFO制御を実行すること、
    を特徴とする請求項8乃至13いずれか一に記載の画像処理装置。
  15. 少なくとも3つのバッファに分割可能な物理バッファと、前記各バッファから読み出し及び書き込み対象のバッファを選択するセレクタと、を備え、データ提供部からデータ参照部へとデータを転送するデータ転送装置におけるバッファリング方法であって、
    前記データ転送装置が、
    少なくとも読み出しが終了したときに、前記書き込み対象のバッファへの書き込みが終了しており、かつ、前記セレクタに選択されなかったバッファに未読データが無ければ、書き込み対象のバッファと読み出し対象のバッファの切り替え制御を行い、
    少なくとも読み出しが終了したときに、前記セレクタに選択されなかったバッファに未読データがあれば、前記セレクタに選択されなかった物理バッファと読み出し対象のバッファの切り替え制御を行うこと、
    を特徴とするデータ転送制御方法。
  16. 請求項15に記載のデータ転送制御方法において、
    前記データ転送装置は、更に、
    少なくとも書き込みが終了したときに、前記読み出し対象のバッファに未読データがあり、かつ、前記セレクタに選択されなかったバッファに未読データが無ければ、前記書き込み対象のバッファとセレクタに選択されなかったバッファの切り替え制御を行うこと、
    を特徴とするデータ転送制御方法。
  17. 請求項16に記載のデータ転送制御方法であって、
    前記データ転送装置は、
    書き込み対象のバッファへの書き込み完了時にオン状態にセットされる書き込みバッファ有効フラグと、読み出し対象のバッファからの読出し完了時にオフ状態にセットされる読み出しバッファ有効フラグと、前記セレクタから選択されていない中間バッファに参照の有効データが格納されている場合にオン状態にセットされる中間バッファ有効フラグと、を参照し、
    (A)書き込みバッファ有効フラグがオン状態かつ、前記中間バッファ有効フラグと読み出しバッファ有効フラグがオフ状態のときは、前記書き込み対象のバッファと読み出し対象のバッファを切り替えるよう前記セレクタを動作させ、
    (B)書き込みバッファ有効フラグと読み出しバッファ有効フラグがオン状態かつ、前記中間バッファ有効フラグがオフ状態のときは、前記書き込み対象のバッファと中間バッファを切り替えるよう前記セレクタを動作させ、
    (C)中間バッファ有効フラグがオン状態かつ、読み出しバッファ有効フラグがオフ状態のときは、前記読み出し対象のバッファと中間バッファを切り替えるよう前記セレクタを動作させ、
    (D)前記(A)乃至(C)の切り替え処理を行った場合に、それぞれ切り替えを行ったバッファの有効フラグの状態を反転させること、
    を特徴とするデータ転送制御方法。
JP2005051599A 2005-02-25 2005-02-25 データ転送装置、画像処理装置及びデータ転送制御方法 Active JP4749002B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005051599A JP4749002B2 (ja) 2005-02-25 2005-02-25 データ転送装置、画像処理装置及びデータ転送制御方法
TW095106028A TWI303028B (en) 2005-02-25 2006-02-23 Data transfer control device, image processing device, and data transfer control method
CNB2006100094733A CN100445975C (zh) 2005-02-25 2006-02-23 数据传输控制装置、图像处理装置和数据传输控制方法
US11/360,516 US7657673B2 (en) 2005-02-25 2006-02-24 Data transfer control device, image processing device, and data transfer control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005051599A JP4749002B2 (ja) 2005-02-25 2005-02-25 データ転送装置、画像処理装置及びデータ転送制御方法

Publications (3)

Publication Number Publication Date
JP2006236114A true JP2006236114A (ja) 2006-09-07
JP2006236114A5 JP2006236114A5 (ja) 2009-04-16
JP4749002B2 JP4749002B2 (ja) 2011-08-17

Family

ID=36935979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005051599A Active JP4749002B2 (ja) 2005-02-25 2005-02-25 データ転送装置、画像処理装置及びデータ転送制御方法

Country Status (4)

Country Link
US (1) US7657673B2 (ja)
JP (1) JP4749002B2 (ja)
CN (1) CN100445975C (ja)
TW (1) TWI303028B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102750665A (zh) * 2012-06-01 2012-10-24 上海鼎为软件技术有限公司 一种图形处理方法、图形处理装置及移动终端
JP2015505409A (ja) * 2012-01-06 2015-02-19 インテル コーポレイション データを別の記憶装置にコピーせずにデータソースによりバッファに格納されたデータを処理するためのポインタのスワッピング

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007183816A (ja) * 2006-01-06 2007-07-19 Elpida Memory Inc メモリ制御装置
JP4381434B2 (ja) * 2007-06-28 2009-12-09 株式会社東芝 携帯電話機
KR101421054B1 (ko) * 2007-08-06 2014-07-18 삼성전자주식회사 버퍼를 이용한 연산 분산 방법 및 이를 이용한 연산 분산시스템
US20090300232A1 (en) * 2008-05-29 2009-12-03 Himax Technologies Limited Data transmission method between a host device and a display apparatus
TWI476609B (zh) * 2009-01-16 2015-03-11 Alibaba Group Holding Ltd Data Processing Method and System of Large Data Quantity
JP5637145B2 (ja) * 2009-11-26 2014-12-10 日本電気株式会社 バスモニタ回路及びバスモニタ方法
US8938561B2 (en) * 2013-01-10 2015-01-20 Skymedi Corporation Time-sharing buffer access system
US9632803B2 (en) * 2013-12-05 2017-04-25 Red Hat, Inc. Managing configuration states in an application server
US9720742B2 (en) * 2014-05-15 2017-08-01 GM Global Technology Operations LLC Service and system supporting coherent data access on multicore controller
US9843436B2 (en) * 2015-06-27 2017-12-12 Intel Corporation Flexible interconnect architecture
US9697318B2 (en) * 2015-10-08 2017-07-04 Altera Corporation State visibility and manipulation in integrated circuits
EP3668615A4 (en) * 2017-09-19 2021-04-28 BAE Systems Controls Inc. SYSTEM AND PROCEDURE FOR MANAGING MULTI-CORE ACCESS TO SHARED PORTS
US11221976B2 (en) * 2019-01-25 2022-01-11 Microchip Technology Incorporated Allocation of buffer interfaces for moving data, and related systems, methods and devices
US11288193B2 (en) * 2019-05-06 2022-03-29 Cirrus Logic, Inc. Flexible, non-blocking asynchronous transfer of time-variant atomic data

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282938A (ja) * 1991-03-12 1992-10-08 Yokogawa Electric Corp 通信制御装置
JPH08102908A (ja) * 1994-10-03 1996-04-16 Canon Inc 再生装置
JPH08163559A (ja) * 1994-12-07 1996-06-21 Graphics Commun Lab:Kk 低遅延モード画像復号方法および装置
JPH1165974A (ja) * 1997-08-22 1999-03-09 Yokogawa Electric Corp 通信ネットワークシステム
JP2001282650A (ja) * 2000-03-29 2001-10-12 Mitsubishi Electric Corp データバッファリング装置およびこのデータバッファリング装置を用いた分散制御システム
JP2002074336A (ja) * 2000-08-28 2002-03-15 Matsushita Electric Works Ltd 画像処理検査装置及び画像処理検査方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863228A (en) * 1973-12-13 1975-01-28 Honeywell Inf Systems Apparatus for detecting and elminating a transfer of noise records to a data processing apparatus
JPH07122868B2 (ja) * 1988-11-29 1995-12-25 日本電気株式会社 情報処理装置
JP3316592B2 (ja) * 1991-06-17 2002-08-19 サン・マイクロシステムズ・インコーポレーテッド 二重バッファ・出力ディスプレー・システム、および、第1のフレーム・バッファおよび第2のフレーム・バッファ相互間の切り換えを行う方法
EP0646871B1 (en) * 1993-10-05 2003-11-26 Hitachi, Ltd. Data transfer control system
US5884099A (en) * 1996-05-31 1999-03-16 Sun Microsystems, Inc. Control circuit for a buffer memory to transfer data between systems operating at different speeds
JPH11120156A (ja) * 1997-10-17 1999-04-30 Nec Corp マルチプロセッサシステムにおけるデータ通信方式
JP3827057B2 (ja) * 2000-02-23 2006-09-27 シャープ株式会社 データレート変換装置
US6907479B2 (en) * 2001-07-18 2005-06-14 Integrated Device Technology, Inc. Integrated circuit FIFO memory devices that are divisible into independent FIFO queues, and systems and methods for controlling same
TWI235919B (en) 2002-03-05 2005-07-11 Via Tech Inc Data-transmission control method
JP3703439B2 (ja) * 2002-03-19 2005-10-05 Necマイクロシステム株式会社 データ転送制御装置及び方法
US6894692B2 (en) * 2002-06-11 2005-05-17 Hewlett-Packard Development Company, L.P. System and method for sychronizing video data streams
TWI233305B (en) 2003-11-03 2005-05-21 Benq Corp Method for transmitting data by an audio and video playback system
JP3726911B2 (ja) * 2004-05-24 2005-12-14 セイコーエプソン株式会社 送信回路、データ転送制御装置及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282938A (ja) * 1991-03-12 1992-10-08 Yokogawa Electric Corp 通信制御装置
JPH08102908A (ja) * 1994-10-03 1996-04-16 Canon Inc 再生装置
JPH08163559A (ja) * 1994-12-07 1996-06-21 Graphics Commun Lab:Kk 低遅延モード画像復号方法および装置
JPH1165974A (ja) * 1997-08-22 1999-03-09 Yokogawa Electric Corp 通信ネットワークシステム
JP2001282650A (ja) * 2000-03-29 2001-10-12 Mitsubishi Electric Corp データバッファリング装置およびこのデータバッファリング装置を用いた分散制御システム
JP2002074336A (ja) * 2000-08-28 2002-03-15 Matsushita Electric Works Ltd 画像処理検査装置及び画像処理検査方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015505409A (ja) * 2012-01-06 2015-02-19 インテル コーポレイション データを別の記憶装置にコピーせずにデータソースによりバッファに格納されたデータを処理するためのポインタのスワッピング
CN102750665A (zh) * 2012-06-01 2012-10-24 上海鼎为软件技术有限公司 一种图形处理方法、图形处理装置及移动终端
CN102750665B (zh) * 2012-06-01 2014-09-24 上海鼎为电子科技(集团)有限公司 一种图形处理方法、图形处理装置及移动终端

Also Published As

Publication number Publication date
CN100445975C (zh) 2008-12-24
TW200705200A (en) 2007-02-01
US20060212662A1 (en) 2006-09-21
TWI303028B (en) 2008-11-11
US7657673B2 (en) 2010-02-02
JP4749002B2 (ja) 2011-08-17
CN1825295A (zh) 2006-08-30

Similar Documents

Publication Publication Date Title
JP4749002B2 (ja) データ転送装置、画像処理装置及びデータ転送制御方法
US7433977B2 (en) DMAC to handle transfers of unknown lengths
CN112835829B (zh) 多通道dma传输测控信号的方法
US8494010B2 (en) Data transfer device, data transmitting device, data receiving device, and data transfer method
JPH0836877A (ja) キュー装置
JP3680763B2 (ja) データ転送制御装置及び電子機器
JP2001216194A (ja) 演算処理装置
JP2006259898A (ja) I/oコントローラ、信号処理システム、およびデータ転送方法
CA2289192C (en) Communication dma device
WO2024021801A1 (zh) 报文转发装置及方法、通信芯片及网络设备
US20080147906A1 (en) DMA Transferring System, DMA Controller, and DMA Transferring Method
CN115955441A (zh) 一种基于tsn队列的管理调度方法、装置
US20130111079A1 (en) Data processing device, chain and method, and corresponding computer program
JP5316696B2 (ja) データブロック読出制御装置
JP2674510B2 (ja) パケット受信装置
US20080240157A1 (en) Received frame processing device, received frame processing system and received frame processing method
JP2006253790A (ja) パケット伝送装置及びパケット伝送方法
JP2004070423A (ja) Usbコントローラおよびそのデータ転送制御方法
JP2002252852A (ja) 符号供給装置および半導体集積回路
JP2000013438A (ja) ゲートウェイ装置
WO2013136857A1 (ja) データ処理システム、半導体集積回路およびその制御方法
JP2000295295A (ja) ブロック・データ転送用バッファメモリ及びシリアルデータ送受信システム
JP2006049957A (ja) 記憶装置
JP2004318315A (ja) データ通信装置
JP2002215567A (ja) Usb制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent or registration of utility model

Ref document number: 4749002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350