JP2006236106A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006236106A5 JP2006236106A5 JP2005051370A JP2005051370A JP2006236106A5 JP 2006236106 A5 JP2006236106 A5 JP 2006236106A5 JP 2005051370 A JP2005051370 A JP 2005051370A JP 2005051370 A JP2005051370 A JP 2005051370A JP 2006236106 A5 JP2006236106 A5 JP 2006236106A5
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- processing means
- data
- stage
- performs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims 24
Claims (6)
- 複数のデータ処理手段と、
前記複数のデータ処理手段に実行させるデータ処理の内容と前記複数のデータ処理手段間の接続経路とを構成する構成手段とを有し、
前記構成手段は、
前記複数のデータ処理手段のうちの第1のデータ処理手段が処理したデータを前記複数のデータ処理手段のうちの第2のデータ処理手段が処理するように前記接続経路を構成するとともに、前記第1及び前記第2のデータ処理手段のそれぞれが第1の処理を実施するように前記第1及び前記第2のデータ処理手段のそれぞれのデータ処理の内容を構成し、
前記第1のデータ処理手段に第2の処理を実施すべきデータが入力されるタイミングで、前記第1のデータ処理手段が第2の処理を実施するように前記第1のデータ処理手段のデータ処理の内容を変更し、
前記第1のデータ処理手段により第2の処理が実施されたデータに対して前記第2のデータ処理手段により第2の処理が実施されるタイミングで、前記第2のデータ処理手段が第2の処理を実施するように前記第2のデータ処理手段のデータ処理の内容を変更することを特徴とするデータ処理装置。 - 複数のデータ処理手段と、
前記複数のデータ処理手段に実行させるデータ処理の内容と前記複数のデータ処理手段間の接続経路とを構成する構成手段とを有し、
前記構成手段は、
前記複数のデータ処理手段がパイプライン構成のデータフローを実現するように前記接続経路を構成するとともに、前記複数のデータ処理手段のそれぞれが第1の処理を実施するように前記複数のデータ処理手段のそれぞれのデータ処理の内容を構成し、
前記パイプライン構成のデータフローを実現する前記複数のデータ処理手段のうちの第1段目のデータ処理手段に第2の処理を実施すべきデータが入力されるタイミングで、前記第1段目のデータ処理手段が第2の処理を実施するように前記第1段目のデータ処理手段のデータ処理の内容を変更し、
前記第1段目のデータ処理手段により第2の処理が実施されたデータに対して前記パイプライン構成のデータフローを実現する前記複数のデータ処理手段のうちの第2段目のデータ処理手段により第2の処理が実施されるタイミングで、前記第2段目のデータ処理手段が第2の処理を実施するように前記第2段目のデータ処理手段のデータ処理の内容を変更することを特徴とするデータ処理装置。 - 複数のデータ処理手段に実行させるデータ処理の内容と前記複数のデータ処理手段間の接続経路とを構成する構成方法において、
構成手段が、
前記複数のデータ処理手段のうちの第1のデータ処理手段が処理したデータを前記複数のデータ処理手段のうちの第2のデータ処理手段が処理するように前記接続経路を構成するとともに、前記第1及び前記第2のデータ処理手段のそれぞれが第1の処理を実施するように前記第1及び前記第2のデータ処理手段のそれぞれのデータ処理の内容を構成し、
前記第1のデータ処理手段に第2の処理を実施すべきデータが入力されるタイミングで、前記第1のデータ処理手段が第2の処理を実施するように前記第1のデータ処理手段のデータ処理の内容を変更し、
前記第1のデータ処理手段により第2の処理が実施されたデータに対して前記第2のデータ処理手段により第2の処理が実施されるタイミングで、前記第2のデータ処理手段が第2の処理を実施するように前記第2のデータ処理手段のデータ処理の内容を変更することを特徴とする構成方法。 - 複数のデータ処理手段に実行させるデータ処理の内容と前記複数のデータ処理手段間の接続経路とを構成する構成方法において、
構成手段が、
前記複数のデータ処理手段がパイプライン構成のデータフローを実現するように前記接続経路を構成するとともに、前記複数のデータ処理手段のそれぞれが第1の処理を実施するように前記複数のデータ処理手段のそれぞれのデータ処理の内容を構成し、
前記パイプライン構成のデータフローを実現する前記複数のデータ処理手段のうちの第1段目のデータ処理手段に第2の処理を実施すべきデータが入力されるタイミングで、前記第1段目のデータ処理手段が第2の処理を実施するように前記第1段目のデータ処理手段のデータ処理の内容を変更し、
前記第1段目のデータ処理手段により第2の処理が実施されたデータに対して前記パイプライン構成のデータフローを実現する前記複数のデータ処理手段のうちの第2段目のデータ処理手段により第2の処理が実施されるタイミングで、前記第2段目のデータ処理手段が第2の処理を実施するように前記第2段目のデータ処理手段のデータ処理の内容を変更することを特徴とする構成方法。 - 複数のデータ処理手段に実行させるデータ処理の内容と前記複数のデータ処理手段間の接続経路とを構成する構成手順をコンピュータに実行させるためのプログラムにおいて、
前記複数のデータ処理手段のうちの第1のデータ処理手段が処理したデータを前記複数のデータ処理手段のうちの第2のデータ処理手段が処理するように前記接続経路を構成するとともに、前記第1及び前記第2のデータ処理手段のそれぞれが第1の処理を実施するように前記第1及び前記第2のデータ処理手段のそれぞれのデータ処理の内容を構成する手順と、
前記第1のデータ処理手段に第2の処理を実施すべきデータが入力されるタイミングで、前記第1のデータ処理手段が第2の処理を実施するように前記第1のデータ処理手段のデータ処理の内容を変更する手順と、
前記第1のデータ処理手段により第2の処理が実施されたデータに対して前記第2のデータ処理手段により第2の処理が実施されるタイミングで、前記第2のデータ処理手段が第2の処理を実施するように前記第2のデータ処理手段のデータ処理の内容を変更する手順とをコンピュータに実行させるためのプログラム。 - 複数のデータ処理手段に実行させるデータ処理の内容と前記複数のデータ処理手段間の接続経路とを構成する構成手順をコンピュータに実行させるためのプログラムにおいて、
前記複数のデータ処理手段がパイプライン構成のデータフローを実現するように前記接続経路を構成するとともに、前記複数のデータ処理手段のそれぞれが第1の処理を実施するように前記複数のデータ処理手段のそれぞれのデータ処理の内容を構成する手順と、
前記パイプライン構成のデータフローを実現する前記複数のデータ処理手段のうちの第1段目のデータ処理手段に第2の処理を実施すべきデータが入力されるタイミングで、前記第1段目のデータ処理手段が第2の処理を実施するように前記第1段目のデータ処理手段のデータ処理の内容を変更する手順と、
前記第1段目のデータ処理手段により第2の処理が実施されたデータに対して前記パイプライン構成のデータフローを実現する前記複数のデータ処理手段のうちの第2段目のデータ処理手段により第2の処理が実施されるタイミングで、前記第2段目のデータ処理手段が第2の処理を実施するように前記第2段目のデータ処理手段のデータ処理の内容を変更する手順とをコンピュータに実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005051370A JP2006236106A (ja) | 2005-02-25 | 2005-02-25 | データ処理装置及びデータ処理方法 |
US11/354,383 US7613899B2 (en) | 2005-02-25 | 2006-02-15 | Reconfigurable data processing device and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005051370A JP2006236106A (ja) | 2005-02-25 | 2005-02-25 | データ処理装置及びデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006236106A JP2006236106A (ja) | 2006-09-07 |
JP2006236106A5 true JP2006236106A5 (ja) | 2008-04-10 |
Family
ID=36933137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005051370A Pending JP2006236106A (ja) | 2005-02-25 | 2005-02-25 | データ処理装置及びデータ処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7613899B2 (ja) |
JP (1) | JP2006236106A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4795025B2 (ja) * | 2006-01-13 | 2011-10-19 | キヤノン株式会社 | ダイナミックリコンフィギャラブルデバイス、制御方法、及びプログラム |
JP4861030B2 (ja) * | 2006-03-24 | 2012-01-25 | 株式会社東芝 | 半導体装置 |
JP4950796B2 (ja) * | 2007-07-31 | 2012-06-13 | 株式会社東芝 | 半導体装置 |
JP5711889B2 (ja) * | 2010-01-27 | 2015-05-07 | スパンション エルエルシー | リコンフィギュラブル回路および半導体集積回路 |
JP6638362B2 (ja) | 2015-12-11 | 2020-01-29 | 富士通株式会社 | 演算処理装置、演算処理システムおよび演算処理方法 |
JP7325210B2 (ja) * | 2019-04-08 | 2023-08-14 | キヤノン株式会社 | 情報処理装置及びその制御方法 |
US20210406007A1 (en) * | 2020-06-30 | 2021-12-30 | Western Digital Technologies, Inc. | Generating optimized microcode instructions for dynamic programming based on idempotent semiring operations |
US20210406009A1 (en) * | 2020-06-30 | 2021-12-30 | Western Digital Technologies, Inc. | Apparatus for optimized microcode instructions for dynamic programming based on idempotent semiring operations |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2129882A1 (en) * | 1993-08-12 | 1995-02-13 | Soheil Shams | Dynamically reconfigurable interprocessor communication network for simd multiprocessors and apparatus implementing same |
US5892962A (en) * | 1996-11-12 | 1999-04-06 | Lucent Technologies Inc. | FPGA-based processor |
JPH11259436A (ja) * | 1998-03-10 | 1999-09-24 | Toppan Printing Co Ltd | データ並列処理方法 |
FR2795839B1 (fr) * | 1999-07-02 | 2001-09-07 | Commissariat Energie Atomique | Procede de reconfiguration applicable a un reseau d'elements fonctionnels identiques |
US6681341B1 (en) * | 1999-11-03 | 2004-01-20 | Cisco Technology, Inc. | Processor isolation method for integrated multi-processor systems |
US6438737B1 (en) * | 2000-02-15 | 2002-08-20 | Intel Corporation | Reconfigurable logic for a computer |
JP3674515B2 (ja) * | 2000-02-25 | 2005-07-20 | 日本電気株式会社 | アレイ型プロセッサ |
JP2002026721A (ja) * | 2000-07-10 | 2002-01-25 | Fuji Xerox Co Ltd | 情報処理装置 |
JP4411786B2 (ja) | 2001-01-19 | 2010-02-10 | ソニー株式会社 | 演算システム |
US6757761B1 (en) * | 2001-05-08 | 2004-06-29 | Tera Force Technology Corp. | Multi-processor architecture for parallel signal and image processing |
US6874079B2 (en) * | 2001-07-25 | 2005-03-29 | Quicksilver Technology | Adaptive computing engine with dataflow graph based sequencing in reconfigurable mini-matrices of composite functional blocks |
US7159099B2 (en) * | 2002-06-28 | 2007-01-02 | Motorola, Inc. | Streaming vector processor with reconfigurable interconnection switch |
JP4264529B2 (ja) * | 2002-07-19 | 2009-05-20 | ソニー株式会社 | 画像処理装置およびその方法 |
US7320064B2 (en) * | 2004-07-23 | 2008-01-15 | Honeywell International Inc. | Reconfigurable computing architecture for space applications |
-
2005
- 2005-02-25 JP JP2005051370A patent/JP2006236106A/ja active Pending
-
2006
- 2006-02-15 US US11/354,383 patent/US7613899B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006236106A5 (ja) | ||
IL206176A0 (en) | Apparatus and method for performing permutation operations on data | |
WO2007095397A3 (en) | Programmable processing unit | |
JP2017207765A5 (ja) | 表示装置の駆動方法 | |
WO2011084214A3 (en) | Method and apparatus for performing a shift and exclusive or operation in a single instruction | |
JP2010164953A5 (ja) | ||
JP2015531934A5 (ja) | ||
WO2007082044A3 (en) | Method and apparatus for processing algorithm steps of multimedia data in parallel processing systems | |
JP2010539593A5 (ja) | ||
GB2430831B (en) | Apparatuses, computer program product, and method for digital image processing | |
GB0518013D0 (en) | Method,apparatus and computer program product for sharing resources | |
WO2006116046A3 (en) | Asynchronous processor | |
WO2006122990A3 (es) | Aparato, sistema y método de dispositivo de memoria para conjuntos múltiples de instrucciones de tipo especulativo | |
WO2008037715A3 (en) | Dual independent and shared resource vector execution units with shared register file | |
SG10201912923QA (en) | System, method, and computer program product for incorporating knowledge from more complex models in simpler models | |
WO2006109240A3 (en) | Fast fourier transform architecture | |
WO2008027567A3 (en) | Integral parallel machine | |
WO2007017395A3 (de) | Verfahren und vorrichtung zum vergleich von daten bei einem rechnersystem mit wenigstens zwei ausführungseinheiten | |
JP2007233973A5 (ja) | ||
EP2025159A4 (en) | DEVICE, ARRANGEMENT, METHOD AND COMPUTER PROGRAM PRODUCT FOR DIGITAL VIDEO PROCESSING | |
GB2423386B (en) | Data processing apparatus and method for performing a reciprocal operation on an input value to produce a result value | |
JP2010011228A5 (ja) | ||
JP2019155124A5 (ja) | 情報処理装置及びプログラム | |
JP2010257342A5 (ja) | ||
EP2012522A3 (en) | Image processing device, image processing method, and computer program product for image processing |