JP2006216683A

JP2006216683A - Semiconductor device

Info

Publication number: JP2006216683A
Application number: JP2005026503A
Authority: JP
Inventors: Isao Takeda; 庸武田; Susumu Inoue; 晋井上; Yutaka Maruo; 豊丸尾
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-02-02
Filing date: 2005-02-02
Publication date: 2006-08-17

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device where invasion of light can be reduced and fluctuation of a characteristic is suppressed. SOLUTION: The semiconductor device comprises a shielded region 10A comprising a semiconductor element, a shielding region 10B surrounding the shielded region, a first shielding film 24 arranged above the shielding region 10A, an aperture 26 formed in the first shielding film 24, and wirings 124 and 134 which are electrically connected to the semiconductor element. Wirings 124 and 134 are pulled out to an external side from the aperture 26. COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、光を受けることにより特性が変動しうる半導体素子を含む半導体装置に関する。 The present invention relates to a semiconductor device including a semiconductor element whose characteristics can be changed by receiving light.

光をうけることにより、その特性が変動しうる半導体素子として、ＭＯＳトランジスタや、フローティングゲート電極を有する不揮発性メモリなどが挙げられる。これらの半導体素子は、特に、ベアチップなどのＣＯＧ実装法などにより実装される場合、光があたってしまい、ＭＯＳトランジスタであればオンオフ特性の変動や、また不揮発性メモリであれば、フローティングゲート電極に注入された電子が抜けてしまうことなどがある。このような半導体素子の特性の変動を防ぐために、これらのデバイスが設けられている領域の上方には、光が照射されることを防ぐための遮光層が設けられている。 As a semiconductor element whose characteristics can be changed by receiving light, a MOS transistor, a nonvolatile memory having a floating gate electrode, and the like can be given. These semiconductor elements are exposed to light, particularly when mounted by a COG mounting method such as a bare chip, etc., and if a MOS transistor, on-off characteristics change, and if a non-volatile memory, the floating gate electrode. The injected electrons may be lost. In order to prevent such fluctuations in the characteristics of the semiconductor element, a light shielding layer for preventing light from being irradiated is provided above the region where these devices are provided.

遮光技術の１つとして、特開２００３−１２４３６３号公報に開示された技術を挙げることができる。特開２００３−１２４３６３号公報には、メモリセルアレイ有効領域と、その外側を囲むように遮光領域が設けられており、遮光領域には、異なるレベルに設けられたビア層とコンタクト層とを有している。そして、このビア層とコンタクト層とを千鳥状に配置して、横および斜め方向からの光の進入を抑制するという技術である。
特開２００３−１２４３６３号公報 As one of the light shielding techniques, a technique disclosed in Japanese Patent Laid-Open No. 2003-124363 can be cited. In Japanese Patent Laid-Open No. 2003-124363, a memory cell array effective region and a light shielding region are provided so as to surround the outside, and the light shielding region has via layers and contact layers provided at different levels. ing. The via layer and the contact layer are arranged in a zigzag pattern to suppress the entrance of light from the lateral and oblique directions.
JP 2003-124363 A

しかし、斜め方向および横方向からの光の進入を低減するために、メモリセルアレイ有効領域を囲むように遮光領域を設けたとしても、メモリセルアレイ有効領域から、信号線などの配線を遮光領域の外側に引き延ばす必要などがある。そのため、千鳥状に配置されたビア層およびコンタクト層で完全にメモリセルアレイ有効領域の周囲を囲むことができず、光の進入を十分に抑制できないことがある。 However, even if a light shielding region is provided so as to surround the memory cell array effective region in order to reduce the ingress of light from the oblique direction and the horizontal direction, wiring such as a signal line from the memory cell array effective region is arranged outside the light shielding region. There is a need to extend it. For this reason, the via layer and the contact layer arranged in a staggered pattern cannot completely surround the memory cell array effective region, and light entry may not be sufficiently suppressed.

本発明の目的は、特に、横方向および斜め方向からの光の進入を低減でき、特性の変動が抑制された半導体装置を提供することにある。 In particular, an object of the present invention is to provide a semiconductor device that can reduce the ingress of light from a lateral direction and an oblique direction and suppresses fluctuations in characteristics.

（１）本発明の第１の半導体装置は、
半導体素子を含む被遮光領域と、
前記被遮光領域を囲む遮光領域と、
少なくとも前記被遮光領域の上方に設けられた第１遮光膜と、
前記第１遮光膜に設けられた開孔と、
前記半導体素子とコンタクト層を介して電気的に接続された配線と、を含み、
前記配線は、前記開孔から外側に引き出されている。 (1) The first semiconductor device of the present invention is
A light-shielded region including a semiconductor element;
A light shielding area surrounding the light shielding area;
A first light-shielding film provided at least above the light-shielded region;
An opening provided in the first light-shielding film;
A wiring electrically connected to the semiconductor element through a contact layer,
The wiring is drawn out from the opening.

本発明の半導体装置において、前記遮光領域は、
前記第１遮光膜と同一のレベルに設けられた金属膜と、
前記金属膜と半導体層との相互間を接続する接続用金属層と、を含むことができる。 In the semiconductor device of the present invention, the light shielding region is
A metal film provided at the same level as the first light shielding film;
And a metal layer for connection that connects the metal film and the semiconductor layer.

なお、ここで接続用金属層とは、半導体層と金属膜との間に設けられる層間絶縁層中のコンタクト層の他、第１遮光膜より下方のレベルに設けられる他の金属膜があったときには、半導体層と他の金属膜との間のコンタクト層および金属膜間のビア層のことをいう。 Here, the connection metal layer includes a contact layer in an interlayer insulating layer provided between the semiconductor layer and the metal film, and other metal films provided at a level below the first light shielding film. Sometimes it refers to a contact layer between a semiconductor layer and another metal film and a via layer between metal films.

（２）本発明の第２の半導体装置は、
半導体層に設けられた半導体素子と、
前記半導体素子の上方に設けられた第１層間絶縁層と、
前記第１層間絶縁層の上に設けられ、少なくとも前記半導体素子の上方に設けられた第１遮光膜と、
前記第１遮光膜に設けられた開孔と、
前記開孔内に配置され、前記第１遮光膜と同一のレベルに設けられた第１配線と、
前記第１層間絶縁層に設けられ、前記半導体素子と前記第１配線とを電気的に接続するコンタクト層と、
前記第１遮光膜の上方に設けられた第２層間絶縁層と、
前記第２層間絶縁層の上方に設けられ外側に延伸される第２配線と、
前記第２層間絶縁層に設けられ、前記第１配線と前記第２配線とを電気的に接続するビア層と、
前記半導体素子の外側には、前記第１遮光膜と前記半導体層と接続する接続用金属層が該半導体素子を囲むように設けられている。 (2) The second semiconductor device of the present invention is
A semiconductor element provided in the semiconductor layer;
A first interlayer insulating layer provided above the semiconductor element;
A first light shielding film provided on the first interlayer insulating layer and provided at least above the semiconductor element;
An opening provided in the first light-shielding film;
A first wiring disposed in the opening and provided at the same level as the first light shielding film;
A contact layer provided in the first interlayer insulating layer and electrically connecting the semiconductor element and the first wiring;
A second interlayer insulating layer provided above the first light shielding film;
A second wiring provided above the second interlayer insulating layer and extending outward;
A via layer provided in the second interlayer insulating layer and electrically connecting the first wiring and the second wiring;
A connection metal layer connected to the first light shielding film and the semiconductor layer is provided outside the semiconductor element so as to surround the semiconductor element.

本発明の第１および第２の半導体装置によれば、半導体素子の上方には遮光膜が、外側には、コンタクト層やビア層を含む遮光領域が設けられ、上方向、横方向、斜め上方向からの光の進入が抑制されている。また、半導体素子に接続された配線層を外側に引き出す際には、遮光膜に設けられた開孔から引き出されている。このことは、従来にかかる半導体装置が、横方向から引き出していたことと比して、光の進入を抑制する効果を向上させることができる。つまり、横方向から引き出す際には、配線を引き出す部分において、層間絶縁層の膜厚分の隙間ができてしまうこととなるが、本発明にかかる第１および第２の半導体装置では、遮光膜２４の膜厚分の隙間で足りることとなる。一般に、層間絶縁層の膜厚と配線をなす導電層の膜厚とでは、導電層の方が小さく、膜厚の小さい分だけ光の進入経路を小さくできることとなる。さらに、遮光膜２４に設ける開孔２６を許容されるデザインルールの中で最大限に小さくすることができる。そのため、光の進入の抑制効果をさらに高めることができ、信頼性の向上した半導体装置を提供することができる。 According to the first and second semiconductor devices of the present invention, the light shielding film is provided above the semiconductor element, and the light shielding region including the contact layer and the via layer is provided on the outer side. The entrance of light from the direction is suppressed. Further, when the wiring layer connected to the semiconductor element is pulled out, the wiring layer is pulled out from the opening provided in the light shielding film. This can improve the effect of suppressing the ingress of light as compared to the case where the conventional semiconductor device is pulled out from the lateral direction. That is, when the wiring is drawn out from the lateral direction, a gap corresponding to the film thickness of the interlayer insulating layer is formed in the portion where the wiring is drawn out. In the first and second semiconductor devices according to the present invention, the light shielding film A gap corresponding to 24 film thicknesses is sufficient. In general, the conductive layer is smaller in the thickness of the interlayer insulating layer and the conductive layer forming the wiring, and the light entry path can be made smaller by the smaller thickness. Furthermore, the opening 26 provided in the light shielding film 24 can be made as small as possible within an allowable design rule. Therefore, the effect of suppressing the entry of light can be further increased, and a semiconductor device with improved reliability can be provided.

なお、本発明の第１および第２の半導体装置において、特定のＡ層「以下、「Ａ層」という」の上方に設けられた特定のＢ層（以下、「Ｂ層」という）というとき、Ａ層の上に直接Ｂ層が設けられている場合の他、Ａ層の上に他の層を介してＢ層が設けられている場合をも含む意味である。 In the first and second semiconductor devices of the present invention, when a specific B layer (hereinafter referred to as “B layer”) provided above a specific A layer “hereinafter referred to as“ A layer ””, In addition to the case where the B layer is provided directly on the A layer, this also includes the case where the B layer is provided on the A layer via another layer.

本発明の第１および第２の半導体装置は、さらに、下記の態様をとることができる。 The first and second semiconductor devices of the present invention can further take the following aspects.

（Ａ）本発明の半導体装置において、前記第１遮光膜とは異なるレベルに設けられ、前記開孔と重なる位置に設けられた第２遮光膜と、を含むことができる。 (A) The semiconductor device of the present invention may include a second light shielding film provided at a level different from that of the first light shielding film and provided at a position overlapping the opening.

この態様によれば、開孔から進入しうる光を第２遮光膜が遮ることができ、光の進入の抑制効果をより高めることができる。 According to this aspect, the light that can enter from the aperture can be blocked by the second light-shielding film, and the effect of suppressing the entry of light can be further enhanced.

（Ｂ）本発明の半導体装置において、前記コンタクト層と前記開孔との位置が重ならないことができる。 (B) In the semiconductor device of the present invention, the position of the contact layer and the opening may not overlap.

この態様によれば、開孔の位置がコンタクト層の位置と異なることで、同様に光の進入を抑制することができ、信頼性を向上させることができる。 According to this aspect, since the position of the hole is different from the position of the contact layer, the entrance of light can be similarly suppressed, and the reliability can be improved.

（Ｃ）本発明の半導体装置において、前記第２遮光膜は、前記第２配線であり、前記開孔を覆うパターンを有することができる。 (C) In the semiconductor device of the present invention, the second light shielding film is the second wiring, and may have a pattern covering the opening.

この態様によれば、配線のパターンを制御することで、開孔を覆うことができるため、工程数を増加させることなく、光の進入を抑制する構造を形成することができる。 According to this aspect, since the opening can be covered by controlling the wiring pattern, a structure that suppresses the entry of light can be formed without increasing the number of steps.

（Ｄ）本発明の半導体装置において、前記半導体素子は、フローティングゲート電極を有するメモリセルであることができる。 (D) In the semiconductor device of the present invention, the semiconductor element may be a memory cell having a floating gate electrode.

この態様によれば、電荷保持特性に優れた不揮発性メモリセルを提供することができる。 According to this aspect, it is possible to provide a nonvolatile memory cell excellent in charge retention characteristics.

（Ｅ）本発明の半導体装置において、前記被遮光領域は、前記メモリセルのセルアレイを含み、
前記開孔は、前記メモリセルアレイの上方以外に設けられていることができる。 (E) In the semiconductor device of the present invention, the light-shielded region includes a cell array of the memory cells,
The opening may be provided other than above the memory cell array.

この態様によれば、開孔の隙間から光が進入してくることがあったとしても、メモリセルアレイに光が照射されることを低減することができる。 According to this aspect, even if light enters from the gap of the opening, it is possible to reduce the irradiation of the memory cell array with light.

以下に、本発明の実施の形態について図面を参照しつつ説明する。 Embodiments of the present invention will be described below with reference to the drawings.

１．第１の実施の形態
まず、第１の実施の形態にかかる半導体装置について図１、２を参照しつつ説明する。図１は、本実施の形態にかかる半導体装置を模式的に示す平面図であり、図２は、図１のＩ−Ｉ線に沿った断面図である。 1. First Embodiment First, a semiconductor device according to a first embodiment will be described with reference to FIGS. FIG. 1 is a plan view schematically showing a semiconductor device according to the present embodiment, and FIG. 2 is a cross-sectional view taken along the line II in FIG.

図１に示すように、本実施の形態にかかる半導体装置は、光を受けることでその特性が変動しうる半導体素子（図示せず）が設けられた被遮光領域１０Ａと、被遮光領域１０Ａの外側に設けられた遮光領域１０Ｂと、を有する。 As shown in FIG. 1, the semiconductor device according to the present embodiment includes a light-shielded region 10A provided with a semiconductor element (not shown) whose characteristics can be changed by receiving light, and a light-shielded region 10A. And a light shielding region 10B provided outside.

被遮光領域１０Ａに設けられる半導体素子としては、ＭＯＳトランジスタやフローティングゲート電極を含む不揮発性メモリセルまたはメモリセルアレイなどを挙げることができる。また、この被遮光領域１０Ａには、上述の半導体素子の構成要素の全てが設けられている必要はなく、半導体素子の構成要素のうち、光を受けることにより、その特性の変動に影響を与える箇所（たとえば、ゲート電極やフローティングゲート電極）が少なくとも含まれている場合も含む。 Examples of the semiconductor element provided in the light-shielded region 10A include a nonvolatile memory cell or a memory cell array including a MOS transistor and a floating gate electrode. In addition, it is not necessary that all of the above-described components of the semiconductor element are provided in the light-shielded region 10A, and the characteristics of the semiconductor element are affected by receiving light among the components of the semiconductor element. The case where at least a portion (for example, a gate electrode or a floating gate electrode) is included is also included.

図２に示すように、被遮光領域１０Ａおよび遮光領域１０Ｂでは、半導体層１０の上に、層間絶縁層２０、３０、４０が順次設けられている。層間絶縁層２０の上には、遮光膜２４が設けられ、層間絶縁層３０の上には、所定のパターンの配線１３４が設けられている。 As shown in FIG. 2, interlayer insulating layers 20, 30, and 40 are sequentially provided on the semiconductor layer 10 in the light shielding region 10 A and the light shielding region 10 B. A light shielding film 24 is provided on the interlayer insulating layer 20, and a wiring 134 having a predetermined pattern is provided on the interlayer insulating layer 30.

遮光領域１０Ｂにおいては、遮光膜２４と半導体層１０との間にコンタクト層２２が設けられている。このコンタクト層２２は、千鳥状に配置されてもよく、また、層間絶縁層２０に被遮光領域１０Ａを囲む連続した溝を設け、この溝に公知の遮光材料（金属層など）を埋め込んで形成されたものでもよい。 In the light shielding region 10 B, the contact layer 22 is provided between the light shielding film 24 and the semiconductor layer 10. The contact layers 22 may be arranged in a staggered manner, and a continuous groove surrounding the light-shielded region 10A is provided in the interlayer insulating layer 20, and a known light-shielding material (metal layer or the like) is embedded in the groove. It may be done.

遮光膜２４は、被遮光領域１０Ａにおいて開孔２６を有する。つまり、被遮光領域１０Ａの上方で遮光膜２４が設けられていない箇所がある。開孔２６には、配線１２４が設けられ、この配線１２４は、層間絶縁層２０に設けられたコンタクト層１２２を介して半導体素子と電気的に接続されている。配線１２４は、さらに、層間絶縁層３０に設けられたビア層１３２を介して配線１３４と接続されている。つまり、半導体素子と電気的に接続されている配線は、多層構造を有し、遮光膜２４の上方向に引き出されることとなる。 The light shielding film 24 has an opening 26 in the light shielding region 10A. That is, there is a portion where the light shielding film 24 is not provided above the light shielding region 10A. A wiring 124 is provided in the opening 26, and the wiring 124 is electrically connected to the semiconductor element through a contact layer 122 provided in the interlayer insulating layer 20. The wiring 124 is further connected to the wiring 134 through the via layer 132 provided in the interlayer insulating layer 30. That is, the wiring electrically connected to the semiconductor element has a multilayer structure and is drawn upward in the light shielding film 24.

第１の実施の形態にかかる半導体装置によれば、半導体素子の上方には遮光膜２４が、外側には、コンタクト層２２を含む遮光領域１０Ｂが設けられ、上方向、横方向、斜め上方向からの光の進入が抑制されている。また、半導体素子に接続された配線層１２４、１３４を外側に引き出す際には、遮光膜２４に設けられた開孔２６から引き出されている。このことは、従来にかかる半導体装置が、横方向から引き出していたことと比して、光の進入を抑制する効果を向上させることができる。それは、横方向から引き出す際には、配線を引き出す部分において、層間絶縁層の膜厚分の隙間ができてしまうこととなるが、本実施の形態にかかる半導体装置では、遮光膜２４の膜厚分の隙間で足りることとなる。一般に、層間絶縁層３０の膜厚と配線をなす導電層の膜厚とでは、導電層の方が小さく、その分光の進入経路を小さくできることとなる。さらに、遮光膜に設ける開孔を許容されるデザインルールの中で最大限に小さくすることができる。そのことにより、光の進入の抑制効果をさらに高めることができ、信頼性の向上した半導体装置を提供することができる。 According to the semiconductor device according to the first embodiment, the light shielding film 24 is provided above the semiconductor element, and the light shielding region 10B including the contact layer 22 is provided outside, and the upward direction, the lateral direction, and the obliquely upward direction. The entry of light from is suppressed. Further, when the wiring layers 124 and 134 connected to the semiconductor element are pulled out, they are pulled out from the opening 26 provided in the light shielding film 24. This can improve the effect of suppressing the ingress of light as compared to the case where the conventional semiconductor device is pulled out from the lateral direction. That is, when the wiring is drawn out from the lateral direction, a gap corresponding to the thickness of the interlayer insulating layer is formed in the portion where the wiring is drawn out. However, in the semiconductor device according to the present embodiment, the thickness of the light shielding film 24 is reduced. A gap of minutes will suffice. In general, the conductive layer is smaller in the thickness of the interlayer insulating layer 30 and the conductive layer forming the wiring, and the spectral entry path can be reduced. Furthermore, the opening provided in the light shielding film can be reduced to the maximum within the allowable design rule. Accordingly, the effect of suppressing the entry of light can be further increased, and a semiconductor device with improved reliability can be provided.

２．第２の実施の形態
次に、第２の実施の形態にかかる半導体装置について図３を参照しつつ説明する。図３は、本実施の形態にかかる半導体装置を模式的に示す断面図であり、図２に対応する断面を示す。以下の説明では、第１の実施の形態にかかる半導体装置と共通する構造については、詳細な説明を省略する。 2. Second Embodiment Next, a semiconductor device according to a second embodiment will be described with reference to FIG. FIG. 3 is a sectional view schematically showing the semiconductor device according to the present embodiment, and shows a section corresponding to FIG. In the following description, detailed description of the structure common to the semiconductor device according to the first embodiment is omitted.

第２の実施の形態にかかる半導体装置は、第１の実施の形態にかかる半導体装置と同様に、被遮光領域１０Ａと、被遮光領域１０Ａとを囲む遮光領域１０Ｂを有する。 Similar to the semiconductor device according to the first embodiment, the semiconductor device according to the second embodiment includes a light-shielded region 10A and a light-shielded region 10B that surrounds the light-shielded region 10A.

図３に示すように、半導体層１０の上には、層間絶縁層２０、３０、４０、５０が順次設けられている。層間絶縁層２０の上であって、被遮光領域１０Ａには配線１２４が設けられ、遮光領域１０Ｂには金属層２４が設けられている。層間絶縁層３０の上には、遮光膜３４が、層間絶縁層４０の上には、配線１４４が設けられている。遮光膜３４は、被遮光領域１０Ａにおいて開孔３６を有している。つまり、被遮光領域１０Ａの上方で遮光膜３４が設けられていない箇所があることとなる。開孔３６内には、配線１３４が設けられている。 As shown in FIG. 3, interlayer insulating layers 20, 30, 40, and 50 are sequentially provided on the semiconductor layer 10. On the interlayer insulating layer 20, a wiring 124 is provided in the light-shielded region 10A, and a metal layer 24 is provided in the light-shielded region 10B. A light shielding film 34 is provided on the interlayer insulating layer 30, and a wiring 144 is provided on the interlayer insulating layer 40. The light shielding film 34 has an opening 36 in the light shielding region 10A. That is, there is a portion where the light shielding film 34 is not provided above the light shielding region 10A. A wiring 134 is provided in the opening 36.

遮光領域１０Ｂでは、図３に示すように、金属層２４と半導体層１０との間には、コンタクト層２２が、金属層２４と遮光膜３４との相互間には、ビア層３２が設けられている。このコンタクト層２２およびビア層３２により、横方向および斜め方向からの光の進入を抑制することができる。 In the light shielding region 10B, as shown in FIG. 3, a contact layer 22 is provided between the metal layer 24 and the semiconductor layer 10, and a via layer 32 is provided between the metal layer 24 and the light shielding film 34. ing. The contact layer 22 and the via layer 32 can suppress the entrance of light from the lateral direction and the oblique direction.

配線１２４は、層間絶縁層２０に設けられたコンタクト層１２２を介して半導体素子と電気的に接続されている。配線１２４と配線１３４との相互間および配線１３４と配線１４４との相互間は、それぞれビア層１３２、１４２を介して電気的に接続されている。つまり、半導体素子と電気的に接続されている配線は、多層構造を有し、遮光膜３４の上方に引き出されることとなる。 The wiring 124 is electrically connected to the semiconductor element through a contact layer 122 provided in the interlayer insulating layer 20. The wirings 124 and 134 and the wirings 134 and 144 are electrically connected via via layers 132 and 142, respectively. That is, the wiring electrically connected to the semiconductor element has a multi-layer structure and is drawn out above the light shielding film 34.

本実施の形態にかかる半導体装置では、図３に示すように、コンタクト層１２２の位置と開孔３６の位置がずれている。つまり、コンタクト層１２２が開孔３６の下方には位置しないように設けられている。 In the semiconductor device according to the present embodiment, the position of the contact layer 122 and the position of the opening 36 are shifted as shown in FIG. That is, the contact layer 122 is provided so as not to be positioned below the opening 36.

第２の実施の形態にかかる半導体装置によれば、コンタクト層１２２の位置と開孔３６との位置とが重ならないように配置されている。そのため、開孔３６から光が進入してきても、直接に被遮光領域１０Ａに照射されることを防ぐことができる。その結果、特性の変動が抑制された半導体装置を提供することができる。 The semiconductor device according to the second embodiment is arranged so that the position of the contact layer 122 and the position of the opening 36 do not overlap. Therefore, even if light enters from the opening 36, it can be prevented that the light shielding region 10A is directly irradiated. As a result, a semiconductor device in which variation in characteristics is suppressed can be provided.

３．第３の実施の形態
次に、第３の実施の形態にかかる半導体装置について図４、５を参照しつつ説明する。図４，５は、本実施の形態にかかる半導体装置を模式的に示す断面図であり、図２に対応する断面を示す。以下の説明では、第１の実施の形態にかかる半導体装置と共通する構造については、詳細な説明を省略する。 3. Third Embodiment Next, a semiconductor device according to a third embodiment will be described with reference to FIGS. 4 and 5 are cross-sectional views schematically showing the semiconductor device according to the present embodiment, and show a cross section corresponding to FIG. In the following description, detailed description of the structure common to the semiconductor device according to the first embodiment is omitted.

第３の実施の形態にかかる半導体装置は、第１の実施の形態にかかる半導体装置と同様に、被遮光領域１０Ａと、被遮光領域１０Ａとを囲む遮光領域１０Ｂを有する（図１参照）。 Similar to the semiconductor device according to the first embodiment, the semiconductor device according to the third embodiment includes a light-shielded region 10A and a light-shielded region 10B surrounding the light-shielded region 10A (see FIG. 1).

図４に示すように、半導体層１０の上には、層間絶縁層２０、３０、４０、５０、６０が順次設けられている。層間絶縁層２０の上であって、被遮光領域１０Ａには配線１２４が設けられ、遮光領域１０Ｂには金属層２４が設けられている。層間絶縁層３０の上には、遮光膜３４が、層間絶縁層４０の上には、配線１４４が設けられている。遮光膜３４は、被遮光領域１０Ａにおいて開孔３６を有している。開孔３６内では、遮光膜３４と同一のレベルの層、つまり、層間絶縁層３０の上に配線１３４が設けられている。 As shown in FIG. 4, interlayer insulating layers 20, 30, 40, 50 and 60 are sequentially provided on the semiconductor layer 10. On the interlayer insulating layer 20, a wiring 124 is provided in the light-shielded region 10A, and a metal layer 24 is provided in the light-shielded region 10B. A light shielding film 34 is provided on the interlayer insulating layer 30, and a wiring 144 is provided on the interlayer insulating layer 40. The light shielding film 34 has an opening 36 in the light shielding region 10A. In the opening 36, a wiring 134 is provided on a layer at the same level as the light shielding film 34, that is, on the interlayer insulating layer 30.

さらに、層間絶縁層５０の上には、所定のパターンを有する遮光膜５４が設けられている。具体的には、開孔３６を画定する遮光膜３４と、開孔３６内に設けられる配線１３４との間に隙間が生じるが、この隙間を覆うパターンを有する。 Further, a light shielding film 54 having a predetermined pattern is provided on the interlayer insulating layer 50. Specifically, a gap is formed between the light shielding film 34 that defines the opening 36 and the wiring 134 provided in the opening 36, and has a pattern that covers the gap.

また、図５は、開孔３６を覆う遮光膜を、開孔３６の下方のレベルの層に設けた例である。図５に示すように、この態様では、層間絶縁層２０の上に設けられた配線１２４のパターンを適宜調整して、開孔３６を覆っている。つまり、配線１２４が開孔３６を覆う遮光膜の役割をも果たすこととなる。 FIG. 5 shows an example in which a light shielding film covering the opening 36 is provided in a layer at a level below the opening 36. As shown in FIG. 5, in this aspect, the pattern of the wiring 124 provided on the interlayer insulating layer 20 is appropriately adjusted to cover the opening 36. That is, the wiring 124 also serves as a light shielding film that covers the opening 36.

第３の実施の形態にかかる半導体装置は、第１の実施の形態と同様の利点を有する。さらに、本実施の形態にかかる半導体装置では、開孔３６が形成されている遮光膜３４とは異なるレベルに、開孔３６に生じる空間を覆うパターンを有する他の遮光膜５４もしくは配線１２４が設けられている。そのため、開孔３６からの光の進入を抑制する効果があり、その結果、特性の変動が抑制された信頼性の高い半導体装置を提供することができる。 The semiconductor device according to the third embodiment has the same advantages as those of the first embodiment. Further, in the semiconductor device according to the present embodiment, another light shielding film 54 or wiring 124 having a pattern covering the space generated in the opening 36 is provided at a level different from that of the light shielding film 34 in which the opening 36 is formed. It has been. Therefore, there is an effect of suppressing the ingress of light from the opening 36, and as a result, a highly reliable semiconductor device in which fluctuations in characteristics are suppressed can be provided.

４．第４の実施の形態
次に、第４の実施の形態にかかる半導体装置について、図６、７を参照しつつ説明する。図６は、本実施の形態にかかる半導体装置を模式的に示す断面図であり、図２に対応する断面を示す。図７は、図６のＡ部を拡大して示す斜視図である。なお、第４の実施の形態にかかる半導体装置は、第１の実施の形態にかかる半導体装置において、配線層１４４（図２の配線層１３４に該当する）のパターンが異なる例である。 4). Fourth Embodiment Next, a semiconductor device according to a fourth embodiment will be described with reference to FIGS. FIG. 6 is a sectional view schematically showing the semiconductor device according to the present embodiment, and shows a section corresponding to FIG. FIG. 7 is an enlarged perspective view showing a portion A of FIG. The semiconductor device according to the fourth embodiment is an example in which the pattern of the wiring layer 144 (corresponding to the wiring layer 134 in FIG. 2) is different from that of the semiconductor device according to the first embodiment.

図６、７に示すように、本実施の形態にかかる半導体装置では、層間絶縁層４０の上方に設けられた配線１４４が開孔３６を覆うパターンを有している。具体的には、図７に示すように、配線１４４が開孔３６の上方で局所的に幅の大きいパターンを有している。 As shown in FIGS. 6 and 7, in the semiconductor device according to the present embodiment, the wiring 144 provided above the interlayer insulating layer 40 has a pattern covering the opening 36. Specifically, as shown in FIG. 7, the wiring 144 has a pattern with a locally large width above the opening 36.

第４の実施の形態にかかる半導体装置は、第１の実施の形態と同様の利点を有する。さらに、本実施の形態にかかる半導体装置は、配線１４４のパターンを適宜調整することで、開孔３６を覆うことができ、そのため、光の進入を抑制することができる。その結果、特性の変動が抑制され、信頼性の高い半導体装置を提供することができる。 The semiconductor device according to the fourth embodiment has the same advantages as those of the first embodiment. Furthermore, the semiconductor device according to this embodiment can cover the opening 36 by appropriately adjusting the pattern of the wiring 144, and thus can prevent light from entering. As a result, variation in characteristics can be suppressed and a highly reliable semiconductor device can be provided.

５．第５の実施の形態
次に、第５の実施の形態にかかる半導体装置について、図８を参照しつつ説明する。図８は、本実施の形態にかかる半導体装置を模式的に示す断面図であり、図２に対応する断面を示す。なお、本実施の形態にかかる半導体装置は、第２の実施の形態と第３の実施の形態とを組み合わせた例であり、第２の実施の形態および第３の実施の形態と共通する構造については、詳細な説明を省略する。 5. Fifth Embodiment Next, a semiconductor device according to a fifth embodiment will be described with reference to FIG. FIG. 8 is a sectional view schematically showing the semiconductor device according to the present embodiment, and shows a section corresponding to FIG. The semiconductor device according to the present embodiment is an example in which the second embodiment and the third embodiment are combined, and has a structure common to the second embodiment and the third embodiment. The detailed description is omitted.

本実施の形態にかかる半導体装置では、第１の実施の形態にかかる半導体装置と同様に、被遮光領域１０Ａと、その外側に設けられた遮光領域１０Ｂとを有する（図１参照）。図８に示すように、半導体層１０の上には、層間絶縁層２０、３０、４０、５０、６０、７０が順次設けられている。層間絶縁層２０の上には、金属層２４および配線１２４が、層間絶縁層３０の上には、開孔３６を有する遮光膜３４および開孔３６内の配線１３４が、層間絶縁層４０の上には、金属層４４とおよび配線１４４が、層間絶縁層５０の上には、開孔５６を有する遮光膜５４および開孔５６内の配線１５４が、層間絶縁層６０の上には、配線１６４がそれぞれ設けられている。本実施の形態にかかる半導体装置では、開孔３６と開孔５６とは、重ならないように配置されている。 Similar to the semiconductor device according to the first embodiment, the semiconductor device according to the present embodiment includes a light-shielded region 10A and a light-shielding region 10B provided outside the light-shielded region 10A (see FIG. 1). As shown in FIG. 8, interlayer insulating layers 20, 30, 40, 50, 60 and 70 are sequentially provided on the semiconductor layer 10. The metal layer 24 and the wiring 124 are formed on the interlayer insulating layer 20, and the light shielding film 34 having the opening 36 and the wiring 134 in the opening 36 are formed on the interlayer insulating layer 40 on the interlayer insulating layer 30. Includes a metal layer 44 and a wiring 144, a light shielding film 54 having an opening 56 on the interlayer insulating layer 50, and a wiring 154 in the opening 56, and a wiring 164 on the interlayer insulating layer 60. Are provided. In the semiconductor device according to the present embodiment, the opening 36 and the opening 56 are arranged so as not to overlap.

遮光領域１０Ｂにおいて、半導体層１０と金属層２４との相互間にはコンタクト層２２が、金属層２４と遮光膜３４との相互間、遮光膜３４と金属層４４との相互間、金属層４４と遮光膜５４との相互間には、それぞれ、ビア層３２、４２、５２が設けられている。 In the light shielding region 10B, a contact layer 22 is provided between the semiconductor layer 10 and the metal layer 24, between the metal layer 24 and the light shielding film 34, between the light shielding film 34 and the metal layer 44, and the metal layer 44. Via layers 32, 42, and 52 are provided between the light shielding film 54 and the light shielding film 54, respectively.

半導体素子と電気的に接続される配線は、多層配線構造をとり、最上の開孔５６から引き出され、遮光領域１０Ｂの外側へと延伸されている。 The wiring electrically connected to the semiconductor element has a multilayer wiring structure, is drawn from the uppermost opening 56, and is extended to the outside of the light shielding region 10B.

第５の実施の形態にかかる半導体装置は、第１の実施の形態にかかる半導体装置と同様の利点を有する。さらに、異なるレベルに設けられた２層の遮光膜３４、５４と、それぞれの遮光膜３４、５４の開孔３６、５６は重ならないように配置されている。そのため、下方の開孔３６の上には、上層の遮光膜５４が配置され、上方の開孔５６を覆うように遮光膜３４が配置されることとなり、それぞれの開孔３６、５６に生じる隙間が異なるレベルの遮光膜５４、３４に覆われている。その結果、開孔３４、５４からの光の進入をより低減でき、特性の変動が抑制され、信頼性の向上した半導体装置を提供することができる。 The semiconductor device according to the fifth embodiment has the same advantages as the semiconductor device according to the first embodiment. Further, the two light shielding films 34 and 54 provided at different levels and the openings 36 and 56 of the respective light shielding films 34 and 54 are arranged so as not to overlap each other. For this reason, the upper light-shielding film 54 is disposed on the lower opening 36 and the light-shielding film 34 is disposed so as to cover the upper opening 56, and a gap generated in each of the openings 36 and 56. Are covered with light shielding films 54 and 34 of different levels. As a result, light entering from the openings 34 and 54 can be further reduced, fluctuations in characteristics can be suppressed, and a semiconductor device with improved reliability can be provided.

なお、本発明は、上述の実施の形態に限定されることなく、本発明の要旨の範囲内で適宜変形が可能である。たとえば、開孔が設けられている遮光膜とは異なるレベルに設けられている各種配線層は、必ずしも一層の層である必要はなく、複数のレベルの異なる遮光膜の全体で、開孔を覆うように配置されている場合も含む。また、第１〜第５の実施の形態にかかる半導体装置の少なくとも２つ以上を組み合わせた構造をとることもできる。また、本実施の形態では、被遮光領域１０Ａと遮光領域１０Ｂとを明確に分けて説明したが、必ずしも図示のように領域が明確に分かれている必要はない。つまり、本実施の形態で説明したような横方向や斜め上方向からの光を遮る構造を有していれば、本発明の遮光領域に該当することになる。 Note that the present invention is not limited to the above-described embodiment, and can be appropriately modified within the scope of the gist of the present invention. For example, various wiring layers provided at a level different from that of the light shielding film provided with the openings do not necessarily need to be a single layer, and the plurality of light shielding films having different levels cover the openings. It includes the case where it is arranged in such a way. Moreover, the structure which combined at least 2 or more of the semiconductor device concerning 1st-5th embodiment can also be taken. In the present embodiment, the light-shielded region 10A and the light-shielded region 10B have been clearly described, but the regions do not necessarily have to be clearly separated as illustrated. That is, if it has the structure which shields the light from the horizontal direction or diagonally upward direction as demonstrated in this Embodiment, it will correspond to the light shielding area | region of this invention.

第１の実施の形態にかかる半導体装置を模式的に示す平面図。FIG. 2 is a plan view schematically showing the semiconductor device according to the first embodiment. 図１のＩ−Ｉ線に沿った断面図。Sectional drawing along the II line | wire of FIG. 第２の実施の形態にかかる半導体装置を模式的に示す断面図。Sectional drawing which shows typically the semiconductor device concerning 2nd Embodiment. 第３の実施の形態にかかる半導体装置を模式的に示す断面図。Sectional drawing which shows typically the semiconductor device concerning 3rd Embodiment. 第３の実施の形態にかかる半導体装置を模式的に示す断面図。Sectional drawing which shows typically the semiconductor device concerning 3rd Embodiment. 第４の実施の形態にかかる半導体装置を模式的に示す断面図。Sectional drawing which shows typically the semiconductor device concerning 4th Embodiment. 図６のＡ部を拡大して示す斜視図。The perspective view which expands and shows the A section of FIG. 第５の実施の形態にかかる半導体装置を模式的に示す断面図。Sectional drawing which shows typically the semiconductor device concerning 5th Embodiment.

Explanation of symbols

１０…半導体層、１０Ａ…被遮光領域、１０Ｂ…遮光領域、２０、３０、４０、５０、６０、７０…層間絶縁層、２２…コンタクト層、２４、３４、５４…遮光膜（金属層）、３２、４２、５２…ビア層、２６、３６、…開孔、５４…遮光膜、１２２…コンタクト層、１２４、１３４、１４４、１５４、１６４…配線、１３２、１４２、１５２、１６２…ビア層 DESCRIPTION OF SYMBOLS 10 ... Semiconductor layer, 10A ... Light-shielding area | region, 10B ... Light-shielding area | region 20, 30, 40, 50, 60, 70 ... Interlayer insulation layer, 22 ... Contact layer, 24, 34, 54 ... Light-shielding film (metal layer), 32, 42, 52 ... via layer, 26, 36, ... opening, 54 ... light shielding film, 122 ... contact layer, 124, 134, 144, 154, 164 ... wiring, 132, 142, 152, 162 ... via layer

Claims

A light-shielded region including a semiconductor element;
A light shielding area surrounding the light shielding area;
A first light-shielding film provided at least above the light-shielded region;
An opening provided in the first light-shielding film;
A wiring electrically connected to the semiconductor element through a contact layer,
The semiconductor device, wherein the wiring is drawn out from the opening.

In claim 1,
The shading region is
A metal film provided at the same level as the first light shielding film;
A semiconductor device comprising: a connecting metal layer that connects between the metal film and the semiconductor layer.

A semiconductor element provided in the semiconductor layer;
A first interlayer insulating layer provided above the semiconductor element;
A first light shielding film provided on the first interlayer insulating layer and provided at least above the semiconductor element;
An opening provided in the first light-shielding film;
A first wiring disposed in the opening and provided at the same level as the first light shielding film;
A contact layer provided in the first interlayer insulating layer and electrically connecting the semiconductor element and the first wiring;
A second interlayer insulating layer provided above the first light shielding film;
A second wiring provided above the second interlayer insulating layer and extending outward;
A via layer provided in the second interlayer insulating layer and electrically connecting the first wiring and the second wiring;
A semiconductor device, wherein a connection metal layer connected to the first light-shielding film and the semiconductor layer is provided outside the semiconductor element so as to surround the semiconductor element.

In any one of Claims 1 thru | or 3,
And a second light-shielding film provided at a position different from the first light-shielding film and overlapping the opening.

In any of claims 1 to 4,
A semiconductor device in which positions of the contact layer and the opening do not overlap.

In any of claims 3 to 5,
The second light-shielding film is a semiconductor device that is the second wiring and has a pattern that covers the opening.

In any one of Claims 1 thru | or 6.
The semiconductor device, wherein the semiconductor element is a memory cell having a floating gate electrode.

In claim 7,
The light shielding region includes a cell array of the memory cells,
The opening is provided in a semiconductor device other than above the memory cell array.