JP2006209388A - スペクトラム拡散クロックジェネレータ - Google Patents

Abstract

【課題】設計が容易で、なおかつプロファイルの変更も簡単に行うことができるスペクトラム拡散クロックジェネレータを提供する。
【解決手段】スペクトラム拡散クロックジェネレータは、所定の単一周波数のクロックを発生するクロック源と、所定周波数の三角波を発生する三角波発生源と、三角波発生源から入力される三角波の電圧に応じて、所定の２次関数に従う２次電流を発生し、切替信号に応じて、２次電流の方向を決定する２次電流発生源と、２次電流発生源から出力される２次電流を所定のコントロール電圧に変換する電流電圧変換回路と、電流電圧変換回路によって変換されたコントロール電圧に応じて、クロック源から入力されるクロックの遅延を変え、クロック周波数がクロック毎に変動するスペクトラム拡散クロックとして出力する電圧制御ディレイラインとを備えている。
【選択図】図１

Description

本発明は、クロック周波数がクロック毎に僅かに変動するスペクトラム拡散クロックを生成するスペクトラム拡散クロックジェネレータ（以下、ＳＳＣＧという）に関するものである。

ＰＣ（パーソナルコンピュータ）やプリンタなどの電子機器内のデジタル回路は、水晶発振器等により発生された基準クロックに同期して動作している。この時、機器内のプリント基板のクロック配線等から発生するＥＭＩ（Electro Magnetic Interference）ノイズが他の機器や人体へ悪影響を及ぼす。そのパワーピークはデバイスの高速化、高密度化に応じて大きくなるため、近年ＥＭＩの問題がクローズアップされ、米国ＦＣＣ規格（米国における電磁ノイズの法規制）を代表例として、電子機器のＥＭＩに関する出荷規制などが整備されつつある。

ＥＭＩノイズのパワーピークの低減方法の一つとして、ＳＳＣＧがある。水晶発振器等により発生された単一周波数を持つクロックは、そのスペクトラムがクロック基本周波数および高調周波数に鋭いピークを持つ。ＳＳＣＧは、クロックの周期をクロック毎に僅かに変化させることによって、スペクトラムのピークを分散させ、その高さを低減する。ＳＳＣＧは、電子機器のシールド等の他のＥＭＩ低減手法と比較すると、比較的低コストで実現できる手法である。

図４は、スペクトラム拡散クロックの代表的な時系列プロファイルである三角変調の様子を表す一例のタイミングチャートである。図４は、三角変調の中でも特に、入力クロックの基本周波数を中心として周波数を変動させるセンタースプレッドの様子を示している。同図の縦軸はクロック周波数Ｆｃｌｋ、横軸は時間ｔを表す。同図には、単一周波数を持つ入力クロックの中心周波数Ｆｃｅｎが点線で表され、ＳＳＣＧにより発生されるスペクトラム拡散クロックの周波数の経時変化が実線（三角波形）で表されている。

ここで、ＳＳＣＧにより発生されるクロックの変調周期Ｔｍｏｄ、変調度％ｄｅｐｔｈがプロファイルの代表的なスペックである。（クロック周波数）＞＞１／Ｔｍｏｄであり、％ｄｅｐｔｈは、通常、クロック周波数に対する百分率表示となる。図４から分かるように、ＳＳＣＧにより発生されるクロックは、連続的に少しずつその周期を変えることになる。このように周波数変化を連続的に変更することによって、デジタル回路のセットアップホールド時間にインパクトを与えるサイクルツーサイクル（Cycle to Cycle）ジッタを最小限に抑えることができる。

図４に示す三角変調プロファイルを持つクロックを発生する従来のＳＳＣＧとしては、次に述べる（１）、（２）などの手法がある。

（１）ＰＬＬ（Phase Locked Loop）を応用したＳＳＣＧ
特許文献１，２等に記載されているように、ＰＬＬを応用したＳＳＣＧがある。これが従来のＳＳＣＧの主流であると考えられる。そのうち最もシンプルな形態（ａ）および（ｂ）をそれぞれ図５（ａ）および（ｂ）に示す。

（ａ）ＰＬＬのコントロール電圧にＦＭ変調信号を加算する方法
図５（ａ）に示すように、ＰＬＬにおいて、位相検出器（ＰＤ）により、基準クロック源から入力される基準クロックと、電圧制御発振器１（ＶＣＯ１）から出力される内部クロックを、フィードバックディバイダ÷Ｎ（ＦＢＤＩＶ）によってＮ分周したフィードバッククロックとの間の位相差が検出される。その検出結果は、ループフィルタ（ＬＰＦ）を介してコントロール電圧としてＶＣＯ１に入力され、コントロール電圧に応じて内部クロックの周波数が変更される。

上記動作を繰り返し行うことによって、基準クロックとフィードバッククロックとの間の位相が同期（ロック）される。この時、ＶＣＯ１からは、基準クロックに位相同期され、そのＮ倍の周波数Ｆｒｅｆ×Ｎ［Ｈｚ］を持つ内部クロックが出力される。

コントロール電圧は、加算器により、ＦＭ変調信号が加算されて、ＶＣＯ１と同一の特性を持つ電圧制御発振器２（ＶＣＯ２）に入力される。ＦＭ変調信号として、例えば０Ｖを中心に、その電圧が上下に変動を繰り返す三角波を加算すれば、それに追従してＶＣＯ２の発振周波数が変動する。これにより、図４に示す変調プロファイルを持ち、Ｆｒｅｆ×Ｎ［Ｈｚ］を中心周波数とするスペクトラム拡散クロックを実現することができる。

（ｂ）フィードバックディバイダをダイナミックに変更させる方法
図５（ｂ）に示すように、ＦＢＤＩＶにおける分周率をダイナミックに変更できるようにする。簡単のために、ＰＬＬのループ応答速度が無限大であると仮定すれば、電圧制御発振器（ＶＣＯ）の発振クロック毎に、例えば…→Ｎ−２→Ｎ−１→Ｎ→Ｎ＋１→Ｎ＋２→…と切り替えることにより、発振周波数は、…→Ｆｒｅｆ×（Ｎ−２）→Ｆｒｅｆ×（Ｎ−１）→Ｆｒｅｆ×Ｎ→Ｆｒｅｆ×（Ｎ＋１）→Ｆｒｅｆ×（Ｎ＋２）→…と変化する。この変更はルックアップテーブルを参照して１クロック毎に切り替えられる。

このようにＮを中心として等間隔に連続してＦＢＤＩＶの分周率を切り替えれば、それに追従してＶＣＯの発振周波数が変動し、図４に示す変調プロファイルを持ち、Ｆｒｅｆ×Ｎ［Ｈｚ］を中心周波数とするスペクトラム拡散クロックを実現できる。

（２）カウンタ制御ディレイラインを使用したＳＳＣＧ
特許文献３などに記載されているように、カウンタ制御ディレイラインを使用したＳＳＣＧがある。そのうち最もシンプルな形態を図６に示す。

図６に示すように、クロック源から発生されたクロックは、直列に接続された多数の遅延素子（Ｄ）を通過し、それぞれの遅延素子の出力がセレクタに入力される。その動作が制御回路により制御されるカウンタによってセレクタの選択信号が発生され、セレクタの出力は、カウンタの出力に応じてＯＵＴ＿０、ＯＵＴ＿１、…、ＯＵＴ＿Ｎのうちから１つ選択される。カウンタの出力を１クロックずつダイナミックに変更していけば、セレクタの出力は１クロック毎に、その発振周期を変えることになる。

ここで、仮に遅延素子が同一のものとすれば、セレクタの出力として、図４に示す三角変調クロックを得るためには、カウンタを等間隔に連続して変更してはならない。カウンタを等間隔に連続して変更すると、セレクタの出力は、その周期が入力クロックよりも長くなったり短くなったりはするが、周期はクロック毎に変わっていない。従って、例えば周期を長くする方向にクロックを変調させたい場合には、ＯＵＴ＿０→ＯＵＴ＿１→ＯＵＴ＿３→ＯＵＴ＿６→…のように変更をする必要がある。

特開平７−２３５８６２号公報 特開２００２−３４１９５９号公報 再表００／４５２４６号公報

上記（１）のようにＰＬＬを応用したＳＳＣＧでは、製造プロセスや温度変動などを考慮に入れた場合、安定に思惑通りの時系列プロファイルでクロックを変調させるためには、アナログ的な高度な設計技術を必要とする。具体的には次のような懸念点がある。

（ａ）では、電圧の加算器（オペアンプを応用）の応答特性、線形性、素子の製造仕上がり精度などに注意する必要がある。

また、（ｂ）では、ＦＢＤＩＶをダイナミックに変更するため、安定性を深く考慮する必要がある。また実際には、ＰＬＬの応答速度は無限大ではなく、ＦＢＤＩＶを切り替えたとしても瞬時に出力に応答しない。このため、ループの応答特性を考慮に入れた設計を行わなければ、思惑通りの三角変調は得られない。さらに、通常、ルックアップテーブルはＲＯＭを用いて実現される。これに書き込まれているパターンによって変調の時系列プロファイルが決定されるが、他のプロファイルを持つ変調クロックを得たい場合は、ＲＯＭのパターンをハード的に修正しなければならない。

一方、（２）のカウンタ制御ディレイラインを用いたＳＳＣＧは、設計が比較的容易である。しかし、出力クロックの周期としては、１遅延素子の遅延量分の間隔を持った飛び飛びの値となる。遅延素子の数が少なければ、セレクタの出力クロックとして連続して周期を増加させたり減少させたりの変更可能な量が小さいことを意味するので、図４中のＴｍｏｄや％ｄｅｐｔｈの大きい変調プロファイルを作ることができない。

特許文献３は、その図１のセレクタの出力をランダムに変更することによってランダム変調プロファイルでＥＭＩの問題を解決している。しかし、近年の電子デバイスの高速化によってサイクルツーサイクルジッタがロジック回路のセットアップホールド時間に与えるインパクトは増大している。そのため、やはり三角変調を代表例とする連続的な変調がスペクトラム拡散クロックとして好ましい。

さらに、特許文献３では、例えば％ｄｅｐｔｈの異なる複数の変調プロファイルを切り替えて使用したい場合には、セレクタの選択信号の変更の仕方を複数通り用意しなければならない。例えば、パターン１として、ＯＵＴ＿０→ＯＵＴ＿１→ＯＵＴ＿３→ＯＵＴ＿６→…、パターン２として、ＯＵＴ＿０→ＯＵＴ＿２→ＯＵＴ＿６→ＯＵＴ＿１２→…という２つのパターンを用意する必要がある。複数プロファイルの切り替えを実現するためには、特許文献３の図１のカウンタを制御するコントロール回路が複雑になり、また多数の遅延素子を必要とする。

本発明の目的は、前記従来技術に基づく問題点を解消し、設計が容易で、なおかつプロファイルの変更も簡単に行うことができるスペクトラム拡散クロックジェネレータを提供することにある。

上記の通り、ディレイラインを用いたＳＳＣＧは設計が比較的容易である。また、基本的に入力クロックをそのまま遅延させるだけなので、源振が正確なものであれば比較的安定した出力クロックが得られることもメリットである。一方、ディレイラインを用いたＳＳＣＧは、変調周期Ｔｍｏｄ、変調度％ｄｅｐｔｈの大きい変調プロファイルを得ることが困難である。さらに、複数通りの変調プロファイルを実現するには複雑なロジック制御と多数の遅延素子が必要となってくる。

本発明では、電圧制御ディレイラインを用いたＳＳＣＧを提案する。これはＰＬＬを使用したＳＳＣＧ設計技術の高度さを取り除き、かつ、カウンタ制御のディレイラインが持つ遅延素子の不連続遅延に起因するデメリットを解消するものである。特に、ＣＭＯＳプロセスを対象とすると、ＭＯＳＦＥＴの飽和電流特性の二乗則を用いて容易に図４に示すような三角変調を実現することができる。

すなわち、上記目的を達成するために、本発明は、所定の単一周波数のクロックを発生するクロック源と、所定周波数の変調波を発生する変調波発生源と、該変調波発生源から入力される変調波の電圧に応じた変調電流を発生し、切替信号に応じて、前記変調電流の方向を決定する変調電流発生源と、該変調電流発生源から出力される変調電流を所定のコントロール電圧に変換する電流電圧変換回路と、該電流電圧変換回路によって変換されたコントロール電圧に応じて、前記クロック源から入力されるクロックの遅延を変え、クロック周波数がクロック毎に変動するスペクトラム拡散クロックとして出力する電圧制御ディレイラインとを備えていることを特徴とするスペクトラム拡散クロックジェネレータを提供するものである。

ここで、前記変調波発生源は、所定周波数の三角波を発生する三角波発生源であり、前記変調電流発生源は、前記三角波発生源から入力される三角波の電圧に応じて、所定の２次関数に従う２次電流を発生し、切替信号に応じて、前記２次電流の方向を決定する２次電流発生源であり、前記電流電圧変換回路は、前記２次電流発生源から出力される２次電流を所定のコントロール電圧に変換することが好ましい。

また、前記２次電流発生源は、前記２次関数として、ＭＯＳＦＥＴの飽和電流の二乗則に従う２次電流を発生することが好ましい。

本発明のスペクトラム拡散クロックジェネレータは、電圧制御ディレイラインを使用するので、ＰＬＬを応用したスペクトラム拡散クロックジェネレータよりも設計が簡単である。特に、ＣＭＯＳプロセスを対象とすると、ＭＯＳＦＥＴの飽和電流特性の二乗則に従う２次電流を発生する２次電流発生源を用いることによって、三角変調プロファイルを持つスペクトラム拡散クロックを容易に得ることができる。また、電圧制御ディレイラインを用いることで、カウンタ制御のディレイラインとは異なり、変調電流発生源に与える変調波の周期や振幅を変更することによって、変調プロファイルの形状を容易に変更することができる。

以下に、添付の図面に示す好適実施形態に基づいて、本発明のスペクトラム拡散クロックジェネレータを詳細に説明する。

図１は、本発明のスペクトラム拡散クロックジェネレータの構成を表す一実施形態の概念図である。同図に示すスペクトラム拡散クロックジェネレータ（ＳＳＣＧ）１０は、クロック周波数がクロック毎に僅かに変動するスペクトラム拡散クロックを生成するもので、クロック源１２と、三角波発生源１４と、２次電流発生源１６と、電流電圧変換回路１８と、電圧制御ディレイライン（ＶＣＤＬ）２０とを備えている。

クロック源１２は、所定の単一周波数のクロックを発生する。クロック源１２から出力されるクロックは、入力クロックＣＬＫＩＮとしてＶＣＤＬ２０に入力される。

三角波発生源１４は、所定周波数の三角波ＶＴＲＩを発生する。三角波発生源１４から出力される三角波ＶＴＲＩは、２次電流発生源１６に入力される。

２次電流発生源１６は、三角波発生源１４から入力される三角波ＶＴＲＩの電圧に応じて、所定の２次関数に従う２次電流ＩＧＥＮを発生する。また、２次電流発生源１６は、切替信号Ｄ＿ＵＤに従って、発生する２次電流ＩＧＥＮの方向を決定する。本実施形態の場合、切替信号Ｄ＿ＵＤがハイレベルの時、図１中矢印の向きの２次電流が発生され、ローレベルの時、その逆向きの２次電流が発生される。

なお、切替信号Ｄ＿ＵＤの極性は上記の逆でもよい。また、２次電流発生源１６で使用する２次関数は何ら限定されない。例えば、ＣＭＯＳプロセスを使用してＳＳＣＧ１０を実現する場合、２次電流発生源１６は、ＭＯＳＦＥＴの飽和電流の二乗則として良く知られ、下記式によって表される２次関数に従う２次電流を発生する回路とすることができる。なお、２次電流発生源１６については、具体例を挙げて後述する。

Ｉｄ＝（１／２）μＣｏｘ（Ｗ／Ｌ）（Ｖｇｓ−Ｖｔｈ）＾２
ここで、Ｉｄはドレイン電流、μはキャリア移動度、Ｃｏｘはゲート絶縁膜の単位面積当たりの容量、ＷおよびＬは実効チャネル幅および実効チャネル長、Ｖｇｓはゲート・ソース間電圧、Ｖｔｈはしきい値電圧である。

続いて、電流電圧変換回路１８は、電流を対応する電圧に変換するもので、図示例の場合、キャパシタによって構成されている。２次電流発生源１６から出力される２次電流ＩＧＥＮは、電流電圧変換回路１８のキャパシタによって２次電流ＩＧＥＮに対応する電圧値を持つコントロール電圧ＶＣＮＴに変換される。電流電圧変換回路１８によって変換されたコントロール電圧ＶＣＮＴは、ＶＣＤＬ２０に入力される。

なお、電流電圧変換回路１８は、図１に示すキャパシタに限定されるわけではなく、電流を電圧に変換することができる各種の素子や各種構成の回路を利用することが可能である。

最後に、ＶＣＤＬ２０は、電流電圧変換回路１８によって変換されたコントロール電圧に応じて、クロック源１２から入力されるクロックＣＬＫＩＮの遅延を変え、スペクトラム拡散クロックＳＳＣＬＫとして出力する。

なお、クロック源１２、三角波発生源１４およびＶＣＤＬ２０としては、公知の各種構成のものを使用することができる。

次に、２次電流発生源１６について具体例を挙げて説明する。

図２は、図１に示す２次電流発生源の構成を表す回路図である。同図に示す２次電流発生源１６は、２次関数として、ＭＯＳＦＥＴの飽和電流の二乗則に従う２次電流を発生するもので、Ｐ型ＭＯＳトランジスタ（以下、ＰＭＯＳという）２２ａ、２２ｂおよび２４ａ、２４ｂと、Ｎ型ＭＯＳトランジスタ（以下、ＮＭＯＳという）２６ａ、２６ｂおよび２８ａ、２８ｂと、切替スイッチ３０ａ、３０ｂとを備えている。

ＰＭＯＳ２２ａ、２２ｂのソースは電源ＶＤＤに接続され、そのゲートは、ともにＰＭＯＳ２２ａのドレインに接続されてカレントミラー回路が構成されている。また、ＰＭＯＳ２２ａのドレインは、ＮＭＯＳ２６ａを介してグランドＧＮＤに接続され、ＰＭＯＳ２２ｂのドレインは、切替スイッチ３０ａおよびＮＭＯＳ２８ａを介してグランドＧＮＤに接続されている。

同様に、ＰＭＯＳ２４ａ、２４ｂのソースは電源ＶＤＤに接続され、そのゲートは、ともにＰＭＯＳ２４ａのドレインに接続されてカレントミラー回路が構成されている。また、ＰＭＯＳ２４ａのドレインは、切替スイッチ３０ｂおよびＮＭＯＳ２６ｂを介してグランドＧＮＤに接続され、ＰＭＯＳ２４ｂのドレインは、ＮＭＯＳ２８ｂを介してグランドＧＮＤに接続されている。

三角波ＶＴＲＩは、ＮＭＯＳ２６ａ、２６ｂのゲートに入力され、切替信号Ｄ＿ＵＤとその反転信号／Ｄ＿ＵＤは、それぞれ切替スイッチ３０ｂ、３０ａに入力されている。また、ＮＭＯＳ２８ａ、２８ｂのゲートは、ともにＮＭＯＳ２８ａのドレインに接続されてカレントミラー回路が構成されている。２次電流ＩＧＥＮは、ＰＭＯＳ２４ｂのドレインとＮＭＯＳ２８ｂのドレインとの接続点から出力される。

なお、ＰＭＯＳ２２ａ、２２ｂのトランジスタサイズ、ＰＭＯＳ２４ａ、２４ｂのトランジスタサイズ、ＮＭＯＳ２６ａ、２６ｂのトランジスタサイズ、およびＮＭＯＳ２８ａ、２８ｂのトランジスタサイズは、それぞれ同一サイズであるとする。

図２に示す２次電流発生源１６において、切替信号Ｄ＿ＵＤがハイレベル、すなわちその反転信号／Ｄ＿ＵＤがローレベルの時、切替スイッチ３０ａ、３０ｂは、それぞれオフ、オンとなり、ＮＭＯＳ２８ａ、２８ｂはともにオフとなり、ＰＭＯＳ２４ａ、２４ｂはともにオンとなる。

この場合、三角波ＶＴＲＩの電圧に対応する電流が、電源ＶＤＤからＰＭＯＳ２４ａ、切替スイッチ３０ｂおよびＮＭＯＳ２６ｂを介してグランドＧＮＤに流れる。従って、ＰＭＯＳ２４ａに流れる電流と同じ量の電流が、電源ＶＤＤからＰＭＯＳ２４ｂを介して流れ、これが図２中矢印の向きに２次電流ＩＧＥＮとして出力される。

一方、切替信号Ｄ＿ＵＤがローレベル、その反転信号／Ｕ＿ＤＵがハイレベルの時、切替スイッチ３０ａ、３０ｂは、それぞれオン、オフとなり、ＮＭＯＳ２８ａ、２８ｂはともにオンとなり、ＰＭＯＳ２４ａ、２４ｂはともにオフとなる。

この場合、三角波ＶＴＲＩに対応する電流が、電源ＶＤＤからＰＭＯＳ２２ａおよびＮＭＯＳ２６ａを介してグランドに流れ、ＰＭＯＳ２２ａに流れる電流と同じ量の電流が、電源ＶＤＤからＰＭＯＳ２２ｂ、切替スイッチ３０ａおよびＮＭＯＳ２８ａを介してグランドＧＮＤに流れる。そして、さらにＮＭＯＳ２８ａに流れる電流と同じ量の電流が、ＮＭＯＳ２８ｂを介してグランドＧＮＤに流れ、これが図２中矢印の逆向きに２次電流ＩＧＥＮとして出力される。

なお、図２に示す２次電流発生源１６は一例であって、本発明のＳＳＣＧで使用される２次電流発生源は、図２に示す回路に限定されず、他の回路構成で同様の機能を果たす各種構成のものを使用することができる。

次に、図３に示すタイミングチャートを参照しながら、図１に示すＳＳＣＧ１０において、図４に示す三角変調プロファイルを持つスペクトラム拡散クロックを得る場合の動作を説明する。

クロック源１２から、単一周波数を持つクロックが出力され、入力クロックＣＬＫＩＮとしてＶＣＤＬ２０に入力される。一方、図３のタイミングチャートに示すように、三角波発生源１４から、所定周波数の三角波ＶＴＲＩが出力され、２次電流発生源１６に入力される。なお、ＳＳＣＧ１０では、三角波発生源１４から、図２に示す２次電流発生源１６を構成するＮＭＯＳのしきい値電圧Ｖｔｈよりも高い電圧を持つ三角波ＶＴＲＩが出力される。

２次電流発生源１６は、図３のタイミングチャートに示すように、三角波発生源１４から入力される三角波ＶＴＲＩの入力電圧に応じて、ＭＯＳＦＥＴの飽和電流の二乗則に従う２次電流ＩＧＥＮを発生する。また、２次電流発生源１６では、切替信号Ｄ＿ＵＤに応じて、２次電流ＩＧＥＮの方向が決定される。既に述べた通り、切替信号Ｄ＿ＵＤがハイレベルの時に、図１中の２次電流ＩＧＥＮの矢印の向き（正側）、切替信号Ｄ＿ＵＤがローレベルの時に、その逆向き（負側）の２次電流が発生される。

２次電流発生源１６から出力される２次電流ＩＧＥＮは、図３のタイミングチャートに示すように、電流電圧変換回路１８のキャパシタによって所定の電圧値を持つコントロール電圧ＶＣＮＴに変換され、ＶＣＤＬ２０に与えられる。

ＶＣＤＬ２０では、クロック源１２から入力された単一周波数のクロックＣＬＫＩＮが、コントロール電圧の変化に応じて時間毎に、すなわちクロック毎にその遅延が変更され、スペクトラム拡散クロックＳＳＣＬＫとして出力される。その結果、図３のタイミングチャートに示すように、図４と同様の三角変調プロファイルを持ち、Ｔｃｅｎを中心周期とするＳＳＣＬＫを得ることができる。

なお、図３のタイミングチャートに示すＳＳＣＬＫにおいて、縦軸はクロック周期、横軸は時間を表す。また、同図には、単一周波数を持つ入力クロックの中心周期Ｔｃｅｎが点線で表され、ＳＳＣＧ１０により発生されるスペクトラム拡散クロックＳＳＣＬＫの周期の経時変化が実線（三角波形）で表されている。

ここで、ＶＣＤＬ２０として、コントロール電圧ＶＣＮＴの単位増加に対して一定の遅延増加量を持つ、すなわち一定ゲインの理想的な線形ディレイラインを想定する。また便宜上、ＶＣＮＴの増加に対してディレイラインの遅延値が増加の極性を持つとする。時間ｔに対してＶＣＮＴがＡ×ｔ＾２（Ａは定数）の電圧変化をしたとすると、ある時間τからτ＋Δτまでのディレイラインが持つ遅延増加量は、下記式で表される。

Ａ×｛（τ＋Δτ）＾２−τ＾２｝
＝Ａ×２×τ×Δτ＋Ａ×（Δτ）＾２
≒Ａ×２×τ×Δτ

すなわち、上記式によって、Δτを一定量ずつ増やしていくと、ディレイラインの持つ遅延増加量の増加（遅延増加の傾き）は直線的に増えていくことが分かる。この時、ΔτをＣＬＫＩＮから入力される単一周波数クロックの周期であるとすれば、このディレイラインを通過するクロックの周期は一定に増加していく。周期を減少させる場合も同様の考え方である。

前述の通り、図１に示すＳＳＣＧ１０では、ＶＣＮＴおよび最終的な出力ＳＳＣＬＫのクロック周期変動として、図３に示す波形の信号を得ることができる。この時、Ｔｃｅｎは、ＣＬＫＩＮのクロック周期に等しい。Ｆｃｅｎ＝１／Ｔｃｅｎとし、ＴｄｅｖがＴｃｅｎよりも十分小さいとすると、クロックＳＳＣＬＫとして、近似的に図４に示す三角変調プロファイルを持つスペクトラム拡散クロックを得ることができる。

ＳＳＣＧ１０は、ＶＣＤＬ２０を用いているので、ＰＬＬを応用したＳＳＣＧよりも設計が簡単である。特に、上記実施形態のように、ＣＭＯＳプロセスを対象として、ＭＯＳＦＥＴの飽和電流特性の二乗則に従う２次電流発生源を用いることによって、図４に示す三角変調プロファイルを持つスペクトラム拡散クロックを容易に得ることができる。また、ＶＣＤＬ２０を用いることで、カウンタ制御のディレイラインとは異なり、２次電流発生源に与える三角波の周期や振幅を変更することによって、変調プロファイルの形状を容易に変更することができる。

なお、異なる変調周期、変調度を持つスペクトラム拡散クロックを得たい場合は、図１中の三角波発生源１４から出力される電圧の周期、振幅をそれぞれ変更するという簡単な作業のみで最終的なプロファイルのスペックを適宜変更することができる。

また、三角変調に限定されず、三角波発生源の代わりに、所定周波数の変調波を発生する変調波発生源を設け、２次電流発生源の代わりに、変調波発生源から入力される変調波の電圧に応じた変調電流を発生し、切替信号に応じて、変調電流の方向を決定する変調電流発生源を設け、電流電圧変換回路により、変調電流発生源から出力される変調電流を所定のコントロール電圧に変換することによって、三角変調以外の変調プロファイルを持つＳＳＣＧも同様に簡単に実現可能である。

本発明は、基本的に以上のようなものである。
以上、本発明のスペクトラム拡散クロックジェネレータについて詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。

本発明のスペクトラム拡散クロックジェネレータの構成を表す一実施形態の概略図である。 図１に示す２次電流発生源の構成を表す回路図である。 図１に示すスペクトラム拡散クロックジェネレータの動作を表すタイミングチャートである。 スペクトラム拡散クロックの代表的な時系列プロファイルである三角変調の様子を表す一例のタイミングチャートである。 （ａ）および（ｂ）は、それぞれ従来のＰＬＬを応用したスペクトラム拡散クロックジェネレータの構成を表す概略図である。 従来のカウンタ制御ディレイラインを使用したスペクトラム拡散クロックジェネレータの構成を表す概略図である。

符号の説明

１０ スペクトラム拡散クロックジェネレータ
１２ クロック源
１４ 三角波発生源
１６ ２次電流発生源
１８ 電流電圧変換回路
２０ 電圧制御ディレイライン
２２ａ、２２ｂ、２４ａ、２４ｂ Ｐ型ＭＯＳトランジスタ
２６ａ、２６ｂ、２８ａ、２８ｂ Ｎ型ＭＯＳトランジスタ
３０ａ、３０ｂ 切替スイッチ

Claims (3)

1. 所定の単一周波数のクロックを発生するクロック源と、所定周波数の変調波を発生する変調波発生源と、該変調波発生源から入力される変調波の電圧に応じた変調電流を発生し、切替信号に応じて、前記変調電流の方向を決定する変調電流発生源と、該変調電流発生源から出力される変調電流を所定のコントロール電圧に変換する電流電圧変換回路と、該電流電圧変換回路によって変換されたコントロール電圧に応じて、前記クロック源から入力されるクロックの遅延を変え、クロック周波数がクロック毎に変動するスペクトラム拡散クロックとして出力する電圧制御ディレイラインとを備えていることを特徴とするスペクトラム拡散クロックジェネレータ。
2. 前記変調波発生源は、所定周波数の三角波を発生する三角波発生源であり、前記変調電流発生源は、前記三角波発生源から入力される三角波の電圧に応じて、所定の２次関数に従う２次電流を発生し、切替信号に応じて、前記２次電流の方向を決定する２次電流発生源であり、前記電流電圧変換回路は、前記２次電流発生源から出力される２次電流を所定のコントロール電圧に変換することを特徴とする請求項１に記載のスペクトラム拡散クロックジェネレータ。
3. 前記２次電流発生源は、前記２次関数として、ＭＯＳＦＥＴの飽和電流の二乗則に従う２次電流を発生することを特徴とする請求項２に記載のスペクトラム拡散クロックジェネレータ。

Images