JP2006197425A - 固体撮像素子、固体撮像素子の駆動方法および撮像装置 - Google Patents

固体撮像素子、固体撮像素子の駆動方法および撮像装置 Download PDF

Info

Publication number
JP2006197425A
JP2006197425A JP2005008549A JP2005008549A JP2006197425A JP 2006197425 A JP2006197425 A JP 2006197425A JP 2005008549 A JP2005008549 A JP 2005008549A JP 2005008549 A JP2005008549 A JP 2005008549A JP 2006197425 A JP2006197425 A JP 2006197425A
Authority
JP
Japan
Prior art keywords
signal
voltage
blooming
solid
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005008549A
Other languages
English (en)
Inventor
Kazuhide Yokota
一秀 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005008549A priority Critical patent/JP2006197425A/ja
Publication of JP2006197425A publication Critical patent/JP2006197425A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】横型オーバーフロードレイン構造では、余剰電荷を掃き捨てるためには、電荷転送トランジスタのチャネルの電位を、フォトダイオードの周りのP型領域よりも高く設定しなければならないため、フォトダイオードの飽和電荷量が低下する。
【解決手段】行単位でのフォトダイオード21からFD部26への信号電荷の読出しの直前に、行単位でブルーミング部分があるか否かをブルーミング検出部13で検出することで、フォーカルプレーン状に画素アレイ部11の各画素20の信号を読み出すのに合わせて、画面全体でのブルーミングの発生の有無を検出するようにし、ブルーミングの発生の判定結果として論理和回路132からブルーミング行フラグ信号が発生されたときは、当該フラグ信号に応答してブルーミングの発生を抑制するための各種の制御を行う。
【選択図】図1

Description

本発明は、固体撮像素子、固体撮像素子の駆動方法および撮像装置に関し、特にMOS型固体撮像素子に代表されるX−Yアドレス型固体撮像素子、当該固体撮像素子の駆動方法および当該固体撮像素子を撮像デバイスとして用いた撮像装置に関する。
ここに、撮像装置とは、撮像デバイスとしての固体撮像素子、当該固体撮像素子の撮像面(受光面)上に被写体の像光を結像させる光学系および当該固体撮像素子の信号処理回路を含むカメラモジュールや、当該カメラモジュールを搭載したカメラシステムを言うものとする。
固体撮像素子において、画質を著しく損なう原因の一つとしてブルーミングが挙げられる。このブルーミングは、画素(光電変換素子)に強い光が入射し、当該光によって発生する信号電荷量が飽和電荷量以上になると、信号電荷が溢れて周囲の画素に入り込み、その結果、周囲の画素では光の入射がないにも拘わらず電荷がたまって偽信号が発生する現象をいう。
このブルーミングを抑制するために、CCD固体撮像素子では、一般的に、縦型オーバーフロードレイン(Vertical Overflow Drain;VOD)構造が採られていた(例えば、特許文献1参照)。
縦型オーバーフロードレイン構造の一例を図5に示す。縦型オーバーフロードレイン構造は、N型半導体基板101上のP型領域102中に、当該P型領域102によって囲むようにN型フォトダイオード103を形成するとともに、N型フォトダイオード103とN型半導体基板101との間に比較的ポテンシャルの高い領域104を形成した構造となっている。
この縦型オーバーフロードレイン構造において、P型領域102によってN型フォトダイオード103と分離されたN型半導体基板101に高電圧を印加することで、フォトダイオード103の余剰電荷が、当該フォトダイオード103を囲むP型領域102を乗り越えて隣接画素に漏れ出すことなく、フォトダイオード103を囲むP型領域102の一部で、比較的ポテンシャルの高い領域104を通って、N型半導体基板101に掃き捨てられることになる。
特開昭54−95116号公報
しかしながら、縦型オーバーフロードレイン構造の場合、比較的深い領域の拡散領域、即ち領域104の濃度をコントロールする必要があることから、一般的なCMOSプロセスでは形成が難しく、したがってCMOS型固体撮像素子には採用が難しいという課題がある。
そこで、CMOS固体撮像素子では、図6に示すように、P型領域201中に形成したN型フォトダイオード202をオーバーフローした電荷を、当該フォトダイオード202を囲む領域の中で比較的ポテンシャルを高く作り込んだ電荷転送トランジスタ203のチャネル204を通してN型拡散ドレイン領域205に掃き捨てる横型オーバーフロードレイン構造が採られている。
しかしながら、上記の横型オーバーフロードレイン構造では、余剰電荷を掃き捨てるためには、電荷転送トランジスタ203のチャネル204の電位を、フォトダイオード202の周りのP型領域201よりも高く設定しなければならないという制約があるため、フォトダイオード202の飽和電荷量が低下するという課題がある。
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、画素の飽和電荷量を低下させることなく、ブルーミングの発生を確実に防止することが可能な固体撮像素子、固体撮像素子の駆動方法および撮像装置を提供することにある。
上記目的を達成するために、本発明では、光電変換素子、前記光電変換素子で光電変換された信号電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを含む画素が配置されてなり、前記画素の各々の信号を信号線を通して出力する固体撮像素子において、前記リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較し、
前記信号電圧が前記参照電圧よりも低いときにブルーミングの発生を抑える制御を行う構成を採っている。
上記構成の固体撮像素子において、ブルーミングを起こすような強い光が入射する画素では、光電変換によって電荷(例えば、電子)が発生することで、光電変換素子の電圧は比較的早く低下し、所定のタイミングで飽和を迎える。それ以降も、光電変換素子に光が入射すると、光電変換によって発生する電荷は周辺に溢れ出し、その一部は自画素のフローティングディフュージョン部へと漏れ込む。そのために、ブルーミングが起きた画素のフローティングディフュージョン部の電圧は、上記所定のタイミング以降低下し始める。したがって、リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較し、
信号電圧が参照電圧よりも低いときはブルーミングが発生したと判定できる。そして、その判定結果をブルーミングの発生を抑える制御を行うことで、次フレームからのブルーミングの発生を抑えることができる。
本発明によれば、画素の飽和電荷量を低下させることなく、ブルーミングの発生を確実に防止することができるため、ブルーミングの発生ない高画質の撮像画像を得ることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る固体撮像素子、例えばCMOS固体撮像素子の構成の概略を示すブロック図である。図1に示すように、本実施形態に係るCMOS固体撮像素子は、画素アレイ部11、垂直走査部12、ブルーミング検出部13、カラム信号処理部14および水平走査部15を有する構成となっている。
画素アレイ部11は、光電変換素子を含む単位画素20がn行m列に2次元配置され、この行列状配置の画素20の各々に対して垂直信号線111(111−1〜111−m)が列単位で配線され、さらに例えば3本の駆動線、即ちリセット線112、電荷転送線113および選択線114が行単位で配線された構成となっている。
図2は、単位画素20の回路構成の一例を示す回路図である。図2に示すように、本回路例に係る単位画素20は、光電変換素子、例えばフォトダイオード21に加えて、例えば電荷転送トランジスタ22、リセットトランジスタ23、増幅トランジスタ24および選択トランジスタ25の4つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタ22〜25として、例えばNチャネルのMOSトランジスタを用いている。
電荷転送トランジスタ22は、フォトダイオード21のカソードとFD(フローティングディフュージョン)部26との間に接続され、電荷転送線113にゲートが接続されており、フォトダイオード21で光電変換され、ここに蓄積された信号電荷(ここでは、電子)を、ゲートに電荷転送線113を介して転送パルスφTRGが与えられることでオン状態となってFD部26に転送する。
リセットトランジスタ23は、電源電位VDDにドレインが、FD部26にソースが、リセット線112にゲートがそれぞれ接続されており、フォトダイオード21からFD部26への信号電荷の転送に先立って、ゲートにリセット線112を介してリセットパルスφRSTが与えられることでオン状態となってFD部26の電位を電源電位VDDにリセットする。
選択トランジスタ25は、例えば、電源VDDにドレインが、増幅トランジスタ24のドレインにソースが、選択線114にゲートがそれぞれ接続されており、ゲートに選択線114を介して選択パルスφSELが与えられることでオン状態となり、増幅トランジスタ24に対して電源電位VDDを供給することによって画素20の選択をなす。なお、この選択トランジスタ25については、増幅トランジスタ24のソースと垂直信号線111との間に接続した構成を採ることも可能である。
増幅トランジスタ24は、FD部26にゲートが、選択トランジスタ25のソースにドレインが、垂直信号線111にソースがそれぞれ接続されたソースフォロア構成となっており、リセットトランジスタ23によってリセットした後のFD部26の電位をリセットレベルとして垂直信号線111に出力し、さらに電荷転送トランジスタ22によって信号電荷を転送した後のFD部26の電位を信号レベルとして垂直信号線111に出力する。
なお、ここでは、単位画素20の回路構成として、4つのトランジスタ22〜25を有する構成のものを例に挙げて説明したが、4トランジスタ構成のものに限られるものではなく、増幅トランジスタ24を選択トランジスタとして兼用した3トランジスタ構成のものでも良い。
再び図1において、垂直走査部12は、読み出し走査回路121および電子シャッタ走査回路122を有し、これら走査回路121,122が並置された構成となっており、リセット線112、電荷転送線113および選択線114を介して単位画素20を行単位で順に選択駆動する。
読み出し走査回路121は、シフトレジスタなどによって構成され、信号を読み出す画素20を行単位で順に選択する。電子シャッタ走査回路122は、基本的に読み出し走査回路121と同じ回路構成となっており、読み出し走査回路121によって読み出し走査が行われる行に対して、その読み出し走査よりもシャッタスピードの時間分だけ前に当該行の画素20のフォトダイオード21から不要な電荷を読み出す走査を行うことで、電子シャッタ動作を実現する。これにより、電子シャッタ走査回路122の走査タイミングと読み出し走査回路121の走査タイミングとの間の期間が露光期間、即ち信号電荷の蓄積期間となる。
ブルーミング検出部13は、垂直信号線111(111−1〜111−m)の各々に対応して設けられた電圧比較回路131−1〜131−mおよび判定手段としての例えば論理和回路132を有する構成となっている。
電圧比較回路131−1〜131−mには、図2に示す単位画素20において、リセットトランジスタ23によってFD部26をリセットする前のFD電圧を反映した電圧を、増幅トランジスタ24を介して垂直信号線111−1〜111−mに読み出すタイミングでコントロール回路16から駆動信号が与えられる。
電圧比較回路131−1〜131−mは、垂直信号線111−1〜111−m上の信号電圧を比較入力とし、ブルーミング発生の判定基準である所定の参照電圧を比較基準入力とし、コントロール回路16から駆動信号が与えられることで動作状態となり、FD部26のリセット前のFD電圧を反映した電圧を垂直信号線111−1〜111−mに読み出すことによって得られる信号電圧を参照電圧と比較し、信号電圧が参照電圧よりも低いときに、当該信号電圧に対応する画素がブルーミングを起こしているものとして例えば“H”レベルの信号を出力する。
論理和回路132は、電圧比較回路131−1〜131−mの各出力信号を入力とし、電圧比較回路131−1〜131−mのいずれか1つでも“H”レベルの信号を出力したときに、選択行の全画素のうちの少なくとも1つがブルーミングを起こしていると判定して、その旨を示すブルーミング行フラグ信号を発生する。
なお、本例では、電圧比較回路131−1〜131−mの各比較結果に基づいて、信号電圧が参照電圧よりも低いときにブルーミングが発生したと判定する判定手段として、論理和回路132を用いて選択行の全画素のうちの1つでもブルーミングを起こしているときにその選択行をブルーミング行としてフラグ信号を発生するとしたが、これに限られるものではなく、選択行の全画素のうち、所定個数以上でブルーミングが発生したときにその選択行をブルーミング行と判定してフラグ信号を発生するようにしても良い。このときの判定基準となる上記所定個数については任意に設定可能である。
カラム信号処理部14は、垂直信号線111−1〜111−mの各々の出力端に各入力端が接続されたm個のカラム信号処理回路141−1〜141−mによって構成されている。カラム信号処理回路141−1〜141−mは、例えばS/H(サンプルホールド)回路およびCDS(Correlated Double Sampling;相関二重サンプリング)回路などによって構成される。
水平走査部15は、水平信号線151と、カラム信号処理回路141−1〜141−mの各出力端と水平信号線151との間に接続されたm個の水平選択回路152−1〜152−mと、水平走査回路153とを有する構成となっている。
水平走査回路153は、シフトレジスタなどによって構成されており、水平選択回路152−1〜152−mを順次選択する。水平選択回路152−1〜152−mは、水平走査回路153による選択駆動により、カラム信号処理回路141−1〜141−mから列ごとに出力される画素20の信号を、順次水平信号線151を通して外部へ出力する。
次に、上記構成の本実施形態に係るCMOS固体撮像素子におけるブルーミング検出部13の回路動作について、図3のタイミングチャートを用いて説明する。ここでは、画素アレイ部11におけるあるi行目の動作を例に挙げて説明するものとする。
時刻t1で第i行の選択パルスφSELiをアクティブにし、i行目を選択した状態において、時刻t2でリセットパルスφRSTiをアクティブにしてFD部26をリセットし、次いで時刻t3で電荷転送パルスφTRGiをアクティブにしてフォトダイオード21の信号電荷をFD部26に読み出し、しかる後時刻t4でリセットパルスφRSTiを再びアクティブにしてFD部26をリセットすることで、i行目の画素20が信号電荷の蓄積期間に入る。
ブルーミングを起こすような強い光が入射する画素では、光電変換によって電荷(ここでは、電子)が発生することで、フォトダイオード21の電圧(以下、「PD電圧」と記す)は比較的早く低下し、時刻t5のタイミングで飽和を迎える。それ以降も、フォトダイオード21に光が入射すると、光電変換によって発生する電荷は周辺に溢れ出し、電荷の一部は自画素のFD部26へと漏れ込む。そのために、ブルーミングが起きた画素のFD部26の電圧(以下、「FD電圧」と記す)は、時刻t5以降低下し始める。
そして、次フレームのn行目読出しのためのFD部26のリセットに先立って、先ず、時刻t6で第i行の選択パルスφSELiをアクティブにしてi行目を選択状態にする。i行目が選択状態になることで、FD部26をリセットする前のFD電圧を反映した電圧が垂直信号線111−1〜111−mに読み出される。一方、選択パルスφSELiに同期してコントロール回路16からブルーミング検出部13の電圧比較回路131−1〜131−mの各々に対して駆動信号が与えられる。
すると、ブルーミング検出部13において、電圧比較回路131−1〜131−mは、垂直信号線111−1〜111−mの各信号電圧を、ブルーミング発生の判定基準である参照電圧と比較し、参照電圧よりも低いと例えば“H”レベルの比較結果を出力する。この比較結果を受けて、論理和回路132は、選択行iにおいて参照電圧よりも低い画素が1つでもあると、ブルーミングフラグ信号を発生する(フラグを立てる)。このフラグ信号の発生が、選択行iにおいてブルーミングに起因するオーバーフローが起きたことの判定となる。
なお、ここでは、通常の読み出しに当たってi行目を選択した状態で、FD部26のリセットに先立ってFD電圧の読み取りを1回行うとしたが、このリセット前FD電圧の読み取りについては、時刻t4〜t6の期間において任意のタイミングで任意の回数行って構わない。ただし、FD電圧の読み取りを行うに当たっては、選択パルスφSELiをアクティブにする必要がある。
その後、時刻t7でリセットパルスφRSTiをアクティブにしてFD部26をリセットし、そのときのリセット電圧を垂直信号線111−1〜111−mに読み出す。次に、時刻t8で電荷転送パルスφTRGiをアクティブにしてフォトダイオード21の信号電荷をFD部26に転送し、そのときの信号電圧を垂直信号線111−1〜111−mに読み出す。
このようにして、順に読み出されたリセット電圧と信号電圧は、垂直信号線111−1〜111−mを通して後段のカラム信号処理回路141−1〜141−mに順に供給される。そして、カラム信号処理回路141−1〜141−mでのCDS処理によって画素固有の固定パターンノイズが除去された画素信号となる。
その後、時刻t9で再びリセットパルスφRSTiをアクティブにしてFD部26をリセットしてから蓄積状態に戻るという、一連のサイクルを繰り返す。
上述したようにして、行単位でのフォトダイオード21からFD部26への信号電荷の読出しの直前に、行単位でブルーミング部分があるか否かをブルーミング検出部13で検出することで、フォーカルプレーン状に画素アレイ部11の各画素20の信号を読み出すのに合わせて、画素アレイ部11全体(画面全体)でのブルーミングの発生の有無を検出することができる。
そして、ブルーミングの発生の判定結果として論理和回路132からブルーミング行フラグ信号が発生されたときは、当該フラグ信号に応答してブルーミングの発生を抑制するための各種の制御を行うことで、フォトダイオード21の余剰電荷を掃き捨てるために、従来技術のように、電荷転送トランジスタ22のチャネルの電位を、フォトダイオード21の周りのP型領域よりも高く設定するような構造を採らなくて済むため、画素20の飽和電荷量を低下させることなく、ブルーミングの発生を確実に防止することができる。その結果、ブルーミングの発生のない高画質の撮像画像を得ることができる。
なお、FD部23のリセット電圧は画素20間で必ずしも一定レベルではなく、画素20ごとにバラツキを持っている。したがって、ブルーミングの発生を確実に検出できるようにするためには、画素20ごとのリセット電圧のバラツキを吸収しつつ、当該リセット電圧に対して、蓄積期間中にフォトダイオード21からFD部26にオーバーフローしてくる電荷による電圧変動分を検出できるように、参照電圧の電圧値を設定することが重要である。
画素アレイ部11の中でブルーミングによるFD電圧の変化が検出された場合に採用する、ブルーミングの発生を抑制するための各種の制御としては、一例として、次のような制御方法が考えられる。フラグ信号に応答してのこれらの制御は、次のフレームに反映されることになる。
第一の制御方法として、電子シャッタ走査回路122の走査タイミングを制御して、読み出し走査回路121の走査タイミングとの間の期間を短縮することで、フォトダイオード21の信号電荷の蓄積期間を短くする方法がある。
強い光が入射したとき、蓄積時間が長いとそれだけオーバーフローしやすいことから、蓄積時間を短くすることで、ブルーミングの発生を抑制することができる。ただし、蓄積時間が短くなる分だけ信号レベルが低下することになるが、後述する信号処理系において画素信号を増幅するアンプ部においてゲインを上げる制御を行うことで、信号レベルの低下分を補うことが可能である。
第二の制御方法として、フォトダイオード21に隣接して電荷排出部(オーバーフロードレイン)を形成するとともに、当該電荷排出部とフォトダイオード21との間に排出ゲート部を設け、フラグ信号が発生したときに当該ゲート部を開けてオーバーフローパスを形成し、当該オーバーフローパスを介して電荷を電荷排出部に捨てることによって周辺画素への漏れ込みを防止する方法である。
このように、電荷排出部および排出ゲート部を設け、フラグが発生する以外、即ち非オーバーフロー時には、排出ゲート部を閉状態にしておくことで、フォトダイオード21の飽和レベル、即ち画素20の飽和電荷量を低下させることなく、ブルーミングの発生を防止できる。
第三の制御方法として、電荷転送トランジスタ22のゲートに印加する電荷転送パルスφTRGの“L”レベルを、フラグ信号が発生したときに通常の電荷非転送時の“L”レベルよりも高く設定する方法である。
通常の電荷非転送時における電荷転送パルスφTRGの“L”レベルは、フォトダイオード21とFD部26との間を、電荷転送トランジスタ22のチャネルによってポテンシャル的に完全に分離できるレベルに設定されており、これにより所望の飽和電荷量が確保されている。
一方、フラグ信号が発生したときに、電荷転送パルスφTRGの“L”レベルを上げることで、電荷転送トランジスタ22のチャネルのポテンシャルが深くなり、フォトダイオード21とFD部26との間にオーバーフローパスを確保できる(横型オーバーフロードレイン構造)。これにより、電荷転送トランジスタ22のチャネルを通してFD部26に電荷を掃き捨てることができるため、周辺画素への漏れ込みを防止できると同時に、非オーバーフロー時にフォトダイオード21の飽和レベルを低下せずに済む。
上記第一乃至第三の制御方法は、本CMOS固体撮像素子のセンサチップ内において、ブルーミング検知部13でブルーミング行フラグ信号が発生されたときに、図1のコントロール回路16による制御の下に、当該フラグ信号に応答して実行されることになる。
[適用例]
以上説明した本実施形態に係るCMOS固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置(カメラモジュール)において、その撮像デバイスとして用いて好適なものである。
図4は、本発明に係る撮像装置の構成の一例を示すブロック図である。図4に示すように、本例に係る撮像装置は、絞り41やレンズ42を含む光学系、撮像デバイス43、信号処理回路44およびコントローラ45によって構成されている。
絞り41は、被写体からの像光の光量を制限する。レンズ42は、絞り41を経た被写体の像光を撮像デバイス43の撮像面に結像する。撮像デバイス43は、レンズ42によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス43として、先述した実施形態に係るCMOS固体撮像素子が用いられる。
信号処理回路44は、撮像デバイス43から出力される画像信号の信号レベルを増幅するアンプ等を有し、当該画像信号に対して種々の信号処理を行う。コントローラ45は、撮像デバイス43、即ち図1に示すCMOS固体撮像素子のブルーミング検出部13からブルーミング行フラグ信号が発生されたとき、当該フラグ信号の発生を受けて絞り41や信号処理回路44に対してブルーミング発生を防止するための制御を行う。
具体的には、一例として、ブルーミングの発生を抑制するため制御として、先述した第一の制御方法、即ちフォトダイオード21の信号電荷の蓄積期間を短くする方法を採る場合には、蓄積時間が短くなることに起因する信号レベルの低下分を抑えるために、信号処理回路44のアンプのゲインを上げる制御を行う。
また、先述した第一乃至第三の制御方法は、CMOS撮像素子のセンサチップ内で行われる制御であったが、センサチップ外部で行う制御方法として、フラグ信号が発生したときに、コントローラ45による制御の下に、絞り41の開口を絞る制御方法を採ることもできる。
すなわち、強い光の入射によってブルーミングが発生したときに、当該強い光そのものの入射を絞り41によって制限することにより、画素20の飽和電荷量を低下させることなく、ブルーミングの発生を確実に防止することができる。
ただし、絞り41によって入射光量を制限することで、その分だけ信号レベルが低下することになるが、第一の制御方法の場合と同様に、コントローラ45による制御の下に、信号処理回路44のアンプのゲインを上げる制御を行うことで、入射光量の制限起因する信号レベルの低下分を補うことができる。
上述したように、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイス43として先述した実施形態に係るCMOS固体撮像素子を搭載することで、当該CMOS固体撮像素子では飽和電荷量を低下させることなく、ブルーミングの発生を確実に防止することができるため、ブルーミングの発生のない高画質の撮像画像を得ることができる。
本発明の一実施形態に係るCMOS固体撮像素子の構成の概略を示すブロック図である。 単位画素の回路構成の一例を示す回路図である。 ブルーミング検出部の回路動作の説明に供するタイミングチャートである。 本発明に係る撮像装置の構成の一例を示すブロック図である。 縦型オーバーフロードレイン構造の一例を示す断面図である。 横型オーバーフロードレイン構造の一例を示す断面図である。
符号の説明
11…画素アレイ部、12…垂直走査部、13…ブルーミング検出部、14…カラム信号処理部、15…水平走査部、20…単位画素、21…フォトダイオード、22…電荷転送トランジスタ、23…リセットトランジスタ、24…増幅トランジスタ、25…選択トランジスタ、26…FD(フローティングディフュージョン)部、111(111−1〜111−m)垂直信号線、121…読み出し走査回路、122…電子シャッタ走査回路、131−1〜131−m…電圧比較回路、132…論理和回路、141−1〜141−m…カラム信号処理回路、151…水平信号線、152−1〜152−m…選択回路、153…水平走査回路

Claims (7)

  1. 光電変換素子、前記光電変換素子で光電変換された信号電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを含む画素が配置されてなり、前記画素の各々の信号を信号線を通して出力する固体撮像素子であって、
    前記リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較する電圧比較手段と、
    前記電圧比較手段の比較結果に基づいて、前記信号電圧が前記参照電圧よりも低いときにブルーミングが発生したと判定する判定手段と、
    前記判定手段の判定結果を受けてブルーミングの発生を抑える制御を行う制御手段と
    を備えたことを特徴とする固体撮像素子。
  2. 前記制御手段は、前記判定手段の判定結果を受けて前記画素における信号電荷の蓄積時間を短くする
    ことを特徴とする請求項1記載の固体撮像素子。
  3. 前記画素は、前記光電変換素子に隣接した電荷排出部を有し、
    前記制御手段は、前記判定手段の判定結果を受けて前記光電変換素子と前記電荷排出部との間のチャネルのポテンシャルを深くする
    ことを特徴とする請求項1記載の固体撮像素子。
  4. 前記電荷排出部は、前記フローティングディフュージョン部であり、
    前記制御手段は、前記判定手段の判定結果を受けて前記電荷転送トランジスタのゲート下のチャネルのポテンシャルを深くする
    ことを特徴とする請求項3記載の固体撮像素子。
  5. 光電変換素子、前記光電変換素子で光電変換された信号電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを含む画素が配置されてなり、前記画素の各々の信号を信号線を通して出力する固体撮像素子の駆動方法であって、
    前記リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較し、
    前記信号電圧が前記参照電圧よりも低いときにブルーミングの発生を抑える制御を行う
    ことを特徴とする固体撮像素子の駆動方法。
  6. 光電変換素子、前記光電変換素子で光電変換された信号電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを含む画素が配置されてなり、前記画素の各々の信号を信号線を通して出力する固体撮像素子と、
    前記固体撮像素子への入射光の光量を制限する絞りを含む光学系とを具備し、
    前記固体撮像素子は、
    前記リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較する電圧比較手段と、
    前記電圧比較手段の比較結果に基づいて、前記信号電圧が前記参照電圧よりも低いときにブルーミングが発生したと判定する判定手段と、
    前記判定手段の判定結果を受けてブルーミングの発生を抑える制御を行う制御手段とを有する
    ことを特徴とする撮像装置。
  7. 光電変換素子、前記光電変換素子で光電変換された信号電荷をフローティングディフュージョン部に転送する電荷転送トランジスタおよび前記フローティングディフュージョン部をリセットするリセットトランジスタを含む画素が配置されてなり、前記画素の各々の信号を信号線を通して出力するとともに、前記リセットトランジスタによるリセット動作が行われる前の前記フローティングディフュージョン部の電圧に基づく前記信号線の信号電圧を所定の参照電圧と比較し、前記信号電圧が前記参照電圧よりも低いときにフラグを発生する固体撮像素子と、
    前記固体撮像素子への入射光の光量を制限する絞りを含む光学系と、
    前記フラグ信号の発生を受けて前記絞りの開口を絞る制御手段と
    を具備することを特徴とする撮像装置。
JP2005008549A 2005-01-17 2005-01-17 固体撮像素子、固体撮像素子の駆動方法および撮像装置 Pending JP2006197425A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005008549A JP2006197425A (ja) 2005-01-17 2005-01-17 固体撮像素子、固体撮像素子の駆動方法および撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005008549A JP2006197425A (ja) 2005-01-17 2005-01-17 固体撮像素子、固体撮像素子の駆動方法および撮像装置

Publications (1)

Publication Number Publication Date
JP2006197425A true JP2006197425A (ja) 2006-07-27

Family

ID=36803111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005008549A Pending JP2006197425A (ja) 2005-01-17 2005-01-17 固体撮像素子、固体撮像素子の駆動方法および撮像装置

Country Status (1)

Country Link
JP (1) JP2006197425A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109504A (ja) * 2006-10-26 2008-05-08 Canon Inc 撮像装置及び補正方法
JP2008283565A (ja) * 2007-05-11 2008-11-20 Canon Inc 撮像素子及び撮像装置
JP2009005285A (ja) * 2007-06-25 2009-01-08 Canon Inc 撮像装置及びその画素飽和状態検出方法
JP2013149743A (ja) * 2012-01-18 2013-08-01 Canon Inc 撮像装置および撮像システム
CN113497903A (zh) * 2020-04-03 2021-10-12 爱思开海力士有限公司 图像感测装置及其操作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109504A (ja) * 2006-10-26 2008-05-08 Canon Inc 撮像装置及び補正方法
JP2008283565A (ja) * 2007-05-11 2008-11-20 Canon Inc 撮像素子及び撮像装置
JP2009005285A (ja) * 2007-06-25 2009-01-08 Canon Inc 撮像装置及びその画素飽和状態検出方法
JP2013149743A (ja) * 2012-01-18 2013-08-01 Canon Inc 撮像装置および撮像システム
CN113497903A (zh) * 2020-04-03 2021-10-12 爱思开海力士有限公司 图像感测装置及其操作方法

Similar Documents

Publication Publication Date Title
US10021321B2 (en) Imaging device and imaging system
US8902341B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
KR101422875B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
US8513710B2 (en) Solid-state imaging device and control method for same
US8785834B2 (en) Solid-state image sensor, control method for the same, and electronic device
US8350942B2 (en) Solid-state imaging apparatus and driving method therefor
US9674468B2 (en) Imaging device and driving method for solid-state image sensor with multiple different electric potentials
US8093541B2 (en) Anti-blooming protection of pixels in a pixel array for multiple scaling modes
JP2021193814A (ja) 撮像装置
US7550704B2 (en) Solid state imaging device, method of driving solid state imaging device, and image pickup apparatus
JP4745876B2 (ja) 画像処理装置及び画像処理方法
US9794497B2 (en) Solid-state imaging device controlling read-out of signals from pixels in first and second areas
JP2017055322A (ja) 撮像装置、撮像システム、および、撮像装置の制御方法
JP2011216970A (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP2010130398A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4807014B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2009032950A (ja) 固体撮像装置
JP2006197425A (ja) 固体撮像素子、固体撮像素子の駆動方法および撮像装置
JP2005057189A (ja) 固体撮像装置及びカメラ
JP5051994B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4391843B2 (ja) 固体撮像装置
JP2008177593A (ja) 固体撮像素子及びカメラ装置
JP4432510B2 (ja) 物理量分布検知の半導体装置、並びにこの半導体装置の駆動制御方法および駆動制御装置
JP2006197229A (ja) 撮像装置およびカメラ
JP5299496B2 (ja) 固体撮像素子及びカメラ装置