JP2006196927A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2006196927A JP2006196927A JP2006111476A JP2006111476A JP2006196927A JP 2006196927 A JP2006196927 A JP 2006196927A JP 2006111476 A JP2006111476 A JP 2006111476A JP 2006111476 A JP2006111476 A JP 2006111476A JP 2006196927 A JP2006196927 A JP 2006196927A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- semiconductor chip
- connection electrode
- metal base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73151—Location prior to the connecting process on different surfaces
- H01L2224/73153—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は半導体装置のパッケージに関し、特にチップサイズで放熱性に優れたパッケージ構造の半導体装置に関するものである。 The present invention relates to a package of a semiconductor device, and more particularly to a semiconductor device having a package structure having a chip size and excellent heat dissipation.
近年における半導体装置を実装した電子回路の高集積化の要求により、個々の半導体装置のパッケージをより小型化することが要求されている。このようにパッケージの小型化を図った半導体装置としてチップサイズパッケージ(CSP)が提案されている。図12は特許文献1に記載の半導体装置であり、半導体チップよりも若干大きな寸法の金属板を加工して皿状に形成し、この皿状の金属板(以下、メタルベースと称する)110の凹部111内に半導体チップ101を搭載する。半導体チップ101はMOSトランジスタチップの例であり、半導体チップ101の裏面に図には現れないドレイン電極が形成されており、このドレイン電極を凹部111の底面に直接固着し、かつ半導体チップ101の周囲の凹部111内に樹脂113を充填して封止する。また、半導体チップ101の表面にはゲート電極107とソース電極108が形成されており、前記メタルベース110の表面と同一平面になるように形成されている。そして、前記メタルベース110の表面の周辺部112の複数領域をドレイン接続電極115として構成している。この半導体装置を図外の実装基板にフェースダウンにより実装することで、メタルベース110の周辺部112のドレイン接続電極115が実装基板に設けられたドレイン接続電極用のパッド部に接続され、同時にゲート電極とソース電極がそれぞれゲート電極用及びソース電極用の各パッド部に接続される。
In recent years, due to the demand for higher integration of electronic circuits mounted with semiconductor devices, it has been required to further downsize the packages of individual semiconductor devices. As described above, a chip size package (CSP) has been proposed as a semiconductor device in which the package is miniaturized. FIG. 12 shows a semiconductor device described in
ここで、特許文献1には、図13(a)に示すように、メタルベース120の両辺部122を残して凹部121を形成し、その両辺部122の表面をドレイン接続電極125として構成したもの、また、図13(b)に示すように、メタルベース130の両辺部ではなく片辺部132のみ残して凹部131を形成し、その上で当該片辺部132の長さ方向の複数箇所に全厚さにわたる溝133を形成し、この溝133によって分離された領域の表面をそれぞれドレイン接続電極135として構成したものも提案されている。なお、図13(a)と同様な技術として、特許文献2には図示は省略するが、両辺部を残して凹部を形成し、この凹部に半導体チップを搭載し、半導体チップの表面の電極と両辺部の表面と同一面としてフェースダウンによる実装を行う技術が記載されている。
Here, in
また、特許文献3には、図12の半導体装置とほぼ同じであるが、図14に示すような半導体装置が提案されており、ここではメタルベース140にはプレス加工等によって周辺部142を残して凹部141が形成され、この凹部141内に半導体チップ101が固着されている。そして、ここではメタルベース140の周辺部142の表面を半導体チップ101の表面に設けられた電極102とほぼ同一面に形成するとともに、当該周辺部142の表面及び半導体チップ101の表面の各電極102に半田ボール103を形成してフェースダウンにより実装を行うように構成されている。
Further,
これらの従来の半導体装置は、メタルベースが半導体チップよりも若干大きな平面寸法であり、また半導体チップの厚さにメタルベースの厚さを加えた厚さ寸法であり、しかも半導体チップに対して金属ワイヤ等をボンディングする必要がなく、さらに樹脂で封止する必要も少ないため、半導体装置の小型化、薄型化が可能になり、しかも構造が簡易であるために低価格に製造できる。また、実装した状態ではメタルベースがヒートシンクとして機能するために放熱性にも優れるという利点もある。
これらの半導体装置について本発明者が検討を加えたところ次のような問題が潜在していることが明らかとなった。図12及び図14に示したようにメタルベースの周辺部を除いて凹部を形成した半導体装置では、凹部を形成するためにはメタルベースに対してプレス加工、あるいはエッチング加工が必要であり、この加工が煩雑でかつ高精度に加工することが難しく、結果として低価格化を図る上での障害になる。この点、図13(a),(b)に示した半導体装置では、メタルベースの両辺部あるいは片辺部を曲げ加工、あるいは切削加工によって形成することが可能であり、しかも比較的に高精度に加工することが容易であるため、小型化、低価格化を図る上では有利である。また、熱放散を向上し、また小型で薄くても機械的な強度を向上できるという点でも有利である。 As a result of studies made by the present inventors on these semiconductor devices, it has become clear that the following problems are latent. As shown in FIGS. 12 and 14, in the semiconductor device in which the recess is formed except for the peripheral portion of the metal base, the metal base needs to be pressed or etched to form the recess. Machining is complicated and difficult to process with high precision, resulting in an obstacle to cost reduction. In this respect, in the semiconductor device shown in FIGS. 13A and 13B, both sides or one side of the metal base can be formed by bending or cutting, and relatively high accuracy can be obtained. Therefore, it is advantageous in reducing the size and price. It is also advantageous in that heat dissipation can be improved, and mechanical strength can be improved even if it is small and thin.
しかしながら、図13(a)に示した半導体装置では、メタルベース120の両辺部122の表面を平坦な面として形成した上で、その全面あるいは一部をドレイン接続電極125として形成しているので、ドレイン接続電極125の面積がゲート電極107やソース電極108の面積よりも大きくなり、フェースダウンにより実装したときに、ドレイン接続電極125の熱容量がゲート電極やソース電極よりも大きくなる。そのため、実装基板に半田により実装する際に、ドレイン接続電極125での半田量をゲート電極107やソース電極108の半田量よりも多く供給する必要があり、実装基板における半田密度が均一にならず、半田の熱容量も不均一になる。したがって、半田のリフロー時にはドレイン接続電極125を高温にする必要があり、高温によって半導体装置の一部、特に半導チップとメタルベースの接続部に熱ダメージを与え、同時に半田量の少ないゲート電極107やソース電極108における半田による接続信頼性が低下し、ひいては実装の信頼性が低下するという問題が生じる。また、ドレイン接続電極125の表面とゲート電極107やソース電極108の表面がほぼ同一面であるため、実装時にフェースダウンにより実装基板に搭載した際に、ゲート電極107やソース電極108が実装基板の表面に衝突し、これら電極を含めて半導体チップ101に機械的ダメージが加えられるという問題もある。なお、このような問題は図12及び図14に示した半導体装置においてもドレイン接続電極がメタルベースの広い領域にわたって形成されているため、同様に生じることになる。
However, in the semiconductor device shown in FIG. 13A, the surface of both
また、図13(b)に示した半導体装置においても、ドレイン接続電極135の面積がゲート電極やソース電極の面積よりも大きくされているために、同様な熱容量の違いによる半田量の違い、並びにこれに伴う半導体チップに対する熱ダメージの問題や半田による接続信頼性の問題が生じる。この場合、ドレイン接続電極135の面積を小さくすれば、実装時における個々のドレイン接続電極135の熱容量を小さくすることができ、前述した問題を解消する上では有効になるが、ドレイン接続電極135は切削加工によって形成した溝133によって複数の領域に分割しており、特にドレイン接続電極135を分離するためにメタルベース130の全厚さにわたって溝133を形成しているため、個々のドレイン接続電極135はメタルベース130に対して片持ち片構造となり、当該ドレイン接続電極135の機械的な強度が低下し、実装基板に実装したときにおけるメタルベースの支持強度が低下する要因となり、この面から実装の信頼性が低下するという問題がある。また、この半導体装置においても、ドレイン接続電極135とゲート電極107及びソース電極108の表面が同一高さとなっているため、実装時における半導体チップへの機械的ダメージという問題もある。
Also in the semiconductor device shown in FIG. 13B, since the area of the
本発明の目的は、特に実装時における半田付けを良好なものとし、実装の信頼性を改善した半導体装置を提供するものである。 An object of the present invention is to provide a semiconductor device in which soldering at the time of mounting is particularly good and mounting reliability is improved.
本発明は、矩形の金属板からなる底辺部と、少なくとも当該底辺部の対向する2辺に各々設けられた凸部からなる複数の接続電極とを備えるメタルベースと、メタルベースの底辺部に搭載された半導体チップとで構成され、半導体チップの表面に形成された電極と、複数の接続電極を利用して表面実装を行う表面実装型半導体装置であって、複数の接続電極の表面高さは半導体チップの電極の表面高さよりも所要寸法だけ高くされていることを特徴とする。 The present invention is mounted on a metal base including a bottom portion made of a rectangular metal plate and a plurality of connection electrodes each formed of a convex portion provided on at least two opposite sides of the bottom portion, and mounted on the bottom portion of the metal base. The surface mount type semiconductor device is configured to be mounted on the surface of the semiconductor chip by using the plurality of connection electrodes and the surface height of the plurality of connection electrodes. It is characterized by being made higher by a required dimension than the surface height of the electrode of the semiconductor chip.
ここで、複数の接続電極は、底辺部の表面の一部領域において金属板の厚さが部分的に厚い部分にて形成される。例えば、メタルベースは、金属板をエッチング又は鍛造して形成される。また、接続電極の表面高さは半導体チップの電極の表面高さよりも0〜0.1 mm程度高くされる。接続電極の面積は半導体チップの電極の面積よりも小さい面積とされる。接続電極は両辺部の長さ方向及びこれと直交する方向の少なくとも一方について対称となるように配置される。さらに、接続電極は、表面側の面積が下部の面積よりも小さい断面が台形に形成される。接続電極は、半導体チップの長さ方向、及び当該半導体チップを挟む幅方向の少なくとも一方について対称となる位置にそれぞれ形成される。接続電極は底辺部のチップを挟んだ両側にそれぞれ1つずつ形成される。半導体チップの電極又は接続電極の少なくとも一方に半田ボールが形成されていることが好ましい。 Here, the plurality of connection electrodes are formed in a portion where the thickness of the metal plate is partially thick in a partial region of the surface of the bottom portion. For example, the metal base is formed by etching or forging a metal plate. Further, the surface height of the connection electrode is set to about 0 to 0.1 mm higher than the surface height of the electrode of the semiconductor chip. The area of the connection electrode is smaller than the area of the electrode of the semiconductor chip. The connection electrode is disposed so as to be symmetric with respect to at least one of the length direction of both sides and the direction orthogonal thereto. Further, the connection electrode has a trapezoidal cross section in which the surface area is smaller than the lower area. The connection electrodes are formed at positions that are symmetric with respect to at least one of the length direction of the semiconductor chip and the width direction across the semiconductor chip. One connection electrode is formed on each of both sides of the bottom chip. It is preferable that a solder ball is formed on at least one of the electrode of the semiconductor chip or the connection electrode.
本発明の半導体装置は例えば、半導体チップがMOSトランジスタのトランジスタチップであり、半導体チップの裏面にドレイン電極が形成されて底辺部に直接接触した状態で搭載されて接続電極がドレイン接続電極として構成され、半導体チップの表面にはゲート電極及びソース電極がそれぞれ形成された構成で実現される。 In the semiconductor device of the present invention, for example, the semiconductor chip is a transistor chip of a MOS transistor, the drain electrode is formed on the back surface of the semiconductor chip and mounted in a state of being in direct contact with the bottom side, and the connection electrode is configured as the drain connection electrode. This is realized by a configuration in which a gate electrode and a source electrode are formed on the surface of the semiconductor chip.
本発明によれば、図13(a),(b)に示した半導体装置と同様に、放熱性、小型化、低価格化を図り、かつ機械的な強度を高めるという利点が得られることはもとより、接続電極の表面の高さが半導体チップのゲート電極及びソース電極よりも高い位置とされているので、実装時にフェースダウンにより実装基板に実装する際に半導体チップに対する機械的ダメージを防止する。また、半導体チップの電極と実装基板のパッド部との間に適度な間隙を確保することで、この部分に供給された半田が押し潰されて外周部に漏れ出でて隣接するパッド部を短絡する等の不具合を防止する。さらに、半導体チップの電極とパッド部との間に介在される半田が適度な厚みをもって機械的ストレスに対する接続信頼性を向上する。これにより、半田付けの信頼性が高くなる。 According to the present invention, similar to the semiconductor device shown in FIGS. 13A and 13B, there are obtained advantages that heat dissipation, downsizing, cost reduction, and mechanical strength are increased. Of course, since the height of the surface of the connection electrode is higher than the gate electrode and the source electrode of the semiconductor chip, mechanical damage to the semiconductor chip is prevented when mounting on the mounting substrate by face-down during mounting. In addition, by securing an appropriate gap between the electrode of the semiconductor chip and the pad part of the mounting substrate, the solder supplied to this part is crushed and leaks to the outer peripheral part, and the adjacent pad part is short-circuited To prevent problems such as Further, the solder interposed between the electrode and the pad portion of the semiconductor chip improves the connection reliability against mechanical stress with an appropriate thickness. This increases the reliability of soldering.
また、本発明によれば、メタルベースは底辺部の表面の一部領域において金属板をエッチング又は鍛造する等して厚さが部分的に増大され、この部分に複数の接続電極が形成されるので寸法精度の高いメタルベースが得られる。また、接続電極の面積を半導体チップの電極の面積よりも小さくしているので、半導体チップの電極における半田付けの信頼性を高めるとともに、接続電極の熱容量を小さくすることができ、実装時の半田付けにおいては半導体チップの電極との半田量をほぼ等しい量にすることができ、当該電極と接続電極のそれぞれにおいて好適な半田付けが可能になる。特に、接続電極は表面側の面積が下部の面積よりも小さい断面が台形に形成されることにより、接続電極の機械的強度を高めることかでき、実装基板に対する半田付けの信頼性を高めることができる。さらに、接続電極は半導体チップの長さ方向及びこれと直交する方向の少なくとも一方について対称に配置し、あるいは電極と接続電極とが対称となる位置に配置することで、実装時に接続電極を実装基板に対して安定な状態で載置して半田付けを行うことができ、半田付け時の熱の伝導の均一化や当接力を各接続電極あるいは半導体チップの電極に均一に分散させて、接続の信頼性を高めることができる。さらに、接続電極に半田ボールが設けられているので、実装に際しての半田付けを容易に行うことが可能である。 Further, according to the present invention, the metal base is partially increased in thickness by etching or forging the metal plate in a partial region of the surface of the bottom portion, and a plurality of connection electrodes are formed in this portion. Therefore, a metal base with high dimensional accuracy can be obtained. In addition, since the area of the connection electrode is smaller than the area of the electrode of the semiconductor chip, the reliability of soldering in the electrode of the semiconductor chip can be improved and the heat capacity of the connection electrode can be reduced, so that the solder during mounting can be reduced. In soldering, the amount of solder with the electrode of the semiconductor chip can be made substantially equal, and suitable soldering is possible for each of the electrode and the connection electrode. In particular, the connection electrode can be formed with a trapezoidal cross section whose surface area is smaller than the area of the lower part, so that the mechanical strength of the connection electrode can be increased, and the reliability of soldering to the mounting substrate can be improved. it can. Furthermore, the connection electrodes are arranged symmetrically with respect to at least one of the length direction of the semiconductor chip and the direction orthogonal thereto, or arranged at positions where the electrodes and the connection electrodes are symmetric, so that the connection electrodes are mounted on the mounting substrate at the time of mounting. It is possible to perform soldering by placing it in a stable state with respect to the soldering, and evenly distributing the heat conduction and contact force during soldering to each connection electrode or semiconductor chip electrode. Reliability can be increased. Furthermore, since the solder balls are provided on the connection electrodes, it is possible to easily perform soldering during mounting.
次に、本発明の実施形態を図面を参照して説明する。図1は本発明をMOSFETの半導体チップを用いた半導体装置Dに適用した第1の実施形態の斜視図、図2はその部分分解斜視図である。また、図3(a),(b),(c)は平面図、正面図、右側面図である。メタルベース10は銅、洋白等の金属板で形成されており、ほぼ矩形をした板材の両辺を所要の幅寸法で90度に曲げ起こすことで、平坦な底辺部11と、この底辺部11の両側に沿って垂直に起立された両辺部12とを備えている。なお、前記底辺部11と両辺部12との境界に沿った表面には浅い細溝13が形成されており、この細溝13によって両辺部12を高い寸法精度で曲げ加工することが可能とされている。前記両辺部12は長さ方向に所要の間隔をおいた中央部分と両端部分を高さ寸法のほぼ1/2の深さに切り欠いた切欠溝14を有し、これらの切欠溝14で挟まれる両辺部12の各2箇所に当該両辺部12を全高さにわたって残した凸部15を有し、これらの凸部15をドレイン接続電極として形成している。ここで、前記ドレイン接続電極15の長さ方向の寸法は、後述する半導体チップ1に設けられた円形をしたゲート電極7とソース電極8の直径以下の寸法、すなわち、これら電極の寸法と同じ、あるいは若干短い寸法に形成されている。
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view of a first embodiment in which the present invention is applied to a semiconductor device D using a MOSFET semiconductor chip, and FIG. 2 is a partially exploded perspective view thereof. 3A, 3B, and 3C are a plan view, a front view, and a right side view. The
一方、前記底辺部11の上面には銀ペースト等のダイボンディング材20によって半導体チップ1がマウントされている。前記半導体チップ1は、ここでは図2に一部を破断して示すように、シリコン等の半導体ウェハを切り出したチップ2の主面にMOSFETの素子3が形成されており、当該チップ2の下側の裏面の全面に金属層が形成されてドレイン電極4として形成される。また、前記チップ2の上側の表面には前記素子3を覆う絶縁層5が形成され、この絶縁層5に開口されたコンタクトホール6内に前記素子に接続する金属層が埋め込まれてゲート電極7とソース電極8がそれぞれ1個ずつ形成されている。前記ゲート電極7とソース電極8はそれぞれ円形をして前記両辺部12の長さ方向に沿って並んで形成されており、ここでは前記ゲート電極7とソース電極8は同じ形状及び面積となるように形成されている。
On the other hand, the
そして、前記半導体チップ1の裏面のドレイン電極4が前記メタルベース10の底辺部11の上面に直接接触した状態でマウントされている。また、このマウントされた状態では、前記ゲート電極7とソース電極8の当該長さ方向の位置は前記両辺部12に形成したドレイン接続電極15に対応する位置とされている。さらに、図1及び図3(c)に示されるように、前記半導体チップ1をメタルベース10にマウントしたときに、当該メタルベース10に形成した前記ドレイン接続電極15の表面高さが前記ゲート電極7とソース電極8の表面よりも高低差d=0〜0.1mm、好ましくは0.05mm以下、ここでは0.03mmだけ高くなるように形成されている。
The
以上の構成の半導体装置Dの製造方法について説明する。図4は当該製造方法を説明するための概念図である。所要の板厚の銅、洋白等の金属板を長尺にした金属帯Mを長さ方向に送り出しながらパンチ加工装置S1において所定の長さ間隔で順次パンチ加工を施し、1つのメタルベースに相当する長さ位置に切り欠きM1を形成し、各メタルベースが長さ方向に沿って細幅の連結片M2によって相互に連結され、後工程において当該連結片M2を切断することで半導体装置を個片に分離し易くする。また、このとき、図2に示したように金属帯Mのメタルベース10の底片部11と両辺部12との境界に相当する部分に沿って表面に浅い細溝13を形成しておく。さらに、メタルベース10の両辺部12に相当する部分には、長さ方向の中央及び両端に両辺部の幅寸法のほぼ1/2の幅で所要の長さをした切欠溝14をパンチ加工する。
A method for manufacturing the semiconductor device D having the above configuration will be described. FIG. 4 is a conceptual diagram for explaining the manufacturing method. A punching device S1 sequentially punches at a predetermined length interval while feeding a metal strip M, which is a long metal plate of copper, white, etc., of a required thickness in the length direction, and forms one metal base. A notch M1 is formed in the corresponding length position, the metal bases are connected to each other by a narrow connecting piece M2 along the length direction, and the connecting piece M2 is cut in a later process, thereby forming the semiconductor device. Make it easy to separate into pieces. At this time, as shown in FIG. 2, shallow
次いで、曲げ加工装置S2において前記金属帯Mの前記細溝13よりも両外側の部分を90度曲げ起こす曲げ加工を行い、前記細溝13で挟まれた領域の底辺部11と、その両側に曲げ起こされた両辺部12を形成する。このとき、細溝13によって両辺部12の曲げが案内されるため、両辺部12は正確な寸法に容易に曲げ加工することができる。また、図3(c)の一部拡大図から判るように、曲げ部の内辺にR(曲面)を生じることなく曲げ加工することができるため、曲げ位置を後工程でマウントする半導体チップ1と接近させた構成が実現できるようになり、メタルベース10を小寸法化して半導体装置Dの小型化が可能になる。さらに、この場合、メタルベース10の底辺部11の上面に細溝13の側面13aを当接するように曲げることで、位置規制を行うことができ、両辺部12の高さ寸法を極めて高精度に管理することができる。また、後工程の実装時に両辺部12に機械的な応力が加えられた場合でも両辺部12を含むドレイン接続電極15での変形を抑えることも可能になる。そして、起立された両辺部12は、その上縁は前記パンチ加工装置S1によって形成された切欠溝14によって長さ方向の2箇所が両辺部12の全幅寸法に残されたドレイン接続電極15として形成されることになる。
Next, bending is performed by bending the outer portions of the metal strip M by 90 degrees with respect to the
次いで、ダイボンド材供給装置S3において前記底辺部11の表面に銀ペースト等のダイボンド材20を塗布または印刷する。そして、マウント装置S4においてウェハWから切り出された半導体チップ1を裏面のドレイン電極4を底辺部11の表面に対して押圧した状態で前記底辺部11の表面上に位置決めする。このとき、ゲート電極7及びソース電極8が底辺部11の幅方向のほぼ中央位置で、また両辺部12の各2個のドレイン接続電極15と長さ方向にほぼ一致する位置となるように位置決めを行う。そして、この状態を保持しながらキュア装置S5において加熱処理を行って前記ダイボンド材20をキュア(リフロー)し、前記半導体チップ1を底辺部11にマウントする。このとき、半導体チップ1を押圧する力を適宜調整することで、あるいはダイボンド材20の厚さを調整することでメタルベース10の両辺部12のドレイン接続電極15の高さは半導体チップ1の表面のゲート電極7及びソース電極8の表面高さよりも寸法d=0〜0.1mm、ここでは0.03mm程度高くなるようにする。しかる上で、各メタルベース10を長さ方向に連結している金属帯Mの連結片M2を分離装置S6で切断して分離することで、図1に示した個片の半導体装置Dの製造が完了する。
Next, a
この実施形態の半導体装置Dは、図5に示すように、前記ゲート電極7及びソース電極8、並びにドレイン接続電極15に対応した回路パターン32が形成されている実装基板30に対してフェースダウンにより実装される。実装基板30は絶縁板31の表面に銅箔等をパターン形成して前記回路パターン32を形成したものであり、ゲートパッド部33、ソースパッド部34、ドレインパッド部35がそれぞれ形成されている。実装に際しては、例えば、前記実装基板30の各パッド部33,34,35の表面に図には現れない半田を印刷しておき、前記半導体装置の上面を実装基板30の表面に対向させて前記各電極7,8,15がそれぞれ対応する配線のパッド部33,34,35に対向するように位置決めし、その状態で半田をリフローすることで半導体装置の各電極がそれぞれパッドに半田付けされ、実装が行われることになる。
In the semiconductor device D of this embodiment, as shown in FIG. 5, the mounting
以上のように、本実施形態の半導体装置Dは、メタルベース10が半導体チップ1よりも若干大きな平面寸法であり、また厚さ寸法はほぼ半導体チップ1の厚さにメタルベース10の厚さを加えた寸法であり、しかも半導体チップ1に対して金属ワイヤ等をボンディングする必要がなく、さらに樹脂で封止していないため、半導体装置の小型化、薄型化が可能になり、しかも実装した状態ではメタルベース10がヒートシンクとして機能するため放熱性にも優れている。
As described above, in the semiconductor device D of the present embodiment, the
また、本実施形態の半導体装置Dを実装基板30に実装する際に、ドレイン接続電極15の表面の高さが半導体チップ1のゲート電極7及びソース電極8よりも高い位置とされているので、フェースダウンにより半導体装置Dを実装基板30上に載置する際に、ドレイン接続電極15のみが実装基板30に当接されるため、ゲート電極7及びソース電極8に過大な衝撃や当接力が加わることが防止され、半導体チップ1に機械的ダメージを与えることがない。また、ゲート電極7及びソース電極8と実装基板30のパッド部33,34との間に適度な間隙を確保することで、この部分に供給された半田が押し潰されて外周部に漏れ出でて隣接するパッド部33,34や隣接するパッド35を短絡する等の不具合を防止する。さらに、ゲート電極7及びソース電極8とパッド部33,34との間に介在される半田が適度な厚みをもって機械的ストレスに対する接続信頼性を向上する。これにより、半田付けの信頼性が高くなる。
Further, when the semiconductor device D of the present embodiment is mounted on the mounting
また、この実施形態では、両辺部12のドレイン接続電極15は長さ方向の寸法がメタルベース10の長さ寸法に比較して極めて短く、本実施形態ではゲート電極7及びソース電極8と同じ長さに形成されているため、ドレイン接続電極15の面積はゲート電極7及びソース電極8の面積よりも小さくなる。これにより、ドレイン接続電極15の熱容量を小さくすることができ、実装時の半田付けにおいては半導体チップ1のゲート電極7及びソース電極8との半田量をほぼ等しい量にすることができる。したがって、実装時にドレイン接続電極15を半田付けする際にいたずらに高温状態にする必要がなくなり、半導体チップ1の熱ダメージを防止するとともに、半田が電極に沿って吸い上がることが防止され、当該電極7,8とドレイン接続電極15のそれぞれにおいて好適な半田付けが可能になる。なお、各電極における半田量を均一化することで、実装基板30における半田供給用マスク設計の容易化、主として半田ペースト印刷状態等の検査の容易化を図り、さらに実装時の熱容量の均一化によって半田溶融・固化タイミングを揃えて位置ずれを防止する上でも有効になる。また、このようにドレイン接続電極15の長さ寸法を短くして面積を小さくする一方で、長さ方向に並ぶ2つのドレイン接続電極15の下部領域はメタルベース10の全長さにわたって存在している両辺部12と一体であるため、ドレイン接続電極15の機械的強度が低下することがない。
In this embodiment, the
さらに、ドレイン接続電極15は両辺部12の長さ方向及びこれと直交する半導体チップ1の幅方向のそれぞれについて対称に配置しているので、実装時にメタルベース10をフェースダウンにより実装基板30の表面に載置した際に、各ドレイン接続電極15が均等配置された状態で実装基板30の表面に当接されるため、実装基板30に対して半導体装置Dを安定な状態で載置して半田付けを行うことができ、半田付け時の熱の伝導の均一化や当接力を各接続電極に均一に分散させて、接続の信頼性を高めることができる。特に、この実施形態ではメタルベース10の長さ方向と幅方向のそれぞれについてそれぞれ対称配置した4個のドレイン接続電極15として構成しているので、安定性を極めて高いものにすることが可能になる。
Further, since the
さらに、本実施形態の半導体装置Dの製造に際しては、図4に示したように、金属帯Mに形成した細溝13によって両辺部12を曲げ加工しており、また、両辺部12に形成するドレイン接続電極15をパンチ加工によって形成しているため、前述したようにドレイン接続電極15を高い寸法精度で形成することができる等、メタルベース10の信頼性を向上することが可能になる。さらに、加工では金属帯Mに対してパンチ加工、曲げ加工、プレス切断加工を行うのみであるため製造が容易であり、半導体装置の低価格化を図る上で有利となる。
Further, when manufacturing the semiconductor device D of the present embodiment, as shown in FIG. 4, both
図6(a)は本発明の第2の実施形態の半導体装置の斜視図、図6(b)はその一部の拡大断面図である。ここでは第1の実施形態と同様にMOSFETとしての半導体装置に本発明を適用した例であり、第1の実施形態と等価な部分には同一符号を付してある。この実施形態では、メタルベース10Aのドレイン接続電極の形状を変形しており、メタルベース10Aの両辺部12には長さ方向のほぼ中央位置にそれぞれ1つのドレイン接続電極15Aを形成している。すなわち、このドレイン接続電極15Aは両辺部12の上縁の長さ方向のほぼ中央部分の高さを両辺部12の高さ寸法よりも大きくした状態に形成して突片16を形成し、この突片を所定の位置で外側に向けて水平になるように90度曲げ加工したものである。そして、この突片16の水平に曲げた部分をドレイン接続電極15Aとして構成する。
FIG. 6A is a perspective view of a semiconductor device according to a second embodiment of the present invention, and FIG. 6B is an enlarged sectional view of a part thereof. Here, as in the first embodiment, the present invention is applied to a semiconductor device as a MOSFET, and parts equivalent to those in the first embodiment are denoted by the same reference numerals. In this embodiment, the shape of the drain connection electrode of the
ここで、前記ドレイン接続電極15Aとしての前記突片16の水平部分は正方形に形成しており、その一辺の長さ寸法は半導体チップ1の円形をしたゲート電極7及びソース電極8の内接正方形に近い寸法に形成している。さらに、この実施形態においても、前記メタルベース10Aの底辺部11の表面に半導体チップ1をマウントしている。半導体チップ1は第1の実施形態と同じであり、裏面のドレイン電極4をダイボンド材によってマウントする。また、半導体チップ1の表面には円形のゲート電極7とソース電極8が配設されている。そして、半導体チップ1をマウントした状態では、前記ドレイン接続電極15Aの表面の高さは、半導体チップ1のゲート電極7及びソース電極8の高さよりも0〜0.1mm、好ましくは0.03mm程度高くなるように形成されている。
Here, the horizontal portion of the projecting
本実施形態の半導体装置は、第1の実施形態と同様に、メタルベース10Aが半導体チップ1よりも若干大きな平面寸法であり、また厚さ寸法は半導体チップ1の厚さにメタルベース10Aの厚さを加えた程度であり、しかも半導体チップ1に対して金属ワイヤ等をボンディングする必要がなく、さらに樹脂で封止していないため、半導体装置の小型化、薄型化が可能になり、しかも実装した状態ではメタルベース10Aがヒートシンクとして機能するために放熱性にも優れる。
In the semiconductor device according to the present embodiment, the
また、本実施形態の半導体装置を図5に示したような実装基板30に実装する際には、両辺部12のドレイン接続電極15Aは長さ方向の寸法がメタルベース10Aの長さ寸法に比較して極めて短い辺寸法の正方形でゲート電極7及びソース電極8の面積よりも小さい面積に形成しているため、半田をリフローする際のドレイン接続電極15Aの熱容量を小さくでき、当該ドレイン接続電極15Aでの半田付けを容易に行うことが可能になる。また、ドレイン接続電極15Aの1辺の寸法は、ゲート電極7及びソース電極8の円形内に含まれる寸法であるため、仮に実装基板30に形成するドレイン接続電極用のパッド部35をゲート電極用及びソース電極用のパッド部33,34と同じ寸法に形成した場合でも、ドレイン接続電極15がパッド部35からはみ出ることは少ない。また、このようにドレイン接続電極15Aの面積をゲート電極7及びソース電極8よりも小さくする一方で、ドレイン接続電極15Aの下部領域はメタルベース10Aの全長さにわたって存在している両辺部12と一体であるため、ドレイン接続電極15Aの機械的強度を高めることかできる。さらに、ドレイン接続電極15Aの表面はゲート電極7及びソース電極8よりも高い位置にあるため、実装時における半導体チップ1への機械的ダメージを防止し、かつゲート電極7及びソース電極8の半田付けを好適に行うことができ、半田付けの信頼性が高くなる。なお、この実施形態では、第1の実施形態と同様に金属板を加工したのにもかかわらずドレイン接続電極15Aの面積を第1の実施形態よりも大きくできるためドレイン接続電極15Aの熱容量を低減する上では不利であるが、実装基板30のパッド部35に対する接触面積が大きくなるため、ドレイン接続抵抗を低減する上で有利になる。これにより、従来の半導体装置に比較して、ドレイン接続電極における実装の信頼性を格段に高めることが可能になる。
Further, when the semiconductor device of the present embodiment is mounted on the mounting
図7(a)は前記第2の実施形態の変形例の第3の実施形態の斜視図、図7(b)はその一部の拡大断面図である。前記第2の実施形態のメタルベースは曲げ加工によって形成されているが、ここではメタルベース10Bはエッチングあるいは鍛造によって形成される。すなわち、半導体チップ1よりも幅寸法が幾分大きな矩形のメタルベース10Bの底辺部11Bの表面の両側にそれぞれ矩形のメサ状の凸部17が一体に形成されており、この凸部がドレイン接続電極15Bとして構成されている。前記ドレイン接続電極15Bは第2の実施形態のドレイン接続電極と同様に底辺部11Bの長さ方向のほぼ中間位置に形成されている。また、第2の実施形態のドレイン接続電極15Aとほぼ同じ面積に形成されているが、その厚さ方向の断面は表面よりも下側の面積が幾分大きな台形となるように形成されている。さらに、半導体チップ1をマウントした状態では、前記ドレイン接続電極15Bの表面の高さは、半導体チップ1のゲート電極7及びソース電極8の高さよりも0〜0.1mm、好ましくは0.03mm程度高くなるように形成されている。
FIG. 7A is a perspective view of a third embodiment of a modification of the second embodiment, and FIG. 7B is an enlarged sectional view of a part thereof. The metal base of the second embodiment is formed by bending, but here the
本実施形態の半導体装置は、第1及び第2の実施形態と同様な厚さ寸法であり、半導体装置の薄型化は可能になる。また、メタルベース10Bの底辺部11Bの面積も第1及び第2の実施形態とほぼ同じと言えるものであり小型化を達成することも可能である。さらに、メタルベース10Bがヒートシンクとして機能するため、放熱性を確保することも可能である。
The semiconductor device of this embodiment has the same thickness dimension as the first and second embodiments, and the semiconductor device can be thinned. Further, the area of the
また、本実施形態の半導体装置を実装基板に実装する際には、第1及び第2の実施形態と同様に行うことができる。ただし、ドレイン接続電極15Bはメタルベース10Bの底辺部11Bと一体であるため、ゲート電極7及びソース電極8に比較して熱容量は大きくなるが、当該ドレイン接続電極15Bはゲート電極7及びソース電極8よりも面積が小さく、また台形断面をしているので熱容量を低減し、半田量がいたずらに増大することがなく、ゲート電極7及びソース電極8との半田の均一化を図り、半田接続の信頼性が向上する。さらに、ドレイン接続電極15Bの表面はゲート電極7及びソース電極8よりも高い位置にあるため、実装時における半導体チップ1への機械的なダメージを防止し、かつゲート電極7とソース電極8での半田付けの信頼性を高めることができる。さらに、ドレイン接続電極15Bは台形断面をして下部の周辺においてメタルベース10Bの底辺部11Bと一体であるため、十分な機械的な強度が得られ、この面からも実装の信頼性が向上できる。
Moreover, when mounting the semiconductor device of this embodiment on a mounting board, it can carry out similarly to the 1st and 2nd embodiment. However, since the
ここで、前記第1ないし第3の実施形態では、ゲート電極及びソース電極、さらにドレイン接続電極に半田ボール等を形成し、この半田ボールを利用して実装基板への実装を行うようにすることも可能である。半田ボールを利用すると、パッド状の電極よりも実装が容易になり、実装不良が低減するという利点がある。また、半田ボールの高さ分実装基板面との距離がとれるため、実装時のフラックス成分が半導体チップの表面に付着し難くなり、腐食による信頼性劣化が生じるのを防止するという利点もある。例えば、図8は前記第1の実施形態の半導体装置Dに適用した例であり、メタルベース10の両辺部12Aの高さ寸法を長くしてドレイン接続電極15がゲート電極7及びソース電極8の表面よりもほぼ半田ボール21の高さ寸法に近い寸法だけ高くした上で、ゲート電極7とソース電極8に半田ボール21を形成し、ドレイン電極15の高さが半田ボール21の高さよりも0.03mm程度高くなるように形成している。この半田ボール21とドレイン接続電極15とを利用して実装基板への実装を行うことで、前記した半田ボールによる有利な実装が可能になる。また、図9(a)は半田ボールを前記第2の実施形態に適用した例であり、図9(b)は前記第3の実施形態に適用した例であり、各電極7,8,15A,15B上に半田ボール21を形成し、この半田ボール21を利用して実装基板に対して加熱圧着による実装を行っている。なお、これら第1及び第2の実施形態の場合にはドレイン接続電極に形成した半田ボール21の表面の高さをゲート電極及びソース電極に形成した半田ボール21の表面の高さよりも高くする。
Here, in the first to third embodiments, solder balls or the like are formed on the gate electrode, the source electrode, and the drain connection electrode, and mounting on the mounting board is performed using the solder balls. Is also possible. The use of solder balls has the advantage that mounting is easier than pad-shaped electrodes and mounting defects are reduced. Further, since the distance from the mounting substrate surface can be secured by the height of the solder ball, there is an advantage that the flux component at the time of mounting is difficult to adhere to the surface of the semiconductor chip and the deterioration of reliability due to corrosion is prevented. For example, FIG. 8 shows an example applied to the semiconductor device D of the first embodiment. The height of both
また、半田ボールを利用することで、例えば、図10(a)に示すように、第3の実施形態のメタルベース10Bに厚さ寸法の大きな半導体チップ1Aをマウントしたときにゲート電極7及びソース電極8とドレイン接続電極15Bの表面高さに大きな差が生じたような場合には、低い側の電極、ここではドレイン接続電極15Bにのみ当該表面高さの差に相当する径寸法の半田ボール21を形成することで、実装基板に対するフェースダウンによる実装が可能になる。逆に、図10(b)に示すように、ドレイン接続電極15B’の高さが半導体チップ1の厚さよりも大きいときには、半導体チップ1のゲート電極7及びソース電極8に当該高さの差に相当する径寸法の半田ボール21を形成する。この場合には、電極の表面高さと半田ボールの表面高さに差を設けるようにする。なお、半田ボール21を搭載する場合には、図4に示した工程において、マウント装置S4の後工程位置に半田ボール搭載装置S7を配設しておき、半導体チップ1をメタルベース10にマウントした後、前記半田ボール搭載装置S7において所定電極上に半田ボール21を乗せ、半導体チップと同時にキュア装置S5においてリフローすることで各電極上に搭載することができる。
Further, by using the solder balls, for example, as shown in FIG. 10A, when the
図11(a)は本発明の参考例の半導体装置の斜視図、図11(b)はその一部の拡大断面図である。ここでは第1の実施形態と同様にMOSFETとしての半導体装置に本発明を適用した例である。この参考例では、メタルベース10Cは半導体チップ1のほぼ2倍の面積をもつ矩形の金属板で形成されており、当該メタルベース10Cの底辺部11Cの表面の一側寄りの領域に半導体チップ1がマウントされている。また、前記底辺部11Cの他側寄りの領域に2つのドレイン接続電極15Cが一体に形成されている。前記半導体チップ1は第1の実施形態の半導体チップと同じであり、半導体チップ1の裏面のドレイン電極4をメタルベース10Cの底辺部11Cの表面にダイボンド材によってマウントしている。また、表面には円形のゲート電極7とソース電極8が配設されている。
FIG. 11A is a perspective view of a semiconductor device according to a reference example of the present invention, and FIG. 11B is a partially enlarged sectional view thereof. Here, as in the first embodiment, the present invention is applied to a semiconductor device as a MOSFET. In this reference example, the
前記2つのドレイン接続電極15Cは、前記メタルベース10Cの底辺部11Cの他側寄りの領域にそれぞれ円形をしたメサ状に形成されている。すなわち、各ドレイン接続電極15Cは、メタルベース10Cの底辺部11Cを構成する金属板をエッチングあるいは鍛造して形成されており、前記ゲート電極7及びソース電極8よりも若干小さい径寸法をした円形メサ状に形成され、さらに、各ドレイン接続電極15Aは板厚方向の断面形状が台形となるように、表面よりも下側領域の径寸法が若干大きくなるように形成されている。また、図11(c)に示すように、両ドレイン接続電極15Aは近接している底辺部11Cの他側辺及び両端辺に対してそれぞれの距離が等しくなるように互いに対称となる位置に配置されている。そして、前記底辺部11Cの一側寄りの領域に前記半導体チップ1をマウントしたときに、ゲート電極7及びソース電極8と2つのドレイン接続電極15Cの各中心がメタルベース10Cよりも一回り小さい同心の正方形に位置されるように、これら2つのドレイン接続電極15C、ゲート電極7及びソース電極8が対称に配置されている。なお、この参考例の場合には、ドレイン接続電極15Cと、ゲート電極7及びソース電極8の表面高さは等しくなるように、すなわち両表面の差が0mmとなるように構成する。
The two
本参考例の半導体装置は、第1ないし第3の実施形態とほぼ同様な厚さ寸法に形成でき、半導体装置の薄型化は可能になる。その一方で、第1ないし第3の実施形態と比較すると、メタルベース10Cの面積は半導体チップ1のほぼ2倍であるため、小型化の点では若干不利になるが、実装した状態ではヒートシンクとして機能するメタルベース10Cの面積を大きいため放熱性を高めることが可能になる。
The semiconductor device of this reference example can be formed with a thickness dimension substantially the same as that of the first to third embodiments, and the semiconductor device can be made thinner. On the other hand, compared with the first to third embodiments, the area of the
また、本参考例の半導体装置を実装基板に実装する際には、2つのドレイン接続電極15Cは半導体チップ1のゲート電極7及びソース電極8と同じ円形をしているため、各電極での半田付けをほぼ同じ条件で行うことができる。ただし、ドレイン接続電極15Cはメタルベース10Cと一体であるため、ゲート電極7及びソース電極8に比較して熱容量は大きくなるが、当該ドレイン接続電極15Cはゲート電極7及びソース電極8よりも若干小径をして面積が小さく、また台形断面をしているため、前記各実施形態と同様に、実装時において各電極における半田量の均一化を図り、かついたずらに高温状態にすることもなく、ドレイン接続電極15Cにおける半田付けの信頼性、及びゲート電極7及びソース電極8における半田付けの信頼性が向上される。
Further, when the semiconductor device of this reference example is mounted on the mounting substrate, the two
さらに、2つのドレイン接続電極15Cはメタルベース10Cの各辺から等距離に配置されているため、両ドレイン接続電極15Cの熱容量を等しくでき、また個々のドレイン接続電極15Cにおいては円周方向の熱容量のバランスを均等に近いものにでき、ドレイン接続電極15Cにおける半田のリフローの均一性を高める上で有効となる。また、各ドレイン接続電極15Cはメタルベース10Cの辺よりも内側の領域に存在しているため、実装時に半田がメタルベース10Cの側面に沿って吸い上げられるようなこともない。さらに、ドレイン接続電極15Cとゲート電極7及びソース電極8が対称な位置に配置されているため、実装時におけるメタルベース10Cの安定性を高め、かつ各電極における半田付けの条件を均等化することができ、前述した各電極での半田付けの信頼性を高める上で有利になる。なお、この際にドレイン接続電極15Cとゲート電極7及びソース電極8の表面高さが等しいため、半導体装置を安定した状態で実装基板上に載置して半田付けを行うことができることは言うまでもない。さらに、両ドレイン接続電極15Cは下部においてメタルベース10Cと一体であるため、十分な機械的な強度が得られ、この面からも実装の信頼性が向上できる。
Further, since the two
ここで、図示は省略するが、参考例においても、ドレイン接続電極15C、ゲート電極7及びソース電極8に半田ボールを形成するようにしてもよい。また、第3の実施形態及び参考例では、ドレイン接続電極の断面形状を台形にしているが、角柱状あるいは円柱状に形成してもよい。ただし、下部領域においてメタルベースと一体に形成されており、かつメタルベースとの間に溝等が形成されておらず連続した状態に構成されていることは必要である。さらに、参考例では、ドレイン接続電極及び半導体チップの各電極は必ずしも正方形の配置とすることはなく、枡目状の配置とするだけでも同等の作用効果を得ることが可能である。
Although illustration is omitted here, solder balls may be formed on the
なお、前記第1ないし第3の実施形態ではドレイン接続電極を半導体チップのゲート電極及びソース電極よりも所要寸法だけ高くした例を示しているが、このような本発明の特徴は第1ないし第3の実施形態に記載の構成に限られず、従来技術で述べた公知の構成の半導体装置についても同様に適用して半導体チップの機械的ダメージの防止、及びドレイン接続電極及び半導体チップの電極のそれぞれにおける半田付けの信頼性を向上する効果が得られるものである。また、第3の実施形態においては、メタルベースをエッチングにより形成する場合には曲げ加工の場合に比較して製造工程の点で不利になるが、この場合でも単純な形状をしたドレイン接続電極を残すように金属板を厚さ方向にエッチングするのみであるため、比較的容易に実現することが可能である。もちろん、鍛造による形成であれば曲げ加工と同程度に容易に製造することが可能になる。 In the first to third embodiments, the drain connection electrode is shown to be higher than the gate electrode and the source electrode of the semiconductor chip by a required dimension. Such a feature of the present invention is the first to the third. The present invention is not limited to the configuration described in the third embodiment, and is similarly applied to a semiconductor device having a known configuration described in the related art, thereby preventing mechanical damage of the semiconductor chip and each of the drain connection electrode and the electrode of the semiconductor chip. Thus, the effect of improving the reliability of soldering can be obtained. Further, in the third embodiment, when the metal base is formed by etching, it is disadvantageous in terms of the manufacturing process as compared with the bending process, but even in this case, the drain connection electrode having a simple shape is formed. Since the metal plate is only etched in the thickness direction so as to be left, it can be realized relatively easily. Of course, if it is formed by forging, it can be manufactured as easily as bending.
以上の各実施形態では、本発明をMOSFETに適用した例を示しているが、バイポーラトランジスタ、ダイオード、あるいはIC等の他の半導体チップを搭載する半導体装置についても本発明を同様に適用することが可能である。 In each of the above embodiments, an example in which the present invention is applied to a MOSFET is shown. However, the present invention can be similarly applied to a semiconductor device on which another semiconductor chip such as a bipolar transistor, a diode, or an IC is mounted. Is possible.
D 半導体装置
1 半導体チップ
4 ドレイン電極
7 ゲート電極
8 ソース電極
10,10A,10B,10C メタルベース
11,11B,11C 底辺部
12 両辺部
13 細溝
15,15A,15B,15C ドレイン接続電極
20 マウント材
21 半田ボール
30 実装基板
31 絶縁基板
32 回路パターン
33 ゲート電極用パッド部
34 ソース電極用パッド部
35 ドレイン接続電極用パッド部
Claims (11)
The semiconductor chip is a transistor chip of a MOS transistor, and a drain electrode is formed on a back surface of the semiconductor chip and mounted in a state of being in direct contact with the bottom portion, and the connection electrode is configured as a drain connection electrode. 11. The semiconductor device according to claim 1, wherein a gate electrode and a source electrode are respectively formed on the surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111476A JP2006196927A (en) | 2006-04-14 | 2006-04-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006111476A JP2006196927A (en) | 2006-04-14 | 2006-04-14 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002198205A Division JP3853263B2 (en) | 2002-07-08 | 2002-07-08 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006196927A true JP2006196927A (en) | 2006-07-27 |
Family
ID=36802687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006111476A Pending JP2006196927A (en) | 2006-04-14 | 2006-04-14 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006196927A (en) |
-
2006
- 2006-04-14 JP JP2006111476A patent/JP2006196927A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3853263B2 (en) | Semiconductor device | |
US9418968B2 (en) | Semiconductor device including semiconductor chips mounted over both surfaces of substrate | |
US8193622B2 (en) | Thermally enhanced thin semiconductor package | |
US7838977B2 (en) | Packages for electronic devices implemented with laminated board with a top and a bottom patterned metal layers | |
JP4002476B2 (en) | Semiconductor device | |
TWI527186B (en) | Semiconductor package and manufacturing method thereof | |
US8076771B2 (en) | Semiconductor device having metal cap divided by slit | |
JP2015050384A (en) | Semiconductor device | |
US20090196003A1 (en) | Wiring board for semiconductor devices, semiconductor device, electronic device, and motherboard | |
US7473990B2 (en) | Semiconductor device featuring electrode terminals forming superior heat-radiation system | |
JP5378643B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4312616B2 (en) | Semiconductor device | |
JP2003110080A (en) | Semiconductor device | |
US20100283145A1 (en) | Stack structure with copper bumps | |
CN113410185B (en) | Power semiconductor device packaging structure and manufacturing method thereof | |
JP2007053148A (en) | Semiconductor module | |
JP4577686B2 (en) | Semiconductor device and manufacturing method thereof | |
US20070202633A1 (en) | Semiconductor package and method for fabricating the same | |
JP2006196927A (en) | Semiconductor device | |
US20050189625A1 (en) | Lead-frame for electonic devices with extruded pads | |
JP4207791B2 (en) | Semiconductor device | |
JP2005353854A (en) | Wiring board and semiconductor device using the same | |
KR102340866B1 (en) | Semiconductor package and a method of manufacturing the same | |
US11296005B2 (en) | Integrated device package including thermally conductive element and method of manufacturing same | |
US20150333041A1 (en) | Semiconductor device and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090526 |