JP2006190806A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006190806A JP2006190806A JP2005001244A JP2005001244A JP2006190806A JP 2006190806 A JP2006190806 A JP 2006190806A JP 2005001244 A JP2005001244 A JP 2005001244A JP 2005001244 A JP2005001244 A JP 2005001244A JP 2006190806 A JP2006190806 A JP 2006190806A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- metal thin
- metal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】下地絶縁膜5上に配線パターン11を形成し、下地絶縁膜5上に絶縁膜19を形成し、絶縁膜19に、金属薄膜抵抗体の両端部の形成予定領域及び配線パターン11に対応して接続孔21を形成し、接続孔21内を含み絶縁膜19上に金属薄膜37を形成し、さらにその上に保護膜43を形成し、21接続孔の形成領域にも金属薄膜37及び保護膜43を残存させるように、保護膜43上にレジストパターン39を形成し、異方性エッチング技術によりレジストパターン39をマスクにして保護膜43及び金属薄膜37をパターニングして保護膜パターン41及び金属薄膜抵抗体23からなる積層パターンを形成し、その後、レジストパターン39を除去する。
【選択図】図2
Description
金属薄膜抵抗体を備えた半導体装置は、例えばマイコン、カメラ、ビデオ機器、通信機、ページャ、電卓、電子手帳、リモコン、携帯機器全般等に使用される。
金属薄膜抵抗体を備えた半導体装置において、高集積化の要求を満たすために、より高いシート抵抗を目指し、1000Å(オングストローム)以下という薄い膜厚で金属薄膜抵抗体を形成することが多い。
また、金属薄膜抵抗体の両端部に対応する保護膜を異方性エッチングにより除去する際、オーバーエッチングにより金属薄膜抵抗体もエッチング除去される虞れがあった。
下地絶縁膜上に、金属薄膜抵抗体の両端部の形成予定領域に対応して配線パターンを形成する工程(A)、上記配線パターン上を含む上記下地絶縁膜上に絶縁膜を形成する工程(B)、上記絶縁膜に、金属薄膜抵抗体の両端部の形成予定領域及び上記配線パターンに対応して接続孔を形成する工程(C)、上記接続孔内を含み上記絶縁膜上に金属薄膜を形成し、さらにその上に保護膜を形成する工程(D)、上記接続孔の形成領域にも上記金属薄膜及び上記保護膜を残存させるように、上記保護膜上にレジストパターンを形成し、異方性エッチング技術により上記レジストパターンをマスクにして上記保護膜及び上記金属薄膜をパターニングして保護膜パターン及び金属薄膜抵抗体からなる積層パターンを形成する工程(E)、上記レジストパターンを除去する工程(F)。
その金属窒化膜を形成する際のスパッタガス中の窒素分圧は18〜90%が適当である。
上記工程(D)において、上記金属薄膜を無酸素雰囲気中で形成した後、連続して無酸素雰囲気中で上記金属薄膜上に上記金属窒化膜を形成することが好ましい。
そこで、上記工程(A)において、金属薄膜抵抗体と接する上記配線パターンとして、金属材料パターン及びその少なくとも上面に形成された高融点金属膜からなるものを形成するか、又はポリシリコンパターン及びその少なくとも上面に形成された高融点金属膜からなるものを形成することが好ましい。
さらに、金属薄膜抵抗体の上面で配線パターンとの電気的接続を形成する従来の方法に比べると、金属薄膜抵抗体の配線パターンとの接触面が大気に暴露されることはなく、金属薄膜抵抗体と配線パターンの良好な電気的接続を安定して得ることができるので、上記のような膜厚の金属薄膜抵抗体をもつ半導体装置及びその製造方法に適用しても、工程数を増加させることなく、金属薄膜抵抗体の微細化及び抵抗値の安定化を実現することができる。
さらに、金属薄膜抵抗体用の金属薄膜上に保護膜を形成し(工程(D))、異方性エッチング技術により保護膜パターン及び金属薄膜抵抗体からなる積層パターンを形成しているので(工程(E))、上記レジストパターンを除去する工程(F)において、保護膜パターンにより金属薄膜抵抗体の上面への酸素プラズマの照射を防止することができる。
CrSi薄膜抵抗体23及びCrSiN膜41の形成領域を含む第2層間絶縁膜19上に、下層側がシリコン酸化膜25、上層側がシリコン窒化膜27からなる、最終保護膜としてのパッシベーション膜29が形成されている。
(1)例えば常圧CVD装置を用いて、素子分離酸化膜3及びトランジスタ素子等(図示は省略)の形成が完了したウェハ状のシリコン基板1上に、BPSG膜又はPSG膜からなる第1層間絶縁膜5を約8000Åの膜厚に形成する。その後、リフロー等の熱処理を行なって第1層間絶縁膜5の表面を平坦化する(図1(a)参照)。
(5)公知の技術であるSOGのコーティング処理及びエッチバック処理を行なうことにより、プラズマCVD酸化膜13上にSOG膜15を形成して平坦化を行なった後、SOG膜15からの成分の拡散を防止するためのプラズマCVD酸化膜17を2000Å程度の膜厚に形成して、プラズマCVD酸化膜13、SOG膜15及びプラズマCVD酸化膜17からなる第2層間絶縁膜19を形成する(図1(e)参照)。
その後、レジストパターン35を除去する(図2(g)参照)。
ここでは、CrSi薄膜37の形成で用いたSi/Cr=80/20wt%のCrSiターゲットを使用し、DCパワー:0.7KW(キロワット)、Ar+N2(アルゴンと窒素の混合ガス):85sccm、圧力:8.5mTorr、処理時間:6秒の条件で処理を行ない、CrSi薄膜37上にCrSiN膜43を約50Åの膜厚に形成した(図2(h)参照)。
さらに、上記Arスパッタエッチング処理を行なうことにより、後工程でCrSi薄膜37から形成されるCrSi薄膜抵抗体の下地膜依存性を改善できる。この効果については後述する。
さらに、CrSi薄膜抵抗体23は接続孔21内で配線パターン11と電気的に接続されているので、従来技術のようには金属薄膜抵抗体上面で電気的接続をとるためにフッ酸水溶液によるCrSi薄膜抵抗体23の表面の金属酸化膜除去処理を行なう必要はない。
この実施例では、CrSi薄膜抵抗体23の上面にCrSiN膜41を形成することにより、CrSi薄膜抵抗体23の上面が大気に晒されてCrSi薄膜抵抗体23の抵抗値が変動するのを防止している。ここで、CrSi薄膜抵抗体23を形成するためのCrSi薄膜37が成膜された段階で、CrSi薄膜37と配線パターン11との電気的接続は完了しているため、CrSi薄膜37上に新たな薄膜が成膜されても、特性上何ら影響を与えるものではない。
これにより、CrSi薄膜抵抗体23の膜厚に関わらず、工程数を増加させることなく、CrSi薄膜抵抗体23の微細化及び抵抗値の安定化を実現することができる。
マルチチャンバースパッタリング装置を用いて、DCパワー:0.7KW、Ar:85sccm、圧力:8.5mTorr、ターゲット:Si/Cr=50/50wt%及び80/20wt%の2種について、体積時間を調整することにより、CrSi薄膜を25〜500Åの膜厚にサンプルを作成した。なお、Si/Cr=50/50wt%のサンプルについては膜厚が500Åのものは作成していない。
また、本サンプルでは、金属薄膜抵抗体に接続する下層の金属配線として、膜厚が5000ÅのAlSiCu膜を用い、AlSiCu膜とCrSi薄膜間の接続孔底部にはAlSiCu膜上のTiN膜が形成されていない構造を採用した。
また、金属配線とCrSi薄膜抵抗体とをつなぐ接続孔の平面寸法は0.6μm×0.6μmであった。
プラズマNSG膜は、並行平板型プラズマCVD装置を用いて、温度:400℃、圧力:3.0Torr、RFパワー:250W、SiH4:16sccm、N2O:1000sccmの条件で形成した。
これに対し、(A)に示すように、Arスパッタエッチング処理を行なった場合、下地膜の種類及び経過時間ともに、CrSi薄膜抵抗体のシート抵抗にほとんど影響を与えていないのが分かる。
図7は、CrSi薄膜を形成した後に、温度25℃、湿度45%の大気中に放置した時間と、形成直後のシート抵抗(R0)からのシート抵抗の変化率(ΔR/R0)の関係を示す図であり、縦軸はΔR/R0(%)、横軸は放置時間(時間)を示す。
Arスパッタエッチングについては、処理を行なわないもの(Arエッチ無)、処理時間40秒で熱酸化膜換算:100Åのもの(Arエッチ:100Å)、処理時間80秒で熱酸化膜換算:200Åのもの(Arエッチ:200Å)の3種を準備した。
これに対し、Arスパッタエッチング処理を行なったサンプル(Arエッチ:100Å、及びArエッチ:200Å)では、抵抗値の変化率は大幅に減少し、300時間以上放置しても、形成直後のシート抵抗±1%から外れることはなかった。
さらに、Arエッチ:100ÅとArエッチ:200Åを比較すると、Arスパッタエッチング量の大小の影響は小さく、わずかなエッチング量で効果があることが判明した。
また、Arスパッタエッチング方法も今回使用したDCバイアススパッタエッチング法に限定されるものではない。
高融点金属膜にはTiN膜を用いた。
CrSi薄膜抵抗体は、Si/Cr=80/20wt%、DCパワー:0.7KW、Ar:85sccm、圧力:8.5mTorr、体積時間:6秒の条件で50Åの膜厚に形成した。
CrSi薄膜形成前のArスパッタエッチング処理は、DCバイアス:1250V、Ar:20sccm、圧力:8.5mTorr、処理時間:160秒の条件で行なった。これは、1000℃、ウェット雰囲気で形成した熱酸化膜を400Åだけエッチング除去するのに相当する処理である。
接続孔の平面寸法は0.6μm×0.6μmであった。接触抵抗測定方法は4端子法を用いた。
TiN膜を接続孔底部に有するサンプル(TiN有)は、熱処理を2回追加してもほとんど熱処理前の接触抵抗から変化していない。これに対し、TiN膜を完全に除去したサンプル(TiN無)は、2回の熱処理追加によって接触抵抗が熱処理前に比べて20%以上変動している。このことは、TiN膜がCrSi薄膜と金属配線の相互作用による抵抗変動を防止するバリヤ膜としての機能を有することを意味している。
なお、CrSiN膜は、N2分圧を例えば6〜11%程度添加してリアクティブスパッタにより形成するようにすれば、CrSiN膜自体を金属薄膜抵抗体として使用することも可能である。
例えば、配線用金属膜31を形成し、一旦大気に暴露した後、高融点金属膜33を形成した場合には、配線用金属膜31表面に形成される自然酸化膜の影響で、配線用金属膜31と高融点金属膜33との間で電気的導通を確保することが困難になる。
一般に、反射防止膜としての高融点金属膜は500Å以下の膜厚に形成されるが、本発明の半導体装置の製造方法において、接続孔21の底部にバリヤ膜としての高融点金属膜9を残存させたい場合には、接続孔21形成時のオーバーエッチング(上記工程(7)参照)や、金属薄膜形成時のArスパッタエッチング処理(上記工程(8)参照)において、高融点金属膜9の膜ベリが若干生じてしまうため、バリヤ膜としての機能を安定的に得るために、500Å以上の膜厚に形成することが好ましい。
配線パターン11の形成領域を含む第1層間絶縁膜5上に、SOG膜からなる第2層間絶縁膜44が形成されている。第2層間絶縁膜19に、金属薄膜抵抗体の両端部及び配線パターン11に対応して接続孔21が形成されている。
第2層間絶縁膜44上に、接続孔21,21間の領域から接続孔21の内壁及び配線パターン11上にわたってCrSi薄膜抵抗体23及びCrSiN膜41が形成されている。CrSi薄膜抵抗体23の形成領域を含む第2層間絶縁膜44上にシリコン酸化膜25及びシリコン窒化膜27からなるパッシベーション膜29が形成されている。
その他の工程は、図1及び図2を参照して説明した実施例と同じである。
第2層間絶縁膜46の形成方法を説明すると、プラズマCVD酸化膜を約10000Åの膜厚に形成し、CMP法により約4000Åの膜厚まで研磨して平坦化する。
その他の工程は、図1及び図2を参照して説明した実施例と同じである。
図示は省略するが、CrSi薄膜抵抗体23の形成領域を含む第1層間絶縁膜5上に、層間絶縁膜、金属配線及びパッシベーション膜が形成されている。
(1)シリコン基板1上に素子分離酸化膜3を形成し、素子分離酸化膜3以外のシリコン基板1表面にトランジスタのゲート酸化膜などの酸化膜(図示は省略)を形成した後、シリコン基板1上全面にポリシリコン膜を形成する。例えばトランジスタのゲート電極の形成と同時に、低抵抗化したポリシリコンパターン45を形成する。ポリシリコンパターン45上を含むシリコン基板1上全面に高融点金属膜を形成し、ポリシリコンパターン45のサリサイド化を行なって、ポリシリコンパターン45上にTiSiやWSiなどの高融点金属膜47を形成し、配線パターン49を形成する(図12(a)参照)。
(3)公知の写真製版技術により、金属薄膜抵抗体の両端部及び配線パターン49に対応して第1層間絶縁膜5に接続孔を形成するためのレジストパターン(図示は省略)を形成する。そのレジストパターンをマスクにして、第1層間絶縁膜5を選択的に除去して、第1層間絶縁膜5に接続孔21を形成する。接続孔21の底部に高融点金属膜47が残存している。その後、レジストパターンを除去する(図12(c)参照)。
その後、図示は省略するが、CrSi薄膜抵抗体23及びCrSiN膜41の形成領域を含む第1層間絶縁膜5上に、層間絶縁膜、金属配線及びパッシベーション膜を形成する。
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、寸法、形状、材料、配置などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
3 素子分離酸化膜
5 第1層間絶縁膜
7 金属材料パターン
9 高融点金属膜
11 配線パターン
13,17 プラズマCVD酸化膜
15 SOG膜
19 第2層間絶縁膜
21 接続孔
23 CrSi薄膜抵抗体
25 シリコン酸化膜
27 シリコン窒化膜
29 パッシベーション膜
31 配線用金属膜
33 高融点金属膜
35,39 レジストパターン
36 開口部
37 CrSi薄膜
41,43 CrSiN膜
44 第2層間絶縁膜
45 ポリシリコンパターン
46 第2層間絶縁膜
47 高融点金属膜
49 配線パターン
Claims (7)
- 絶縁膜上に金属薄膜抵抗体を備えた半導体装置の製造方法において、以下の工程(A)から(F)を含むことを特徴とする半導体装置の製造方法。
(A)下地絶縁膜上に、金属薄膜抵抗体の両端部の形成予定領域に対応して配線パターンを形成する工程、
(B)前記配線パターン上を含む前記下地絶縁膜上に絶縁膜を形成する工程、
(C)前記絶縁膜に、金属薄膜抵抗体の両端部の形成予定領域及び前記配線パターンに対応して接続孔を形成する工程、
(D)前記接続孔内を含み前記絶縁膜上に金属薄膜を形成し、さらにその上に保護膜を形成する工程、
(E)前記接続孔の形成領域にも前記金属薄膜及び前記保護膜を残存させるように、前記保護膜上にレジストパターンを形成し、異方性エッチング技術により前記レジストパターンをマスクにして前記保護膜及び前記金属薄膜をパターニングして保護膜パターン及び金属薄膜抵抗体からなる積層パターンを形成する工程、
(F)前記レジストパターンを除去する工程。 - 前記工程(D)において、前記保護膜は金属窒化膜である請求項1に記載の製造方法。
- 前記金属窒化膜を形成する際のスパッタガス中の窒素分圧が18〜90%である請求項2に記載の製造方法。
- 前記工程(D)において、前記金属薄膜を無酸素雰囲気中で形成した後、連続して無酸素雰囲気中で前記金属薄膜上に前記金属窒化膜を形成する請求項2又は3に記載の製造方法。
- 前記金属薄膜を5〜1000Åの膜厚に形成する請求項1から4のいずれかに記載の製造方法。
- 前記工程(A)において、前記配線パターンとして、金属材料パターンと前記金属材料パターンの少なくとも上面に形成された高融点金属膜からなるものを形成する請求項1から5のいずれかに記載の製造方法。
- 前記工程(A)において、前記配線パターンとして、ポリシリコンパターンと前記ポリシリコンパターンの少なくとも上面に形成された高融点金属膜からなるものを形成する請求項1から5のいずれかに記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001244A JP4776234B2 (ja) | 2005-01-06 | 2005-01-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005001244A JP4776234B2 (ja) | 2005-01-06 | 2005-01-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006190806A true JP2006190806A (ja) | 2006-07-20 |
JP4776234B2 JP4776234B2 (ja) | 2011-09-21 |
Family
ID=36797736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005001244A Expired - Fee Related JP4776234B2 (ja) | 2005-01-06 | 2005-01-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4776234B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009099012A1 (ja) * | 2008-02-04 | 2009-08-13 | Alps Electric Co., Ltd. | 半導体装置及びその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11345876A (ja) * | 1998-06-02 | 1999-12-14 | Nec Corp | 半導体装置及びその製造方法 |
JP2000031414A (ja) * | 1998-07-14 | 2000-01-28 | Nec Corp | 半導体記憶装置及びその製造方法 |
JP2001319970A (ja) * | 2000-05-08 | 2001-11-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
JP2002203943A (ja) * | 2000-10-26 | 2002-07-19 | Sony Corp | 半導体装置及びプリンター |
-
2005
- 2005-01-06 JP JP2005001244A patent/JP4776234B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11345876A (ja) * | 1998-06-02 | 1999-12-14 | Nec Corp | 半導体装置及びその製造方法 |
JP2000031414A (ja) * | 1998-07-14 | 2000-01-28 | Nec Corp | 半導体記憶装置及びその製造方法 |
JP2001319970A (ja) * | 2000-05-08 | 2001-11-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2002124639A (ja) * | 2000-08-09 | 2002-04-26 | Seiko Instruments Inc | 半導体装置及びその製造方法 |
JP2002203943A (ja) * | 2000-10-26 | 2002-07-19 | Sony Corp | 半導体装置及びプリンター |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009099012A1 (ja) * | 2008-02-04 | 2009-08-13 | Alps Electric Co., Ltd. | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4776234B2 (ja) | 2011-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5146504B2 (ja) | 半導体装置の製造方法 | |
JP4446771B2 (ja) | 半導体装置 | |
KR100605336B1 (ko) | 금속 박막 저항체를 구비한 반도체 장치 및 그 제조 방법 | |
US7358592B2 (en) | Semiconductor device | |
US7550819B2 (en) | Metal thin-film resistance element on an insulation film | |
JP4776199B2 (ja) | 半導体装置の製造方法 | |
EP1566831A2 (en) | Semiconductor device and method for manufacturing it | |
JP4322732B2 (ja) | 定電流発生回路 | |
US7956672B2 (en) | Reference voltage generating circuit | |
JP2005317948A (ja) | 基準電圧発生回路 | |
US20050230833A1 (en) | Semiconductor device | |
JP4776234B2 (ja) | 半導体装置の製造方法 | |
JP4137040B2 (ja) | 半導体装置の製造方法 | |
JP2005268749A (ja) | 半導体装置 | |
JP4484548B2 (ja) | 半導体装置 | |
JP4497975B2 (ja) | 半導体装置 | |
JP4610247B2 (ja) | 半導体装置及びその製造方法 | |
JP2010278479A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |