JP2006186619A - フィルタ回路 - Google Patents
フィルタ回路 Download PDFInfo
- Publication number
- JP2006186619A JP2006186619A JP2004377562A JP2004377562A JP2006186619A JP 2006186619 A JP2006186619 A JP 2006186619A JP 2004377562 A JP2004377562 A JP 2004377562A JP 2004377562 A JP2004377562 A JP 2004377562A JP 2006186619 A JP2006186619 A JP 2006186619A
- Authority
- JP
- Japan
- Prior art keywords
- coupling
- inductors
- inductor
- circuit
- winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Filters And Equalizers (AREA)
Abstract
【解決手段】 第1および第2のインダクタL1,L2をそれぞれ第1および第2の結合用巻線31,32に磁気的に結合すると共に、第1および第2の結合用巻線31,32を結合調整用回路30に接続し、第1および第2のインダクタL1,L2を結合調整用回路30を介して間接的に接続する。結合調整用回路30での調整により、第1および第2のインダクタの結合度を電気的に調整、制御することが可能となる。これにより、各インダクタの物理的な配置にかかわらず、所望の減衰特性となるように各インダクタ間の結合度の調整を行うことができる。
【選択図】 図1
Description
また、結合調整用回路のインピーダンスは、第1および第2の結合用巻線のインピーダンスに比べて高くなっていることが好ましい。
この場合、第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制するコモンモードフィルタが構成される。この場合において、第1および第2の導電線間で対応する第1および第3のインダクタの組と第2および第4のインダクタの組とが、結合調整用回路を介して間接的に接続される。結合調整用回路の回路構成および回路値を調整することで、第1および第3のインダクタの組と第2および第4のインダクタの組との結合度が電気的に調整、制御される。
第2の導電線上でも同様に、第3および第4のインダクタがそれぞれ第3および第4の結合用巻線に磁気的に結合される。第3および第4の結合用巻線は第2の結合調整用回路に接続されているので、第3および第4のインダクタ同士が第2の結合調整用回路を介して間接的に接続される。第2の結合調整用回路の回路構成および回路値を調整することで、第2の導電線上における第3および第4のインダクタの結合度が電気的に調整、制御される。
まず、本発明の第1の実施の形態に係るフィルタ回路について説明する。図1は、本実施の形態に係るフィルタ回路の基本構成を示している。このフィルタ回路は、ノーマルモードノイズを抑制する不平衡型のフィルタ回路である。このフィルタ回路は、入出力端子1A,2A間において第1の導電線3上で互いに直列的に接続された第1および第2のインダクタL1,L2と、一端が第1および第2のインダクタL1,L2の間に接続され、他端が接地された第1のキャパシタC1とを備えている。第1のインダクタL1は、第1のコア21に第1の巻線11が巻かれることにより形成されている。第2のインダクタL2は、第2のコア22に第2の巻線12が巻かれることにより形成されている。
M1=k11√L1×L11
M2=k12√L2×L12
となる。なお、√L1×L11はL1×L11の平方根、√L2×L12はL2×L12の平方根を表す。
[第2の実施の形態]
[第3の実施の形態]
[第4の実施の形態]
Claims (11)
- 第1の導電線上で互いに直列的に接続された第1および第2のインダクタと、
一端が前記第1および第2のインダクタの間に接続され、他端が接地された第1のキャパシタと、
前記第1のインダクタに磁気的に結合された第1の結合用巻線と、
前記第2のインダクタに磁気的に結合された第2の結合用巻線と、
前記第1および第2の結合用巻線に接続された結合調整用回路と
を備えたことを特徴とするフィルタ回路。 - 前記第1および第2の結合用巻線のインダクタンスが、前記第1および第2のインダクタのインダクタンスに比べて小さくなっている
ことを特徴とする請求項1に記載のフィルタ回路。 - 前記結合調整用回路のインピーダンスが、前記第1および第2の結合用巻線のインピーダンスに比べて高くなっている
ことを特徴とする請求項1または2に記載のフィルタ回路。 - 前記第1の導電線上において、前記第1のインダクタと前記第2のインダクタとが磁気的に分離されている
ことを特徴とする請求項1ないし3のいずれか1項に記載のフィルタ回路。 - 前記結合調整用回路は、インダクタである
ことを特徴とする請求項1ないし4のいずれか1項に記載のフィルタ回路。 - 前記結合調整用回路は、抵抗素子である
ことを特徴とする請求項1ないし4のいずれか1項に記載のフィルタ回路。 - 前記結合調整用回路は、インダクタとキャパシタとを含む共振回路である
ことを特徴とする請求項1ないし4のいずれか1項に記載のフィルタ回路。 - 第2の導電線上で互いに直列的に接続された第3および第4のインダクタと、
一端が前記第3および第4のインダクタの間に接続され、他端が接地された第2のキャパシタとをさらに備え、
前記第1のインダクタ、前記第3のインダクタおよび前記第1の結合用巻線が互いに磁気的に結合されると共に、前記第2のインダクタ、前記第4のインダクタ、および前記第2の結合用巻線が互いに磁気的に結合されている
ことを特徴とする請求項1ないし7のいずれか1項に記載のフィルタ回路。 - 前記第1および第2の導電線上において、前記第1および第3のインダクタの組と前記第2および第4のインダクタの組とが、磁気的に分離されている
ことを特徴とする請求項8に記載のフィルタ回路。 - 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
第1の導電線上で互いに直列的に接続された第1および第2のインダクタと、
第2の導電線上で互いに直列的に接続された第3および第4のインダクタと、
一端が前記第1および第2のインダクタの間に接続され、他端が前記第3および第4のインダクタの間に接続されたキャパシタと、
前記第1のインダクタに磁気的に結合された第1の結合用巻線と、
前記第2のインダクタに磁気的に結合された第2の結合用巻線と、
前記第1および第2の結合用巻線に接続された第1の結合調整用回路と、
前記第3のインダクタに磁気的に結合された第3の結合用巻線と、
前記第4のインダクタに磁気的に結合された第4の結合用巻線と、
前記第3および第4の結合用巻線に接続された第2の結合調整用回路と
を備えたことを特徴とするフィルタ回路。 - 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
第1の導電線上で互いに直列的に接続された第1および第2のインダクタと、
第2の導電線上で互いに直列的に接続された第3および第4のインダクタと、
一端が前記第1および第2のインダクタの間に接続され、他端が前記第3および第4のインダクタの間に接続されたキャパシタと、
前記第1のインダクタおよび前記第3のインダクタに磁気的に結合された第1の結合用巻線と、
前記第2のインダクタおよび前記第4のインダクタに磁気的に結合された第2の結合用巻線と、
前記第1および第2の結合用巻線に接続された結合調整用回路と
を備えたことを特徴とするフィルタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004377562A JP4290643B2 (ja) | 2004-12-27 | 2004-12-27 | フィルタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004377562A JP4290643B2 (ja) | 2004-12-27 | 2004-12-27 | フィルタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006186619A true JP2006186619A (ja) | 2006-07-13 |
JP4290643B2 JP4290643B2 (ja) | 2009-07-08 |
Family
ID=36739398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004377562A Expired - Fee Related JP4290643B2 (ja) | 2004-12-27 | 2004-12-27 | フィルタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4290643B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160080581A (ko) * | 2014-12-30 | 2016-07-08 | 연세대학교 산학협력단 | 가변소자를 이용한 가우시안 필터 어레이 및 그의 튜닝 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007211905A (ja) | 2006-02-09 | 2007-08-23 | Seiko Precision Inc | 減速機 |
-
2004
- 2004-12-27 JP JP2004377562A patent/JP4290643B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160080581A (ko) * | 2014-12-30 | 2016-07-08 | 연세대학교 산학협력단 | 가변소자를 이용한 가우시안 필터 어레이 및 그의 튜닝 방법 |
KR101662563B1 (ko) | 2014-12-30 | 2016-10-05 | 연세대학교 산학협력단 | 가변소자를 이용한 가우시안 필터 어레이 및 그의 튜닝 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4290643B2 (ja) | 2009-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4483863B2 (ja) | ノイズ抑制回路 | |
US7199692B2 (en) | Noise suppressor | |
JP4219907B2 (ja) | ノイズ抑制回路 | |
US7193869B2 (en) | Noise suppressor | |
WO2006019011A1 (ja) | ノイズ抑制回路 | |
JP4400557B2 (ja) | ノイズ抑制回路 | |
TW200404419A (en) | Common-mode signal suppressing circuit and normal-mode signal suppressing circuit | |
JP4290669B2 (ja) | ノイズ抑制回路 | |
JP4424476B2 (ja) | ノイズ抑制回路 | |
JP4290643B2 (ja) | フィルタ回路 | |
JP2003087074A (ja) | 積層型フィルタ | |
JP2004080436A (ja) | コモンモード信号抑制回路 | |
US11088669B2 (en) | Band pass filter | |
JP4290644B2 (ja) | フィルタ回路 | |
JP4275034B2 (ja) | ノイズ抑制回路 | |
JP2006186620A (ja) | ラインフィルタ | |
JP2004356918A (ja) | ノイズ抑制回路 | |
JP2005117218A (ja) | ノイズ抑制回路 | |
TW202221739A (zh) | 混成式電感裝置 | |
JP2004080437A (ja) | ノーマルモード信号抑制回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090401 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |