JP2006186412A - 薄膜圧電共振器およびその製造方法 - Google Patents

Abstract

【課題】 不要なスプリアス振動のない優れた特性を示し、また製造における歩留まりが良く、長期信頼性の高い薄膜圧電共振器を提供する。
【解決手段】 本発明の薄膜圧電共振器は、下面側に空洞１９を有する基板１１と、基板上であって且つ空洞の真上に配置された共振素子とを備え、この共振素子は、空洞側に位置する下部電極層１３と、当該下部電極層に対向する上部電極層１８と、下部電極層と上部電極層との間に位置する圧電体薄膜１７とを有し、基板上において、共振素子の下部電極層１３の周囲を等厚の絶縁体の埋め込み層１５により埋め込んだものである。
【選択図】 図１

Description

本発明は、薄膜圧電共振器およびその製造方法に係り、特に、高周波フィルタ或いは高周波発振器として応用が可能な圧電体薄膜の厚み方向の縦振動を利用した薄膜圧電共振器およびその製造方法に関する。

近年の無線中心技術は飛躍的な発展を遂げ、さらに高速伝送を目的とした開発が続けられている。情報伝達量の増大とともに周波数はさらに高周波化が進み、さらに高周波通信機器に対して小型、軽量化の要求が強くなってきている。無線機器は一般的に高周波（ＲＦ）を処理するＲＦフロントエンド部と、デジタル信号処理を行うベースバンド（ＢＢ）部に大別される。この内、ＢＢ部は信号の変・復調をデジタル信号処理で行う部分であり、基本的にはＬＳＩチップによって構成できるため、容易に小型化可能である。対して、ＲＦ部は高周波の信号をアナログ信号として増幅や周波数変換などを行う部分であり、ＬＳＩチップだけで構成するのは難しく、発信器やフィルタなどの多くの受動部品を含む複雑な構成となる。従来、移動体通信機器におけるＲＦ及びＩＦフィルタとして、弾性表面波（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：ＳＡＷ）素子が一般に使用されている。しかし、ＳＡＷ素子の共振周波数は、櫛型電極間距離に反比例するという関係にあり、１ＧＨｚを超える周波数領域では、櫛型電極間距離が１μｍ以下となり、近年、求められている利用周波数の高周波数化への対応が難しくなっている。また、ＬｉＴａＯ_３などの特殊な基板を用いるために基本的に個別部品であり、小型化にも難点があった。

ＳＡＷ素子に代り、近年注目を集めている共振器として、圧電薄膜の厚み方向の縦振動モードを利用した薄膜圧電共振器がある。この薄膜圧電共振器は、ＦＢＡＲ（Ｆｉｌｍ Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｒｅｓｏｎａｔｏｒ）、或いは、ＢＡＷ（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）素子等とも称せられている。この薄膜圧電共振器では、共振周波数は、圧電体膜の音速及び膜厚によって定まり、通常１〜３μｍの膜厚で２ＧＨｚに、また０．４−０．８μｍの膜厚で５ＧＨｚに対応し、数十ＧＨｚまでの高周波化が可能である。また、Ｓｉ基板上に形成することが比較的容易であり、小型化の要求に対してもメリットがある。

この薄膜圧電共振器を利用したフィルタの例が「ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ ｕｌｔｒａｓｏｎｉｃｓ， ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ， ａｎｄ ｆｒｅｑｕｅｎｃｙ ｃｏｎｔｒｏｌ、Ｖｏｌ．４７、Ｎｏ．１、ｐ．２９２、２０００年１月」の刊行物（非特許文献１）に開示されている。この非特許文献１には、図４に示すような梯子型フィルタ１０２が移動体通信機のＲＦフィルタとして利用できることが開示されている。この梯子型フィルタ１０２は、複数個の薄膜圧電共振器１０１が直並列接続されるように配列されて構成されている。

また、薄膜圧電共振器１０１は、図５に示すようにバリキャップ１０４及び増幅器１０５と組み合せて移動体通信機の電圧制御発振器（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）１０３に利用することができる。

従来の代表的な薄膜圧電共振器の構造は、特開２０００−６９５９４号公報（特許文献１）に開示されている。この特許文献１に開示されるように薄膜圧電共振器は、次の様な工程で製造される。初めに、Ｓｉ基板上に異方性エッチングにより窪みが形成され、次に、基板上にエッチングしやすい犠牲層、例えば、ホウ素及びリンをドープしたシリケートガラス（ＢＰＳＧ）が形成される。その後、犠牲層は、その表面にＳｉ基板面が露出するまで平坦に研磨され、この平坦研磨によってＳｉ基板上の窪みには、犠牲層が残存し、その周辺は、Ｓｉ基板面が露出される。残存犠牲層上に下部電極層、圧電膜、上部電極層が順に堆積され、その後、犠牲層に達するまで穴が穿けられ、選択エッチングにより犠牲層が除去されてキャビティが形成される。このようなプロセスにより薄膜共振器が完成される。

また、この他にも、基板の裏側からエッチングを行って共振器下部に空洞を形成する方法が知られている。この方法は、例えば共振器を形成した後に裏面にパターニングを施し、ＫＯＨ（水酸化カリウム）やＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド等の溶液を用いたウェットエッチングや、Ｄｅｅｐ−ＲＩＥと呼ばれるフッ素系のガスを用いたＳｉのドライエッチングにより空洞を形成する方法が知られている。
特開２０００−６９５９４号公報 「ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ ｕｌｔｒａｓｏｎｉｃｓ， ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ， ａｎｄ ｆｒｅｑｕｅｎｃｙ ｃｏｎｔｒｏｌ」、Ｖｏｌ．４７、Ｎｏ．１、ｐ．２９２、２０００年１月

上述した構造を有する従来の薄膜圧電共振器は、次の様な問題点がある。従来のようにして薄膜圧電共振器を形成する場合、例えば犠牲層を形成した基板上に下部電極層を形成し、さらにその上部に圧電体膜を形成後、所望の面積に加工し、上部電極層を形成する方法が一般的である。この際、必ず下部電極層端部上にも圧電体膜が形成される。圧電体膜は配向したＡｌＮ、ＺｎＯなどの材料が用いられるのが一般的であるが、下部電極層端部のエッジプロファイルが急峻であったり、凹凸の激しいプロファイルになった場合、上部の圧電体膜の成長方向が乱れ、配向性劣化の原因となっていた。このように配向性が劣化した領域では不完全な圧電振動が誘起され、共振特性に不要なスプリアス振動を招く要因となっていた。

さらに、このような部分は構造的にも弱く、圧電体膜部分にクラックが発生することで、圧電共振器の歩留まりを低下させ、信頼性を低下させる要因となっていた。また、特に下部電極層が空洞部分をまたがない、すなわち空洞端部の内側に下部電極層端部が配置されるような構造では、このような不良が顕著となっていた。

本発明は、かかる問題点を解決するためになされたものであり、下部電極層端部における配向性劣化と、それによる不良を解決した技術を提供することを目的とする。

本発明の薄膜圧電共振器の製造方法は、基板上に下部電極層を形成し、前記基板上において、前記下部電極層の周囲を当該下部電極層と等しい厚さの絶縁体の埋め込み層にて埋め込んで平坦にし、前記下部電極層上に圧電体膜を形成し、前記圧電体膜上に上部電極層を形成することを特徴とする。

また本発明の薄膜圧電共振器は、下面側に空洞を有する基板と、前記基板上であって且つ前記空洞の真上に配置された共振素子とを備え、前記共振素子は、前記空洞側に位置する下部電極層と、当該下部電極層に対向する上部電極層と、前記下部電極層と上部電極層との間に位置する圧電体薄膜とを有し、前記基板上において、前記共振素子の下部電極層の周囲を等厚の絶縁体の埋め込み層により埋め込んだことを特徴とする。

また本発明の薄膜圧電共振器は、埋め込み犠牲層の形成された基板上に下部電極層を形成し、前記基板の前記下部電極層の周囲に当該株電極層と等厚の埋め込み層を形成し、前記下部電極層上に圧電体膜を形成し、前記圧電体膜上に上部電極層を形成し、前記埋め込み犠牲層を除去することによって前記下部電極層の下方にキャビティを形成したことを特徴とする。

本発明によれば、薄膜圧電共振素子の下部電極層とその周囲に埋め込まれた絶縁体の埋め込み層との表面を平坦な連続面にすることで、その上に形成する圧電体の結晶配向を揃えることができ、結果として、不要なスプリアス振動のない優れた特性の薄膜圧電共振器を実現することができ、またその製造工程での歩留まりを向上させ、製品の長期信頼性を向上させることができる。

以下、本発明の実施の形態を図に基づいて詳説する。

初めに薄膜圧電共振器の改良に関する発明者らの着眼点に関し以下に説明し、次に、この着眼点に基づく薄膜圧電共振器の実施例について説明する。まず、発明者らは前述した従来技術のような空洞を有する薄膜圧電共振器の下部電極層から圧電体膜形成にいたる製造方法と、素子特性および信頼性、歩留まりとの関係について、詳細な分析を行った。その結果、下部電極層を形成した後加工する際、下部電極層の端部形状が特性や信頼性に及ぼす影響が大きいことが判明した。代表的な圧電体膜であるＡｌＮについて、その優先成長方位と成長速度の関係を検討した結果、優先成長方位はｃ軸（〈０００１〉方位）であり、この方向の成長速度は非常に速く、他の面の成長速度に比して数十倍に達することが明らかとなった。このような優先成長方位を持った圧電体膜が凹凸のある下地上に形成される場合、凹凸の部分の各所に核が形成され、その後表面に垂直な方向に凹凸に沿って優先成長方位への成長が進み、ついには合体する。この際、転位などを導入して合体できる場合は問題ないが、粒同士の方位が著しく異なる場合は転位・欠陥などでは吸収しきれず、成長した粒と粒との間に空隙が生ずる。本発明者らの観察では、表面の凹凸が激しい場合や、構造的に急峻なプロファイルのある部分では、この効果により膜中に多くのボイドが形成されていた。特に、下部電極層端部は、下部電極層の膜厚が通常数百ｎｍであることから非常に影響が大きく、端部のエッジプロファイルが５５°以上ではボイドが形成されていた。また、ボイドが形成されない５５°以下においても、下部電極層端部のテーパー部に成長した圧電体膜は、配向性の著しく乱れた結晶となっており、このような部分を共振器内部に持つものは、何れも配向性が劣化した領域では不完全な圧電振動が誘起され、共振特性に不要なスプリアス振動が生じていた。また、空洞を形成した際に、上下の圧力差、膜の残留応力の集中により、下部電極層端部からクラックが発生、破断し、共振器の歩留まりを下げてしまうことが判明した。

これに対し、発明者らは下部電極層の段差を埋め込み法により平坦化し、その後圧電体膜を形成する方法を検討した。埋め込み法は、（ｉ）選択成長や酸化物の埋め込みなどの薄膜成長による方法、(ii)エッチバック、リフロー、ＣＭＰ（ケミカルメカニカルポリッシング）などの後加工によるもの、に大別される。薄膜圧電共振器は、通常の半導体デバイスと比較しサイズが大きく、使用周波数にもよるが、下部電極層の大きさは数十から数百μｍ程度の大きさを持つ。このような大面積の部分の埋め込み平坦化を行うには、薄膜成長による方法では不十分で、後加工による平坦化が必要となる。これらの方法により平坦化を行った後共振器を作成したところ、上部に形成された圧電体膜は全ての領域で配向性の劣化がなく、不要なスプリアス振動も完全に抑制可能であり、クラックの発生も抑制され、空洞形成後の破断による歩留まり低下も殆ど見られず、さらに長期信頼性についても著しく向上することを発明者らは初めて見出した。

また、発明者らは、下部電極層と埋め込み層の段差がどの程度まで平坦化されなければならないかについて、実験的考察を行った。これによると、埋め込み層が下部電極層と比して高くても低くても同様に圧電体膜の配向性に悪影響を及ぼし、特にその高低差の閾値は０．２μｍ〜０．２５μｍであった。０．２μｍ以下では、圧電体膜の結晶が成長する際に結晶核の再配列が効率的に行われ、クラックの生成、配向性劣化を抑制することが可能であった。また、特に０．０５μｍ以下の段差にすることが最も望ましい。さらに、この効果は階段状の段差だけでなく、いわゆる溝のような段差でも同様である。下部電極層と埋め込み層の平坦部での段差が小さくとも、例えばその境界部に局所的な段差や溝が存在すると、その部分はやはりクラックやボイド、配向性劣化の起点となる。従って、これらの段差に対しても０．２５μｍ以下、好ましくは０．２μｍ以下にすることが必須である。

また、これらの効果は、下部電極層と埋め込み絶縁体層の境界の一部が、空洞領域端部の内側に配置されている場合に顕著であった。下部電極層の端部が空洞領域を跨ぐ構造の場合、構造的な強度は上がるが、空洞領域外で並列寄生容量を形成していまい品質係数Ｑ値の劣化をもたらす。下部電極層を平坦化することにより、並列寄生容量を生じ難い空洞領域端部の内側に下部電極層の境界がある場合でも、構造的な強度は著しく上昇した。これは、平坦化することにより応力集中が発生しやすいエッジの部分が消失したのに加え、均質な粒界構造とクラックフリーが達成されたことによる。

また、この方法によれば、下部電極層の加工に際してもテーパー加工は必要ない。前述の通り、従来の方法では下部電極層加工時のテーパーを少なくとも５５°以下に制御する必要があったが、ＲＩＥなどの加工時において装置状態、条件の変動に対するプロセス上のマージンが十分ではなかった。本方法は、これらのプロセスマージンを格段に向上させるものである。

また、平坦化技術に関しては、前述の通り後加工による方法が最も好適である。発明者らの検討では、下部電極層の配向性と圧電体膜の配向性には強い相関があり、高配向の圧電体膜を得るためには、高配向の下部電極層が必要であり、さらに配向性を引き継ぐ、いわゆる局所エピタキシャル成長（ローカルエピタキシー）の技術を用いることが最も望ましい。ＣＭＰでは平坦化は確保できるものの、最表面の精浄度を保つのは困難である。その点では保護層を形成した後、エッチバックにより平坦化を行い、最終的に保護層を除去することで、下部電極層最表面の精浄度を確保することがプロセスとしては最も望ましい。また、これらの他にも、ＣＭＰやリフローなどにより平坦化した下部電極層を、成膜装置内で逆スパッタすることで清浄表面を出すことが可能である。さらに、ＣＭＰを用いる場合は、ＣＭＰのストッパ層と保護層を兼ねて下部電極層上に形成しておき、ＣＭＰ後に保護層をウェットエッチングなどにより除去すれば、最表面の精浄度を保つことが可能となる。

以下、図面を参照して本発明の薄膜圧電共振器を実施例によって詳細に説明する。

（実施例１）
本発明の第１の実施例における薄膜圧電共振器の工程断面図を図１に示す。初めに、熱酸化膜１２の形成されたＳｉ（１００）基板１１上に、図１（ａ）に見られる通りＲＦマグネトロンスパッタを用いて下部電極層１３としてAl層を２５０ｎｍ形成した。下部電極層１３の材料としてはこれには、ＦＣＣ型、ＢＣＣ型、ＨＣＰ型の金属層を用いることができ、好適にはＡｌ、Ｍｏ、Ｗ、Ｐｔ、Ｉｒ、Ｒｕ、Ｎｉ、Ｃｏおよびその合金などを用いることができる。また、下部電極層１３はアモルファス層と非アモルファス層の２層積層構造、もしくはさらにＡｌＮなどを積層した３層構造を有するように形成されたものでもよい。さらにこの下部電極層１３の上部に、保護層１４としてＭｏを５０ｎｍ形成した。この保護層１４は、下部電極層１３の表面を後の工程による汚染から保護し、圧電体成膜時に下部電極層１３の表面を清浄に保つ機能を果たす。

続いて、周知のフォトリソグラフィおよびエッチング工程によって、下部電極層１３と保護層１４を加工した。その後、埋め込み層１５として絶縁体膜を形成した（図１（ｂ））。この埋め込み層１５にはＳｉＯ_２を用い、プラズマＣＶＤ法により４００ｎｍ形成した。この埋め込み層１５には、他に窒化珪素（Ｓｉ_３Ｎ_４）、ＡｌＮなどを用いることが可能であり、これらの膜はガスを原料としたＣＶＤおよびスパッタなどの方法で形成する。埋め込み層１５の膜厚は、下部電極層１３と保護層１４の膜厚を足した厚さより、厚いことが好ましい。これは、その後の平坦化の際に目減りする厚さを見込んでおくためであり、好適には前記下部電極層１３と保護層１４を足した膜厚よりも、１００〜５００ｎｍ程度厚い膜厚が好ましい。その後、フォトレジスト１６を塗布し、加熱してリフローさせ、フォトレジスト１６の表面を平坦化した（図１（ｂ））。

さらに、フォトレジスト１６と埋め込み層１５のエッチング速度をほぼ１：１に調整したエッチング工程により、図１（ｃ）に見られる通り平坦化を行った。この工程により、下部電極層１３の表面はエッチングによるダメージやフォトリソグラフィ工程による汚染などを生ずることなく、埋め込み層１５により平坦化される。尚、この平坦化工程は、ＣＭＰなどにより行われてもよく、この場合保護層１４は埋め込み層１５と極端にエッチング速度の異なる材料を選択し、エッチングストッパとすることが好ましい。この後、保護層１４を除去し、下部電極層１３の清浄表面を露出させた。保護層１４の除去は、下部電極層１３と十分に選択比のとれるフッ化アンモニウム溶液を用いたウェットエッチにより行った。保護層１４の除去は、フッ素ガスを用いたケミカルドライエッチング（ＣＤＥ）により行った。尚、加工方法は、他にＲＩＥ等のドライエッチングもしくはウェットエッチングにより行いても良く、且つ圧電体成膜直前に圧電体成膜装置の中でプラズマなどによるクリーニング処理を行うことが好ましい。

その後、図１（ｄ）に見られるように、マグネトロンスパッタ法により２μｍの圧電体膜１７を形成し、フォトリソグラフィ及び塩化物系ガスを用いたＲＩＥにより圧電体膜を加工し、引き続き上部電極層１８を形成後、フォトリソグラフィおよびエッチングにより、上部電極層１８を形成した。

さらに、Ｓｉ基板１１を厚さ２００ｎｍに研磨した後、図１（ｅ）のようにフォトリソグラフィおよびフッ化物系のガスを用いたＲＩＥによりキャビティ１９を形成した。その後キャビティ１９の底部に残った熱酸化膜を、ウェットエッチングおよびフッ化物系のガスを用いたＲＩＥを併用して除去した。

このようにして形成した薄膜圧電共振器の周波数特性を測定したところ、ウエハー全面にわたって共振周波数は２．１ＧＨｚであり、電気機械結合係数は６．６％、品質係数Ｑは共振点で１１００、反共振点で１１５０と大変特性に優れた共振器が作成されていることが確認され、且つウエハー全面に渡ってクラックが発生しているものはなく、９５％以上の良好な歩留まりを示した。

（実施例２）
本発明の実施例２における薄膜圧電共振器の工程断面図を図２に示す。初めに、埋め込み犠牲層２２の形成されたＳｉ（１００）基板２１上に、図２（ａ）に見られる通りＲＦマグネトロンスパッタを用いて下部電極層２３としてＮｉを２００ｎｍ形成した。この下部電極層２３上にさらに保護層２４としてＤＣスパッタ法によりＡｌ層を１００ｎｍ形成した。続いて、周知のフォトリソグラフィおよびエッチング工程によって、下部電極層２３と保護層２４を加工した。さらに、埋め込み層２５としてＳｉＮ膜プラズマＣＶＤにより３００ｎｍ形成し、フォトリソグラフィによりパターニングされたフォトレジスト層２６を形成した（図２（ｂ））。その後、フォトレジストの開口部分の埋め込み層２５をフッ化物系のガスを用いたドライエッチングにより除去し、フォトレジストを剥離することで、下部電極層は埋め込み層により平坦化された構造にした（図２（ｃ））。

この後、図２（ｄ）に見られるように保護層２４を除去した。保護層２４の除去は、下部電極層２３と十分に選択比のとれる塩化物系ガスを用いたＣＤＥにより行い、且つ圧電体成膜直前に圧電体成膜装置の中、すなわち高真空中でプラズマクリーニング処理を行って清浄表面が露出するようにした。この保護層２４の除去は、ドライエッチングもしくはウェットエッチングにより行い、且つ圧電体成膜直前に圧電体成膜装置の中、すなわち高真空中でプラズマクリーニング処理を行って清浄表面を露出させる方法が好ましい。続いて、真空を破らずにマグネトロンスパッタ法により２μｍの圧電体膜２７を形成し、フォトリソグラフィ及び塩化物系ガスを用いたＲＩＥにより圧電体膜を加工し、引き続き上部電極層２８を形成後、フォトリソグラフィおよびエッチングにより、上部電極層１８を形成した。

さらに、Ｓｉ基板２１を厚さ２００ｎｍに研磨した後、図２（ｅ）のようにウェットエッチングによる埋め込み犠牲層２２の除去により、キャビティ２９を形成した。

このようにして形成した薄膜圧電共振器の周波数特性を測定したところ、ウエハー全面にわたって共振周波数は２．１ＧＨｚであり、電気機械結合係数は６．７％、品質係数Ｑは共振点で１０００、反共振点で１１００と大変特性に優れた共振器が作成されていることが確認され、且つウエハー前面に渡ってクラックが発生しているものはなく、９７％以上の良好な歩留まりを示した。

（比較例）
本発明の比較例における薄膜圧電共振器の工程断面図を図３に示す。熱酸化膜３２を形成したＳｉ（１００）基板３１上に、下部電極層３３をＲＦマグネトロンスパッタにより形成し、フォトリソグラフィによりレジストのパターニングを行った。続いて、ＲＩＥによりレジストを後退させつつエッチングすることで、下部電極層３３の端部をテーパー加工した（図３（ａ））。この際の下部電極層端部テーパー角は、ウエハー面内でバラツキがあり、３５°から５５°であった。

その後、図３（ｂ）に見られるように圧電体膜３４をマグネトロンスパッタにより形成し、周知のフォトリソグラフィおよびエッチングにより加工し、さらに上部電極層３５を同様なスパッタにより形成し、やはりフォトリソグラフィおよびエッチングにより加工した。

さらに、Ｓｉ基板３１を厚さ２００ｎｍに研磨した後、図３（ｃ）のようにフォトリソグラフィおよびフッ化物系のガスを用いたＲＩＥによりキャビティ３６を形成した。その後キャビティ３６の底部に残った熱酸化膜を、ウェットエッチングおよびフッ化物系のガスを用いたＲＩＥを併用して除去した。

以上により形成した薄膜圧電共振器の周波数特性を測定したところ、共振周波数は２．１ＧＨｚであったものの、電気機械結合係数は６．４％、品質係数Ｑは共振点で５００、反共振点で７００であり、また、局所的な膜残留応力の分布とテーパー角の分布により特にウエハー外周部でクラックが多数発生していた。このクラックによる電極の断線および圧電体膜の破断により特性が測定できない部分は全体の５５％以上にもなり、従って歩留まりは４５％程度であった。

以上の実施例１、実施例２と比較例との比較により、本発明によれば共振特性に優れた共振器が良好な歩留まりにて製作できることが確認できた。

本発明の実施例１に係る薄膜圧電共振器の製造工程を概略的に示す断面図。 本発明の実施例２に係る薄膜圧電共振器の製造工程を概略的に示す断面図。 本発明の比較例に係る薄膜圧電共振器の製造工程を概略的に示す断面図。 薄膜圧電共振器を使用した高周波（ＲＦ）フィルタ回路の回路図。 薄膜圧電共振器を使用した電圧可変発振器（ＶＣＯ）の回路図。

符号の説明

１０１ 薄膜圧電共振器、
１０２ ＲＦフィルタ、
１０３ 電圧可変発振器、
１０４ バリキャップ、
１０５ 増幅器、
１１，２１，３１ Ｓｉ基板、
１２，３２ 熱酸化膜、
１３，２３，３３ 下部電極層、
１４，２４ 保護層、
１５，２５ 埋め込み層、
１６，２６ フォトレジスト、
１７，２７，３４ 圧電体膜、
１８，２８，３５ 上部電極層、
２２ 犠牲層。

Claims (9)

1. 基板上に下部電極層を形成し、
   前記基板上において、前記下部電極層の周囲を当該下部電極層と等しい厚さの絶縁体の埋め込み層にて埋め込んで平坦にし、
   前記下部電極層上に圧電体膜を形成し、
   前記圧電体膜上に上部電極層を形成することを特徴とする薄膜圧電共振器の製造方法。
2. 前記下部電極層とその周囲の埋め込み層との表面段差は、０．２５μｍ以内にすることを特徴とする請求項１に記載の薄膜圧電共振器の製造方法。
3. 下面側に空洞を有する基板と、前記基板上であって且つ前記空洞の真上に配置された共振素子とを備え、
   前記共振素子は、前記空洞側に位置する下部電極層と、当該下部電極層に対向する上部電極層と、前記下部電極層と上部電極層との間に位置する圧電体薄膜と、前記下部電極層の周囲に形成され、前記下部電極層とは等厚である埋め込み層とを有することを特徴とする薄膜圧電共振器。
4. 前記下部電極層とその周囲の埋め込み層との表面段差は、０．２５μｍ以内にしたことを特徴とする請求項３に記載の薄膜圧電共振器。
5. 前記下部電極層と前記埋め込み層との境界の一部を、前記空洞領域の端部の内側に配置したことを特徴とする請求項３または４に記載の薄膜圧電共振器。
6. 前記圧電体膜はＺｎＯもしくはＡｌＮを主成分とする材料とすることを特徴とする請求項３〜５のいずれかに記載の薄膜圧電共振器。
7. 前記埋め込み層が、酸化物、窒化物もしくは有機物の絶縁体を材料とすることを特徴とする請求項３〜６のいずれかに記載の薄膜圧電共振器。
8. 前記下部電極層は、アモルファス金属層であることを特徴とする請求項３〜７のいずれかに記載の薄膜圧電共振器。
9. その表面にキャビティを有する基板と、前記基板上であって且つ前記空洞の真上に配置された共振素子とを備え、
   前記共振素子は、前記空洞側に位置する下部電極層と、当該下部電極層に対向する上部電極層と、前記下部電極層と上部電極層との間に位置する圧電体薄膜と、前記下部電極層の周囲に形成され、前記下部電極層とは等厚である埋め込み層とを有することを特徴とする薄膜圧電共振器。
   
   

Images