JP2006186275A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006186275A5 JP2006186275A5 JP2004381198A JP2004381198A JP2006186275A5 JP 2006186275 A5 JP2006186275 A5 JP 2006186275A5 JP 2004381198 A JP2004381198 A JP 2004381198A JP 2004381198 A JP2004381198 A JP 2004381198A JP 2006186275 A5 JP2006186275 A5 JP 2006186275A5
- Authority
- JP
- Japan
- Prior art keywords
- mask
- semiconductor element
- sio
- insulating film
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 74
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000007740 vapor deposition Methods 0.000 claims description 7
- -1 nitride compound Chemical class 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 54
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N HF Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
Description
本発明は凸部を有し、当該凸部の頂面以外に所望の膜又は層を形成した半導体素子の製造方法に関する。本発明は、リッジ構造を有する半導体レーザの製造方法として特に有効である。 The present invention relates to a method for manufacturing a semiconductor element having a convex portion and forming a desired film or layer other than the top surface of the convex portion. The present invention is particularly effective as a method for manufacturing a semiconductor laser having a ridge structure.
図４は、凸部を有し、当該凸部の頂面以外に所望の膜又は層を形成した半導体素子の製造方法を示す工程図である。例えばリッジ（凸部）１Ｒを有し、そのリッジの頂面（１ＲＳ）以外に、例えば絶縁膜３を形成する場合は次のようになる。 FIG. 4 is a process diagram showing a method for manufacturing a semiconductor element having a convex portion and forming a desired film or layer other than the top surface of the convex portion. For example, in the case where the insulating film 3 is formed other than the top surface (1RS) of the ridge having the ridge (convex portion) 1R, the following is performed.
図４．Ａのように、リッジ形成用のマスク２を用いて、半導体素子ウエハ１の所望の位置にリッジ１Ｒを残して半導体素子ウエハ１の残余の表面をエッチングする。この後リッジ形成用のマスク２を除去すると、図４．Ｂのようにリッジ１Ｒが露出する。次に絶縁膜３を、リッジ１Ｒの側面を含めて半導体素子ウエハ１全面に形成する。この時、リッジ１Ｒの頂面も絶縁膜３に覆われる（図４．Ｃ）。 FIG. As in A, the remaining surface of the semiconductor element wafer 1 is etched using the ridge forming mask 2 while leaving the ridge 1R at a desired position of the semiconductor element wafer 1. Thereafter, when the ridge forming mask 2 is removed, FIG. As in B, the ridge 1R is exposed. Next, the insulating film 3 is formed on the entire surface of the semiconductor element wafer 1 including the side surface of the ridge 1R. At this time, the top surface of the ridge 1R is also covered with the insulating film 3 (FIG. 4.C).
次に、図４．Ｄのようにフォトレジスト（硬化前）４を半導体素子ウエハ１全面に塗布する。この後、フォトレジスト（硬化前）４を、リッジ１Ｒ上部Ｓを除いて光硬化させてレジストマスク４Ｍとし、未硬化のフォトレジストを除去すると、図４．Ｅのように、絶縁膜３のうちリッジ１Ｒ上部の部分が露出する。 Next, FIG. As in D, a photoresist (before curing) 4 is applied to the entire surface of the semiconductor element wafer 1. Thereafter, the photoresist (before curing) 4 is photocured except for the upper portion S of the ridge 1R to form a resist mask 4M, and when the uncured photoresist is removed, FIG. Like E, the upper part of the ridge 1R in the insulating film 3 is exposed.
次に、例えばウエットエッチングにより、リッジ１Ｒ上部の露出した絶縁膜３を除去すれば図４．Ｆのようにリッジの頂面１ＲＳが露出する。この後レジストマスク４Ｍを除去すれば、図４．Ｇのようにリッジの頂面１ＲＳが露出し、他の部分が絶縁膜３で覆われた半導体素子１００が得られる。 Next, if the exposed insulating film 3 on the ridge 1R is removed by wet etching, for example, FIG. As in F, the top surface 1RS of the ridge is exposed. Thereafter, if the resist mask 4M is removed, FIG. The semiconductor element 100 in which the top surface 1RS of the ridge is exposed as in G and the other part is covered with the insulating film 3 is obtained.
尚、リッジ頂面を露出させ、他の部分が絶縁膜で覆われた半導体素子の製造方法としては、以下の公報に記載された技術もある。
図４に示した方法においては、レジストマスク４Ｍの無い部分がリッジ上部の位置に正確に形成できなければならないが、例えばIII族窒化物系化合物半導体のように、半導体層をエピタキシャル形成した後のウエハが反りを有するものなどのように、レジストマスク４Ｍの位置決めが必ずしも容易ではない場合がある。当該III族窒化物系化合物半導体レーザをサファイア基板上に形成する場合、幅1〜5μmのリッジに対し、１枚のウエハの内部の各素子においては、リッジに対し、レジストマスク４Ｍが最大0.2〜0.5μmずれることがある。この時、リッジ上部にレジストマスク４Ｍの庇が形成されてしまい、絶縁膜３が十分に除去できない。すると、本来、完全に露出したリッジ頂面１ＲＳ全面に形成すべき電極が、リッジ頂面１ＲＳ全面とは接触できず、接触面積が小さくなってしまう問題があった。 In the method shown in FIG. 4, the portion without the resist mask 4M must be accurately formed at the position above the ridge. However, after the semiconductor layer is epitaxially formed, such as a group III nitride compound semiconductor, for example. The positioning of the resist mask 4M may not always be easy, such as a wafer having a warp. When the group III nitride compound semiconductor laser is formed on the sapphire substrate, the resist mask 4M is 0.2 to a maximum of the ridge in each element inside one wafer with respect to the ridge having a width of 1 to 5 μm. May shift by 0.5μm. At this time, a ridge of the resist mask 4M is formed on the ridge, and the insulating film 3 cannot be sufficiently removed. Then, there is a problem that an electrode that should be formed on the entire surface of the ridge top surface 1RS that is completely exposed cannot contact the entire surface of the ridge top surface 1RS, and the contact area becomes small.
特許文献１及び２に記載された技術は、各々フォトレジスト、スピンオングラスがリッジ上部で薄いことを利用して、硬化後エッチングによりリッジ頂面を露出させるとのものであるが、この技術ではリッジの側面の絶縁膜が、エッチングにより削られる可能性が有り、電極形成の際に素子が短絡を起こす恐れがある。また、特許文献３に記載された技術は、リッジ頂面上部の絶縁膜を予めリッジ頂面に形成したフォトレジストと共にリフトオフする技術であるが、当該リフトオフの際に、リッジの側面の絶縁膜が破壊され、やはり素子が短絡を起こす恐れがある。 In the techniques described in Patent Documents 1 and 2, the top surface of the ridge is exposed by etching after curing by utilizing the fact that the photoresist and the spin-on glass are thin at the top of the ridge. There is a possibility that the insulating film on the side surface of the element may be removed by etching, which may cause a short circuit of the element during electrode formation. The technique described in Patent Document 3 is a technique in which the insulating film on the top surface of the ridge is lifted off together with the photoresist previously formed on the top surface of the ridge. At the time of the lift-off, the insulating film on the side surface of the ridge is There is a risk that it will be destroyed and the device will short circuit.
本発明は上記課題を解決するため、より簡便な方法でリッジ頂面が露出し、他の素子表面を所望の膜又は層で覆う技術を提供することを目的とする。 In order to solve the above problems, an object of the present invention is to provide a technique in which the top surface of a ridge is exposed by a simpler method and the surface of another element is covered with a desired film or layer.
請求項１に記載の手段によれば、蒸着により形成された、SiO 2 から成る第２のマスクを用いたエッチングにより、半導体素子の凸部を形成する工程と、凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部の第２のマスク表面を除外せずに、SiO 2 から成る絶縁膜をＣＶＤにより形成する工程と、半導体素子の凸部の頂面上部のSiO 2 から成る絶縁膜の表面が覆われないように、半導体素子の残余の表面に第１のマスクを形成する工程と、第１のマスクに覆われていない部分のSiO 2 から成る絶縁膜及び第２のマスクを、エッチングにより除去して、半導体素子の凸部頂面を露出させる工程とを有することを特徴とする。 According to the means of claim 1 , the step of forming the convex portion of the semiconductor element by etching using the second mask made of SiO 2 formed by vapor deposition, and the surface of the semiconductor element having the convex portion on the entire surface, without excluding the second mask surface of the top surface top of the convex portion, and forming by CVD insulating film made of SiO 2, of SiO 2 of the top surface top of the convex portion of the semiconductor element A step of forming a first mask on the remaining surface of the semiconductor element so that the surface of the insulating film formed is not covered, and a portion of the insulating film made of SiO 2 and the second portion not covered with the first mask And removing the mask by etching to expose the top surface of the convex portion of the semiconductor element.
また、請求項２に記載の手段によれば、蒸着により形成された、SiO 2 から成る第２のマスクを用いたエッチングにより、半導体素子の凸部を形成する工程と、凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部の第２のマスク表面を除外せずに、SiO 2 から成る絶縁膜をＣＶＤにより形成する工程と、凸部の頂面上部のSiO 2 から成る絶縁膜の表面よりも半導体素子の残余の表面の方が厚くなるように第１のマスクを形成する工程と、半導体素子の残余の表面の第１のマスクの厚さが厚いことを利用して、半導体素子の残余の表面が第１のマスクで覆われた状態を維持しつつ、当該凸部の頂面上部のSiO 2 から成る絶縁膜の表面の第１のマスクを除去する工程と、第１のマスクに覆われていない部分のSiO 2 から成る絶縁膜及び第２のマスクを、エッチングにより除去して、半導体素子の凸部頂面を露出させる工程とを有することを特徴とする。 Further, according to the means described in claim 2, which is formed by vapor deposition, by etching using a second mask made of SiO 2, forming a convex portion of the semiconductor element, a semiconductor element having a convex portion the entire surface of, without excluding the second mask surface of the top surface top of the convex portion, and forming by CVD insulating film made of SiO 2, formed of SiO 2 of the top surface top of the convex portion Utilizing the step of forming the first mask so that the remaining surface of the semiconductor element is thicker than the surface of the insulating film and the thickness of the first mask on the remaining surface of the semiconductor element being thick Removing the first mask on the surface of the insulating film made of SiO 2 above the top surface of the convex portion while maintaining the state in which the remaining surface of the semiconductor element is covered with the first mask; insulating film and the second mask consisting of SiO 2 uncovered portion 1 of the mask , Is removed by etching, characterized by a step of exposing the protrusion top surface of the semiconductor element.
また、請求項３に記載の手段によれば、第１のマスクはフォトレジストであることを特徴とする。また、請求項４に記載の手段によれば、フォトレジストから成る第１のマスクは、半導体素子の凸部の頂面上部の、SiO 2 から成る絶縁膜の表面を覆わないように、スピンコートにより塗布されたのち、光硬化されることを特徴とする。 Further, according to the means described in claim 3, the first mask is characterized in that it is a photoresist. According to a fourth aspect of the present invention , the first mask made of photoresist is spin-coated so as not to cover the surface of the insulating film made of SiO 2 above the top surface of the convex portion of the semiconductor element. It is characterized by being photocured after being applied.
また、請求項５に記載の手段によれば、半導体素子はリッジ構造の発光部を有するレーザであることを特徴とする。更に請求項６に記載の手段によれば、半導体素子は、少なくともIII族窒化物系化合物半導体から成る層を有することを特徴とする。 According to a fifth aspect of the present invention, the semiconductor element is a laser having a light emitting portion having a ridge structure. Further, according to the means described in claim 6 , the semiconductor element has a layer made of at least a group III nitride compound semiconductor.
そもそも、エッチング可能な膜（例えばSiO 2 から成る絶縁膜等）に対する第１のマスクを、半導体素子の凸部の頂面上部の、エッチング可能な膜（例えばSiO 2 から成る絶縁膜等）の表面が覆われないように形成すれば、他の工程を経ずに半導体素子の凸部の頂面上部のみ、当該エッチング可能な膜（例えば絶縁膜等）をエッチングすることは容易にできる。 To begin with, the surface of the etchable film (for example, an insulating film such as made of SiO 2) a first mask for, the top surface top of the convex portion of the semiconductor element, etchable film (for example, an insulating film such as made of SiO 2) by forming such is not covered, only the top surface top of the convex portion of the semiconductor element without passing through the other steps, etching the etchable layer (for example, an insulating film, etc.) is Ru can be easily.
また、リッジ等の凸部を形成する際に使用する第２のマスクが、エッチング可能な膜と同条件でエッチング可能であれば、当該第２のマスクを除去しないまま絶縁膜等のエッチング可能な膜を形成し、第１のマスクを形成した後、エッチング可能な膜と第２のマスクとを一度にエッチングすることで、第２のマスクのみを除去する工程を省略することができる（請求項１）。 Further, if the second mask used for forming the convex portion such as the ridge can be etched under the same conditions as the film that can be etched, the insulating film or the like can be etched without removing the second mask. film is formed, after forming the first mask, by etching the etchable layer and the second mask at a time, it is possible to omit the step of removing only the second mask (claims 1 ).
或いは、リッジ等の凸部の第２のマスクの表面に第１のマスクの薄膜が形成されたとしても、当該第１のマスクの薄膜を除去するためウエハ全体をアッシング等しても、リッジ以外の半導体素子表面に形成された第１のマスクは完全には除去されない。これを利用して、リッジ等の凸部の第２のマスクの表面の第１のマスクの薄膜を除去しても良く、この場合は更に工程管理が容易となる（請求項２）。 Alternatively, even if the thin film of the first mask is formed on the surface of the second mask of the convex portion such as the ridge, even if the entire wafer is ashed to remove the thin film of the first mask, other than the ridge The first mask formed on the surface of the semiconductor element is not completely removed. Using this, it may be removed first thin film mask surface of the second mask of the protrusions such as ridges, in this case it is easy to further process control (claim 2).
第１のマスクは液状のフォトレジストを用いると良く、スピンコートにより容易に半導体素子の凸部の頂面上部の、エッチング可能な膜（例えば絶縁膜等）の表面が覆われないように塗布することが可能であって、光硬化により第１のマスクを容易に形成することができる（請求項３、４）。 A liquid photoresist is preferably used for the first mask, and is applied by spin coating so that the surface of the top surface of the convex portion of the semiconductor element is not covered with an etchable film (such as an insulating film). it be capable of, the first mask can be easily formed by photocuring (claims 3, 4).
エッチング可能な膜として、特にSiO 2 から成る絶縁膜を形成する場合に本願発明は有用である（請求項１及び２）。エッチング可能な絶縁膜と、リッジを形成する第２のマスクは、SiO2を用いるとウエットエッチングにより容易に除去できる。この際、エッチング可能なSiO2絶縁膜を、より強固な膜とするためＣＶＤで、リッジを形成するSiO2から成る第２のマスクを、エッチングが容易なように蒸着法で形成すると、以下に示す通りリッジを形成する第２のマスクがより速くエッチングできるので、SiO2絶縁膜のウエットエッチも速く処理することができる（請求項１及び２）。 The present invention is useful when an insulating film made of SiO 2 is formed as an etchable film ( claims 1 and 2 ). The etchable insulating film and the second mask for forming the ridge can be easily removed by wet etching when SiO 2 is used. At this time, if the etchable SiO 2 insulating film is made stronger by CVD and the second mask made of SiO 2 forming the ridge is formed by vapor deposition so that the etching is easy, As shown, since the second mask for forming the ridge can be etched more quickly, the wet etching of the SiO 2 insulating film can also be processed quickly ( claims 1 and 2 ).
本発明は半導体レーザに特に有効であり（請求項５）、レジストマスクの位置あわせがウエハ全体では困難なIII族窒化物系化合物半導体層を有する半導体素子に特に有効である（請求項６）。 The present invention is particularly effective for a semiconductor laser ( Claim 5 ), and is particularly effective for a semiconductor device having a Group III nitride compound semiconductor layer in which alignment of a resist mask is difficult over the entire wafer ( Claim 6 ).
以下、図を用いて本願発明の要部を説明する。尚、本願発明は、以下の実施例に限定されない。 Hereafter, the principal part of this invention is demonstrated using figures. The present invention is not limited to the following examples.
図１は、本発明の具体的な一実施例に係るリッジを有する半導体素子の製造方法を示す工程図である。尚、図４同様、図１においては「半導体素子ウエハ１」として、基板上に形成された半導体素子を代表するものとする。また、図１においては１個のみの素子（１個のみの凸部又はリッジ）が形成された図を記載しているが、多数の素子が形成されたウエハ、更には多数の凸部又はリッジが形成されたウエハを、当該「半導体素子ウエハ１」で代表させる。尚、多数の凸部又はリッジが形成されたウエハにおいては、当該多数の凸部又はリッジは素子ごとに分離独立しており、各素子表面間で、硬化前のフォトレジストが容易に移動できるものとする。 FIG. 1 is a process diagram illustrating a method of manufacturing a semiconductor device having a ridge according to a specific embodiment of the present invention. As in FIG. 4, in FIG. 1, “semiconductor element wafer 1” represents a semiconductor element formed on a substrate. Further, FIG. 1 shows a diagram in which only one element (only one convex portion or ridge) is formed. However, a wafer on which a large number of elements are formed, and also a large number of convex portions or ridges. The “semiconductor element wafer 1” is represented by the wafer on which is formed. In a wafer on which a large number of convex portions or ridges are formed, the large number of convex portions or ridges are separated and independent for each element, and the uncured photoresist can easily move between the surface of each element. And
図４．Ａと同様に、半導体素子層を形成した半導体素子ウエハ１にリッジを形成するため、マスク（第２のマスク）２を用いてエッチングを行う。半導体素子ウエハ１は例えばサファイア基板にIII族窒化物系化合物半導体層を積層したものであり、マスク２はSiO2から成り、蒸着法で形成後、エッチングにより所望の位置に形成され、厚さは0.1〜1μmである。エッチング方法は例えばリアクティブイオンエッチングによる。こうして、高さ0.1〜0.7μm、幅1〜10μmのリッジ１Ｒが形成される（図１．Ａ）。 FIG. Similarly to A, etching is performed using a mask (second mask) 2 in order to form a ridge in the semiconductor element wafer 1 on which the semiconductor element layer is formed. The semiconductor element wafer 1 is formed, for example, by laminating a group III nitride compound semiconductor layer on a sapphire substrate, the mask 2 is made of SiO 2 , formed by a vapor deposition method, formed at a desired position by etching, and has a thickness of 0.1-1 μm. The etching method is, for example, reactive ion etching. Thus, a ridge 1R having a height of 0.1 to 0.7 μm and a width of 1 to 10 μm is formed (FIG. 1.A).
次に、SiO2から成るマスク２を除去せずに、ＣＶＤ法によりSiO2から成る絶縁膜（エッチング可能な膜）３を形成する。SiO2から成る絶縁膜３は、リッジ１Ｒの側面及び頂面にも形成され、厚さは0.05〜0.3μmである（図１．Ｂ）。 Then, without removing the mask 2 made of SiO 2, an insulating film (etchable layer) 3 made of SiO 2 by CVD. The insulating film 3 made of SiO 2 is also formed on the side surface and the top surface of the ridge 1R and has a thickness of 0.05 to 0.3 μm (FIG. 1.B).
次に、フォトレジスト４をスピンコートにより塗布する。フォトレジスト４としては硬化前の粘度が低いもの、例えば100ｃＰ（＝100ｍＰａ・ｓ）以下、好ましくは30ｃＰ（＝30ｍＰａ・ｓ）以下、更に好ましくは10ｃＰ（＝10ｍＰａ・ｓ）以下とする。この時、少なくともリッジ１Ｒの頂面上部Ｓの絶縁膜３が覆われないように、フォトレジスト４の塗布量とスピンコートの条件を設定する（図１．Ｃ）。尚、図１．Ｃではリッジ１Ｒの頂面上部の絶縁膜３の外縁に達する量のフォトレジスト４を塗布した状態を示しているが、容易に理解できる通り、フォトレジスト４の塗布量は、硬化後のレジストマスク（第１のマスク）４Ｍの庇がリッジの頂面１Ｒの高さを下回らなければ良い。 Next, a photoresist 4 is applied by spin coating. The photoresist 4 has a low viscosity before curing, for example, 100 cP (= 100 mPa · s) or less, preferably 30 cP (= 30 mPa · s) or less, more preferably 10 cP (= 10 mPa · s) or less. At this time, the coating amount of the photoresist 4 and the spin coating conditions are set so that at least the insulating film 3 on the top surface S of the ridge 1R is not covered (FIG. 1.C). In addition, FIG. C shows a state in which the photoresist 4 is applied in an amount that reaches the outer edge of the insulating film 3 on the top surface of the ridge 1R. As can be easily understood, the amount of the photoresist 4 applied is the resist mask after curing. (First Mask) It is sufficient that the 4M ridges are not lower than the height of the top surface 1R of the ridge.
次に、フォトレジスト４を光硬化させてレジストマスク（第１のマスク）４Ｍとする（図１．Ｃ）。この際、フォトマスクは必要ではないが、所望により用いることを本願発明から排除するものではない。 Next, the photoresist 4 is photocured to form a resist mask (first mask) 4M (FIG. 1.C). At this time, a photomask is not necessary, but use of the photomask as desired is not excluded from the present invention.
次にフッ酸系のエッチング液により、SiO2から成る絶縁膜３とSiO2から成るマスク（第２のマスク）２を所望時間だけエッチングすることで、リッジ１Ｒの頂面１ＲＳを露出させる（図１．Ｄ）。この後レジストマスク（第１のマスク）４Ｍを除去すれば、リッジ１Ｒを有し、その頂面１ＲＳが露出され、且つ他の表面がSiO2から成る絶縁膜３により覆われた半導体素子１００が得られる（図１．Ｅ）。 The hydrofluoric acid-based etchant Next, the second mask (second mask) made of an insulating film 3 and SiO 2 comprising SiO 2 is etched by a desired time, to expose the top surface 1RS ridge 1R (Figure 1.D). By removing this After resist mask (first mask) 4M, it has a ridge 1R, is exposed the top surface 1RS, semiconductor device 100 is that and other surface is covered with an insulating film 3 made of SiO 2 Is obtained (FIG. 1.E).
図１．Ｃの状態から、エッチングを行っている途中の様子を図２に示す。本実施例では、SiO2から成る絶縁膜３はＣＶＤ法により形成されたので、蒸着法により形成されたSiO2から成るマスク２のほうがウエットエッチング速度が速く、図２の様な状態となる。すなわち、リッジ１Ｒの頂面１ＲＳが比較的速い段階で露出し始め、リッジ１Ｒの頂面１ＲＳよりも高い位置のSiO2から成る絶縁膜３がそのあとで順次エッチングされることとなる。容易に理解できる通り、リッジ１Ｒの頂面１ＲＳが完全に露出していれば、リッジ１Ｒの頂面１ＲＳよりも高い位置のSiO2から成る絶縁膜３が多少残っていても、例えば電極形成に支障はない。即ち、本願発明は、リッジ１Ｒの頂面１ＲＳを完全に露出させる上で、極めてエッチング条件の設定が容易であることが理解できる。 FIG. FIG. 2 shows a state in the middle of etching from the state of C. In this embodiment, since the insulating film 3 made of SiO 2 is formed by the CVD method, the mask 2 made of SiO 2 formed by the vapor deposition method has a higher wet etching rate, and the state shown in FIG. 2 is obtained. That is, the top surface 1RS of the ridge 1R starts to be exposed at a relatively fast stage, and the insulating film 3 made of SiO 2 at a position higher than the top surface 1RS of the ridge 1R is sequentially etched thereafter. As can be easily understood, if the top surface 1RS of the ridge 1R is completely exposed, even if the insulating film 3 made of SiO 2 at a position higher than the top surface 1RS of the ridge 1R remains, for example, for electrode formation There is no hindrance. That is, it can be understood that the present invention makes it very easy to set the etching conditions in order to completely expose the top surface 1RS of the ridge 1R.
実施例１ではSiO2から成るマスク（第２のマスク）２上部に全くレジストマスク（第１のマスク）４Ｍを形成しない場合を示したが、薄膜のレジストマスク（第１のマスク）４Ｍが形成されたとしても以下のように処理すればSiO2から成るマスク（第２のマスク）２表面を露出させることができる。これを図３に示す。図３は、本発明の具体的な他の実施例に係るリッジを有する半導体素子の製造方法を示す工程図である。実施例２の図３．Ａ及び図３．Ｂは実施例１の図１．Ａ及び図１．Ｂと同じであって、図３．Ｂに至るまでの工程は実施例１の図１．Ｂに至るまでの工程と同様である。また、実施例２の図３．Ｄ、図３．Ｅ及び図３．Ｆは実施例１の図１．Ｃ、図１．Ｄ及び図１．Ｅと同じであって、図３．Ｄ以降の工程は実施例１の図１．Ｃ以降の工程と同様である。 In the first embodiment, the case where the resist mask (first mask) 4M is not formed at all on the mask (second mask) 2 made of SiO 2 is shown, but the thin film resist mask (first mask) 4M is formed. Even if it is done, the surface of the mask (second mask) 2 made of SiO 2 can be exposed by the following treatment. This is shown in FIG. FIG. 3 is a process diagram illustrating a method of manufacturing a semiconductor device having a ridge according to another specific embodiment of the present invention. FIG. 3 of the second embodiment. A and FIG. B is the same as FIG. A and FIG. B, same as FIG. The steps up to B are shown in FIG. It is the same as the process up to B. In addition, FIG. D, FIG. E and FIG. F in FIG. C, FIG. D and FIG. E, same as FIG. The processes after D are shown in FIG. It is the same as the process after C.
本実施例では、図３．Ｃのように、フォトレジスト４がリッジ１Ｒの頂面上部Ｓの絶縁膜３を覆ってしまっても、また、リッジ１Ｒの頂面上部Ｓの絶縁膜３を覆う当該フォトレジスト４を硬化させてマスク４Ｍとしてしまっても、リッジ１Ｒの頂面上部Ｓの絶縁膜３の表面を露出させるものである。即ち、図３．Ｃのように、フォトレジストを硬化させてマスク４Ｍとした際、マスク４Ｍがリッジ１Ｒの頂面上部Ｓの絶縁膜３を覆っていたとしても、当該部分のマスク４Ｍの厚さは、リッジ１Ｒの頂面上部Ｓ以外のマスク４Ｍの厚さよりも薄い。そこでフォトレジストを硬化させてマスク４Ｍとしたのち、全体をアッシングして、リッジ１Ｒの頂面上部Ｓの絶縁膜３を覆うマスク４Ｍを除去する。この際、アッシング時間を調整すれば、リッジ１Ｒ以外のマスク４Ｍの表面が、少なくともリッジ１Ｒの頂面１ＲＳよりも高い位置となるようにすることは容易である（図３．Ｄ）。この後、実施例１の図１．Ｃ以降と同様に処理を行えば、リッジ１Ｒを有し、その頂面１ＲＳが露出され、且つ他の表面がSiO2から成る絶縁膜３により覆われた半導体素子１００が得られる（図３．Ｅ、図３．Ｆ）。 In this embodiment, FIG. Even if the photoresist 4 covers the insulating film 3 on the top surface S of the ridge 1R as in C, the photoresist 4 covering the insulating film 3 on the top surface S of the ridge 1R is cured. Even if the mask 4M is used, the surface of the insulating film 3 on the top surface S of the ridge 1R is exposed. That is, FIG. As shown in C, when the photoresist is cured to form the mask 4M, even if the mask 4M covers the insulating film 3 on the top surface S of the ridge 1R, the thickness of the mask 4M in this portion is equal to the ridge 1R. It is thinner than the thickness of the mask 4M except for the top surface upper portion S of. Therefore, after the photoresist is cured to form the mask 4M, the whole is ashed to remove the mask 4M covering the insulating film 3 on the top surface S of the ridge 1R. At this time, if the ashing time is adjusted, it is easy to make the surface of the mask 4M other than the ridge 1R at least higher than the top surface 1RS of the ridge 1R (FIG. 3.D). After this, FIG. When processing is performed in the same manner as in C and later, the semiconductor element 100 having the ridge 1R, the top surface 1RS of which is exposed, and the other surface covered with the insulating film 3 made of SiO 2 is obtained (FIG. 3). E, FIG. 3.F).
１：半導体素子ウエハ
１Ｒ：リッジ（凸部）
１ＲＳ：リッジの頂面（凸部の頂面）
２：エッチング可能なリッジ形成用マスク（第２のマスク）
３：絶縁膜（エッチング可能な膜）
４：硬化前のフォトレジスト
４Ｍ：レジストマスク（第１のマスク）
1: Semiconductor element wafer 1R: Ridge (convex part)
1RS: Ridge top surface (convex top surface)
2: Etchable ridge formation mask (second mask)
3: Insulating film (etchable film)
4: Photoresist before curing 4M: Resist mask (first mask)
Claims (6)
蒸着により形成された、SiO 2 から成る第２のマスクを用いたエッチングにより、前記半導体素子の凸部を形成する工程と、
前記凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部の第２のマスク表面を除外せずに、SiO 2 から成る絶縁膜をＣＶＤにより形成する工程と、
前記半導体素子の凸部の頂面上部の前記SiO 2 から成る絶縁膜の表面が覆われないように、前記半導体素子の残余の表面に第１のマスクを形成する工程と、
前記第１のマスクに覆われていない部分の前記SiO 2 から成る絶縁膜及び第２のマスクを、エッチングにより除去して、前記半導体素子の凸部頂面を露出させる工程と
を有することを特徴とする半導体素子の製造方法。 In a semiconductor element manufacturing method for forming an insulating film made of SiO 2 on a surface other than the top surface of the convex portion, for a semiconductor element having a convex portion,
Forming a convex portion of the semiconductor element by etching using a second mask made of SiO 2 formed by vapor deposition ;
Forming an insulating film made of SiO 2 on the entire surface of the semiconductor element having the convex portion by CVD without excluding the second mask surface on the top surface of the convex portion;
Forming a first mask on the remaining surface of the semiconductor element so as not to cover the surface of the insulating film made of SiO 2 above the top surface of the convex part of the semiconductor element;
And a step of removing the insulating film made of SiO 2 and the second mask, which are not covered with the first mask, by etching to expose the top surface of the convex portion of the semiconductor element. A method for manufacturing a semiconductor device.
蒸着により形成された、SiO 2 から成る第２のマスクを用いたエッチングにより、前記半導体素子の凸部を形成する工程と、
前記凸部を有する半導体素子の表面の全面に、当該凸部の頂面上部の第２のマスク表面を除外せずに、前記SiO 2 から成る絶縁膜をＣＶＤにより形成する工程と、
前記凸部の頂面上部の前記SiO 2 から成る絶縁膜の表面よりも前記半導体素子の残余の表面の方が厚くなるように第１のマスクを形成する工程と、
前記半導体素子の残余の表面の前記第１のマスクの厚さが厚いことを利用して、前記半導体素子の残余の表面が前記第１のマスクで覆われた状態を維持しつつ、当該凸部の頂面上部の前記SiO 2 から成る絶縁膜の表面の前記第１のマスクを除去する工程と、
前記第１のマスクに覆われていない部分の前記SiO 2 から成る絶縁膜及び第２のマスクを、エッチングにより除去して、前記半導体素子の凸部頂面を露出させる工程と
を有することを特徴とする半導体素子の製造方法。 In a semiconductor element manufacturing method for forming an insulating film made of SiO 2 on a surface other than the top surface of the convex portion, for a semiconductor element having a convex portion,
Forming a convex portion of the semiconductor element by etching using a second mask made of SiO 2 formed by vapor deposition ;
Forming an insulating film made of SiO 2 on the entire surface of the semiconductor element having the convex portion by CVD without excluding the second mask surface on the top surface of the convex portion;
Forming a first mask so that the remaining surface of the semiconductor element is thicker than the surface of the insulating film made of SiO 2 above the top surface of the convex portion;
Utilizing the thickness of the first mask on the remaining surface of the semiconductor element, the convex portion while maintaining the state where the remaining surface of the semiconductor element is covered with the first mask Removing the first mask on the surface of the insulating film made of SiO 2 on the top surface of the substrate ;
Wherein a said first insulating film and the second mask consisting of the SiO 2 of the uncovered portion in the mask, is removed by etching, exposing the protrusion top surface of the semiconductor element A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004381198A JP4534763B2 (en) | 2004-12-28 | 2004-12-28 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004381198A JP4534763B2 (en) | 2004-12-28 | 2004-12-28 | Manufacturing method of semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006186275A JP2006186275A (en) | 2006-07-13 |
| JP2006186275A5 true JP2006186275A5 (en) | 2007-06-21 |
| JP4534763B2 JP4534763B2 (en) | 2010-09-01 |
Family
ID=36739136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004381198A Active JP4534763B2 (en) | 2004-12-28 | 2004-12-28 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4534763B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015102300A1 (en) * | 2015-02-18 | 2016-08-18 | Osram Opto Semiconductors Gmbh | Method for producing an electronic component |
| CN114683162B (en) * | 2020-12-29 | 2023-09-12 | 中芯集成电路（宁波）有限公司 | Planarization process method |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63127589A (en) * | 1986-11-17 | 1988-05-31 | Nec Corp | Manufacture of semiconductor device |
| JPH077862B2 (en) * | 1988-01-25 | 1995-01-30 | 三菱電機株式会社 | Semiconductor laser manufacturing method |
| US5088099A (en) * | 1990-12-20 | 1992-02-11 | At&T Bell Laboratories | Apparatus comprising a laser adapted for emission of single mode radiation having low transverse divergence |
| KR100303279B1 (en) * | 1994-08-27 | 2001-12-01 | 윤종용 | Semiconductor laser diode and manufacturing method therefor |
| JP4480948B2 (en) * | 2002-07-15 | 2010-06-16 | 日本オプネクスト株式会社 | Semiconductor laser device and manufacturing method thereof |
| JP4067928B2 (en) * | 2002-09-27 | 2008-03-26 | 株式会社東芝 | Method for manufacturing gallium nitride compound semiconductor device and method for processing gallium nitride compound semiconductor layer |
-
2004
- 2004-12-28 JP JP2004381198A patent/JP4534763B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101682170B (en) | Methods of fabricating metal contact structures for laser diodes using backside uv exposure | |
| JP5100198B2 (en) | Method for forming fine pattern of semiconductor element | |
| JP4606967B2 (en) | Manufacturing method of semiconductor device | |
| JP7124959B2 (en) | Semiconductor device manufacturing method | |
| JP4534763B2 (en) | Manufacturing method of semiconductor device | |
| US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
| JP2007149768A (en) | Method of manufacturing semiconductor device | |
| JP2006186275A5 (en) | ||
| CN110161809B (en) | Structure and method for improving adhesiveness of photoresist | |
| CN110379707B (en) | Metal patterned stripping structure and manufacturing method thereof | |
| KR100289660B1 (en) | Trench Formation Method for Semiconductor Devices | |
| JPH09306901A (en) | Manufacture of semiconductor device | |
| KR20070000204A (en) | Method for manufacturing fine pattern | |
| KR20060136174A (en) | Method for manufacturing fine pattern | |
| KR100640974B1 (en) | Method for fabricating semiconductor device | |
| US7892920B2 (en) | Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist | |
| JP4917985B2 (en) | Manufacturing method of semiconductor device | |
| KR100575871B1 (en) | Method for forming metal line contact of semiconductor device | |
| KR100770534B1 (en) | Method of fabricating semiconductor device | |
| JP6094159B2 (en) | Manufacturing method of semiconductor device | |
| KR100744089B1 (en) | Method for fabricating semiconductor device | |
| KR20000063964A (en) | Shallow trench forming method for semiconductor isolation | |
| JP2006186020A (en) | Method of manufacturing semiconductor device | |
| JP2008016852A (en) | Manufacturing method for flash memory element | |
| JP2005051019A (en) | Forming method of electrode for semiconductor device |