JP2006185261A - 不揮発性メモリ - Google Patents
不揮発性メモリ Download PDFInfo
- Publication number
- JP2006185261A JP2006185261A JP2004379233A JP2004379233A JP2006185261A JP 2006185261 A JP2006185261 A JP 2006185261A JP 2004379233 A JP2004379233 A JP 2004379233A JP 2004379233 A JP2004379233 A JP 2004379233A JP 2006185261 A JP2006185261 A JP 2006185261A
- Authority
- JP
- Japan
- Prior art keywords
- data
- stored
- block
- blocks
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 64
- 238000007689 inspection Methods 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 description 20
- 238000013500 data storage Methods 0.000 description 16
- 238000012360 testing method Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
【解決手段】 新鍵データXの書き込みや消去を行なう単位となるブロックB1、B2・・・・Bnが複数設けられ、各ブロックB1、B2・・・・Bnに新鍵データXを格納する不揮発性メモリ5において、ブロックB1、B2・・・・Bnには、新鍵データX(X1、X2)が書き込まれて格納される書込みデータ領域B1a、B2aと、各ブロックB1、B2の書込みデータ領域B1a、B2aに書き込まれた鍵データX1、X2間の相関関係を示す相関符号C1、C2を格納する相関符号領域B1b、B2bと、各ブロックB1、B2に格納されている新鍵データX1、X2の正当性を検査し、検査で求めた検査データR1、R2を格納する検査データ領域B1c、B2cとを備えている。
【選択図】 図1
Description
また、例えば不揮発性メモリの中でもEEPROMの場合、1ブロックは16バイトの容量で構成されているものが多く、そのうち、検査データ領域に1〜2バイト、その残りを書込みデータ領域として割り当てられている。また、各バイトにはその場所を特定するアドレスが付記されている。
1)各ブロックにおいて、データが書き換えられている途中で更新が分断される場合
2)ブロックとブロックとの間で更新が分断される場合、すなわち、一方のブロックには新データが
更新されたが、他方(残り)のブロックには旧データのままとなった場合
があり、どちらの場合であっても更新処理のエラーとなる。
しかしながら、1つのブロック内で、更新処理の各ステップが終了するごとに、それぞれのステップが終了したことを示す履歴をフラグ領域に記録させているだけであるので、各ブロックに格納しているデータが新データであるか、旧データであるか検知することはできないという問題がある。
換言すれば、データを複数のブロックに分割して格納する場合において、上述した2)更新済みのブロックと、次に更新されるブロックとの谷間で更新が分断される場合については検出することができないという問題は残っている。
すなわち、更新処理中に停電等が発生した場合、新データが更新されたブロックと、旧データが格納されたままのブロックとが混在しているというおそれがある。
さらに、上記相関符号領域が備えられているので、例えば、各ブロックにおける前記書込みデータ領域よりも大きな容量をもつデータを、複数のブロックの書込みデータ領域に分割して格納する際、停電等によって前記データの更新が分断された場合であっても、上記相関符号を検査して複数のブロック間の相関関係を検知することができる。すなわち、複数のブロックに分割して格納されたデータが、例えば、先のブロックに格納された新データと、分断により更新されていない旧データが後のブロックに格納されたままとなった場合でも、上記カードリーダの始動時等で上記相関符号を検査することにより、複数のブロック間の相関関係を検知することができる。これにより、カードリーダ使用者が実際にカードを挿入する前に、カードリーダの異常を検知することができるので、カードリーダを含めシステム全体を停止することもなく、カードリーダ使用者等に迷惑をかけることもない。
図1には、不揮発性メモリ5の構成図を示す。
不揮発性メモリ5は、本実施の形態では、EEPROM(Electrically Erasable Programmable Read Only Memory)であり、このEEPROM5は、消去可能な1つの単位であるブロックが複数設けられており、例えば、ブロックB1、B2・・・Bnからなる、所定のn個のブロックで構成されている。
各ブロックB1、B2・・・Bnには、順番に、データが書き込まれて格納される書込みデータ領域B1a、B2a・・・・Bnaと、各ブロックの書込みデータ領域B1a、B2a・・・・Bnaに書き込まれたデータ間の相関関係を示す符号(以下、「相関符号」という)を格納する相関符号領域B1b、B2b・・・・Bnbと、前記書込みデータ領域B1a、B2a・・・・Bnaに書き込まれたデータ及び相関符号の正当性を検査し、検査で求めた検査データを格納する検査データ領域B1c、B2c・・・・Bncとが備えられている。
また、本実施例の不揮発性メモリ5において、1つのブロックは16バイトの容量で構成され、相関符号領域B1b、B2b・・・・Bnbに1バイト、検査データ領域B1c、B2c・・・・Bncに2バイトを割り当て、残りの容量を書込みデータ領域100に割り当てられている。
なお、各領域の位置、順番、またその容量は限定されるものではなく、適宜必要により設計上で変更できるようになっている。また、各バイトにはその場所を特定するアドレスが付記されている。
書込みデータ領域B1a、B2a・・・・Bnaは、ホストコンピュータまたはCPU等の制御装置からの命令にしたがいデータが格納されるようになっている。このデータとしては、例えば、プログラムを実行するのに必要なデータや、ホストコンピュータから送信されるデータを暗号化/復号化の処理を行うための鍵データ等がある。
具体的には、同一のデータが、複数のブロックに分割されて格納される場合には、格納されたブロックの相関符号領域B1b、B2b・・・・Bnbには、相関関係があるとして、例えば、同一の符号Rが格納されるようになっている。
本実施の形態では、この相関符号領域B1b、B2b・・・・Bnbは、カウンタが構成されており、このカウンタには、相関符号Rとして0〜255までの数字がCPU4で求められて格納されるようになっている。なお、相関符号Rが255とカウントされた後、次のカウントアップではリセットされ、相関符号Rは0に戻るようになっている。
この検査データとしては、各ブロックについてのBCC(Block Check Character)を求めるようにしており、本実施の形態では、BCCとして既知の巡回冗長検査(CRC:Cyclic Redundancy Check)を利用し、検査データとしてのCRC値Rが書き込まれるようになっている。
図2は、上述した不揮発性メモリを備えたカードリーダのシステムを示す構成図である。
また、本実施の形態では、ROM4aには、カードリーダ1の出荷時のデータ、すなわち、一般的にデフォルト値と呼ばれるデータを格納しており、新たにデータを更新する際エラーが発生した場合、このデフォルト値を用いてカードリーダ1を復旧するようにしている。
カードリーダ1は、ホストコンピュータ2に接続され、ホストコンピュータ2と、インターフェイス3を介してデータの送受信を行なうようになっている。
そのため、この不揮発性メモリ5には、ホストコンピュータ2との通信において必要なデータ等が、ホストコンピュータ2から送信されて各ブロックB1、B2・・・・Bnにそれぞれ格納されるようになっている。
新データ格納領域61は、複数のブロックb11、b12・・・・・b1nが形成されており、ホストコンピュータ2から送信された新データが書き込まれるようになっている。
一方、旧データ格納領域62は、複数のブロックb21、b22・・・・・b2nが形成されており、不揮発性メモリ5内にすでに格納されていた旧データが書き込まれるようになっている。
なお、RAM6の新データ格納領域61及び旧データ格納領域62に書き込まれた全データは、電源が絶たれることによって、全て消去されるようになっている。
図3は、ホストコンピュータ2から送信されるデータをカードリーダ1内の不揮発性メモリ5に上書きされて格納することを示すフローチャートである。
この鍵データは、ホストコンピュータ2とカードリーダ1の間で送受信するデータを暗号化/復号化の処理を行うためのものであり、送受信されるデータのセキュリティ性を高めるために用いられている。
具体的には、カードリーダ1は、この鍵データを、ホストコンピュータ2から受信し、不揮発性メモリ5内に格納しておくことで、その後にホストコンピュータ2から送信されてくる所定のデータを復号化することができる。
さらに、例えば、ホストコンピュータ2から送信される鍵データは16バイトのデータであり、この16バイトの鍵データは、ブロックB1の書込みデータ領域B1aに8バイトの容量が格納され、残りの8バイトの容量がブロックB2の書込みデータ領域B2aに格納されるようになっている。
なお、8バイト、8バイトと同数に分割することに限定されるものではなく、ブロックB1の書込みデータ領域B1aに13バイトのデータを書き込み、残り3バイトをブロックB2の書込みデータ領域B2aに書き込むようにしてもよい。
同様に、2つのブロックの書込みデータ領域にすでに格納されている鍵データを旧鍵データYとして表わし、旧鍵データYのうち、一方のブロックに格納されている8バイト分のデータを旧鍵データY1として表わしている。そして、他方のブロックの書込みデータ領域に格納されている残りの8バイト分のデータを旧鍵データY2として表わしている。
CPU4は、ROM4aに格納されているプログラムを実行し、16バイトの新鍵データXは、RAM6に形成されている新データ格納領域61の2つのブロックb11、b12にそれぞれ分割されて、書き込まれて一時的に格納される(ステップS50)。
本実施の形態では、16バイトの新鍵データXは、新鍵データXの8バイト分の新鍵データX1がブロックb11の書込みデータ領域b11aに格納され、残りの8バイト分の新鍵データX2はブロックb12の書込みデータ領域b12aに一時的に格納される。
CPU4は、不揮発性メモリ5のブロックB2に格納されている旧鍵データY2の全データを、RAM6の旧データ格納領域62のブロックb22に一時的に格納する(ステップS510)。
ブロックB1とブロックB2が大容量データ格納ブロックとなっているので、ブロックb22の相関符号C2は、上述したブロックb12の相関符号C1と同じ数字(符号)となっている。
もし、CRC値R1が異常である(No)と判断されると、本実施の形態では、ステップS64に進み、出荷時のデフォルト鍵データDがブロックB1の書込みデータ領域B1a、ブロックB2の書込みデータ領域B2aにそれぞれ上書きされる。
ステップS58において、CRC値R2が正常である(Yes)と判断されると、次のステップに進む。もし、CRC値R2が異常である(No)と判断されると、本実施の形態では、ステップS64に進み、出荷時のデフォルト鍵データDがブロックB1の書込みデータ領域B1a、ブロックB2の書込みデータ領域B2aに上書きされる。
本実施の形態では、ブロックB1とブロックB2とは大容量収納ブロックとなっているので、ブロックB1bの相関符号C2は、上述したブロックB2bの相関符号C1と同じ数値で格納されている。したがって、ここでは、相関符号C1、C2が同じ値を示しているかを検査する(ステップS61)。
ステップS61において、相関値C1=C2である(Yes)と判断されると、次のステップに進む。
もし、相関値C1≠C2の場合には、異常である(No)と判断され、本実施の形態では、ステップS64に進む。
ステップS57、S58、S61において、格納された鍵データにエラーが発生しており、異常である(No)と判断されると、これに伴い、カードリーダ1が通常に行なわれている業務に支障をきたすことになる。
そこで、予めホストコンピュータ2とカードリーダ1との間でエラー状態となった場合に使用する鍵データを決めている。
具体的には、エラー状態が発生した場合、CPU4は、ROM4aに格納されているデフォルト鍵データD(D1、D2)が読み出され、RAM6の新データ格納領域61に形成されているブロックb1、b2にそれぞれ一時的に格納される(ステップS64)。
すなわち、ブロックb1の書込みデータ領域b1aには、デフォルト鍵データD1のうちデフォルト鍵データD1aが格納され、ブロックb2の書込みデータ領域b2aにはデフォルト鍵データD2aが格納される。
同様に、デフォルト鍵データD及び相関符号Cが更新されたブロックb2のデータのうち、検査データ領域を除く全データからブロックb2のCRC値R2dを計算する。計算したCRC値R2dを検査データ領域b2cに一時的に格納する。(ステップS66)。
これにより、カードリーダ1は、復旧したことになる。
すなわち、上記ステップS57において、ブロックB1の検査データ領域B1cに格納されているCRC値R1を判断することで、新鍵データX1は正当であることを検知することができる。
同様に、ステップS58において、ブロックB2の検査データ領域B2cに格納されているCRC値R2を判断することで、新鍵データX2は正当であることを検知することができる。
これらのことにより、ブロックB1及びブロックB2にそれぞれ確実に格納されたことを検知することができる。
不揮発性メモリ5は、新鍵データXの書き込みや消去を行なう単位となるブロックB1、B2・・・・Bnが複数設けられ、各ブロックB1、B2・・・・Bnに新鍵データXを格納しているが、ブロックB1、B2・・・・Bnには、例えば、新鍵データX(X1、X2)が書き込まれて格納される書込みデータ領域B1a、B2aと、各ブロックB1、B2の書込みデータ領域B1a、B2aに書き込まれた鍵データX1、X2間の相関関係を示す相関符号C1、C2を格納する相関符号領域B1b、B2bと、各ブロックB1、B2に格納されている新鍵データX1、X2の正当性を検査し、検査で求めた検査データR1、R2を格納する検査データ領域B1c、B2cとを備えている。
また、関連するブロックB1、B2の書込みデータ領域B1a、B2aに、均等に8バイトづつ格納したが、更に複数のブロックに細分化して格納してもよいし、不均等の容量で格納してもよい。
また、相関関係を示す符号は、数字以外に文字で示してもよい。さらに、本実施の形態では、相関関係を示す相関符号Cは、「1」ずつ増加したが、増加量は限定されるものではない。
5 EEPROM(不揮発性メモリ)
B1、B2・・・・Bn ブロック
B1a、B2a・・・・Bna 書込みデータ領域
B1b、B2b・・・・Bnb 相関符号領域
B1c、B2c・・・・Bnc 検査データ領域
X(X1、X2) 新鍵データ(データ)
Claims (3)
- データの書き込みや消去を行なう単位となるブロックが複数設けられ、各ブロックに前記データを格納する不揮発性メモリにおいて、
前記ブロックには、データが書き込まれて格納される書込みデータ領域と、各ブロックの書込みデータ領域に書き込まれたデータ間の相関関係を示す相関符号を格納する相関符号領域と、前記各ブロックに格納されているデータの正当性を検査し、検査で求めた検査データを格納する検査データ領域とを備えていることを特徴とする不揮発性メモリ。 - 前記相関符号領域は、カウンタで構成してなることを特徴とする請求項1記載の不揮発性メモリ。
- 前記不揮発性メモリは、カードリーダに備えられていることを特徴とする請求項1または2記載の不揮発性メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004379233A JP4691355B2 (ja) | 2004-12-28 | 2004-12-28 | 不揮発性メモリ |
US11/321,360 US7353348B2 (en) | 2004-12-28 | 2005-12-28 | Nonvolatile memory and card reader provided with the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004379233A JP4691355B2 (ja) | 2004-12-28 | 2004-12-28 | 不揮発性メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006185261A true JP2006185261A (ja) | 2006-07-13 |
JP4691355B2 JP4691355B2 (ja) | 2011-06-01 |
Family
ID=36613113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004379233A Expired - Fee Related JP4691355B2 (ja) | 2004-12-28 | 2004-12-28 | 不揮発性メモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7353348B2 (ja) |
JP (1) | JP4691355B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5491411B2 (ja) * | 2008-11-26 | 2014-05-14 | パナソニック株式会社 | 情報更新装置とその集積回路、情報更新方法、および、記録装置とその集積回路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7765426B2 (en) | 2007-06-07 | 2010-07-27 | Micron Technology, Inc. | Emerging bad block detection |
KR102154187B1 (ko) | 2014-08-07 | 2020-09-09 | 삼성전자 주식회사 | 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0635776A (ja) * | 1992-07-16 | 1994-02-10 | Dainippon Printing Co Ltd | データの書き込み方法および読み出し方法ならびにこれらの方法を実施するデータ記録再生装置 |
JP2001051889A (ja) * | 1999-05-31 | 2001-02-23 | Sharp Corp | 不揮発性半導体記憶装置を用いたファイルシステム |
JP2004213263A (ja) * | 2002-12-27 | 2004-07-29 | Ricoh Co Ltd | 情報処理装置、フラッシュrom管理方法およびプログラム |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3448051B2 (ja) * | 1990-03-31 | 2003-09-16 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JPH06275098A (ja) * | 1993-03-24 | 1994-09-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP3216449B2 (ja) * | 1994-10-31 | 2001-10-09 | 安藤電気株式会社 | 半導体メモリの故障自己診断装置 |
JP2990181B1 (ja) | 1998-09-28 | 1999-12-13 | 日本電気アイシーマイコンシステム株式会社 | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 |
-
2004
- 2004-12-28 JP JP2004379233A patent/JP4691355B2/ja not_active Expired - Fee Related
-
2005
- 2005-12-28 US US11/321,360 patent/US7353348B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0635776A (ja) * | 1992-07-16 | 1994-02-10 | Dainippon Printing Co Ltd | データの書き込み方法および読み出し方法ならびにこれらの方法を実施するデータ記録再生装置 |
JP2001051889A (ja) * | 1999-05-31 | 2001-02-23 | Sharp Corp | 不揮発性半導体記憶装置を用いたファイルシステム |
JP2004213263A (ja) * | 2002-12-27 | 2004-07-29 | Ricoh Co Ltd | 情報処理装置、フラッシュrom管理方法およびプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5491411B2 (ja) * | 2008-11-26 | 2014-05-14 | パナソニック株式会社 | 情報更新装置とその集積回路、情報更新方法、および、記録装置とその集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US7353348B2 (en) | 2008-04-01 |
JP4691355B2 (ja) | 2011-06-01 |
US20060143369A1 (en) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6851015B2 (en) | Method of overwriting data in nonvolatile memory and a control apparatus used for the method | |
KR20000023497A (ko) | 플래시 메모리를 구비한 마이크로컴퓨터 및 플래시메모리에 프로그램을 저장하는 방법 | |
US20060219796A1 (en) | Integrated circuit chip card capable of determining external attack | |
CN114721602B (zh) | 一种基于FreeRTOS的Nor Flash滚动存储方法及装置 | |
CN111459708B (zh) | 坏块处理方法及装置 | |
KR102276774B1 (ko) | 비휘발성 메모리들을 위한 안티-테어링 보호 시스템 | |
WO2017162049A1 (zh) | 驱动模块内存数据监测方法及装置 | |
US7657795B2 (en) | Method and apparatus for writing to a target memory page of a memory | |
US7496822B2 (en) | Apparatus and method for responding to data retention loss in a non-volatile memory unit using error checking and correction techniques | |
US6941413B2 (en) | Nonvolatile memory, its data updating method, and card reader equipped with such nonvolatile memory | |
JP4691355B2 (ja) | 不揮発性メモリ | |
US20230359523A1 (en) | Memory integrity check | |
JP5660521B2 (ja) | 不揮発性半導体記憶装置およびメモリ管理方法 | |
CN101470666B (zh) | 一种数据存储方法 | |
JP4863472B2 (ja) | メモリ管理方法 | |
JP6314859B2 (ja) | 電子制御装置及びソフトウェア書き換えシステム | |
JP4266742B2 (ja) | フラッシュメモリ搭載電子装置、そのメモリデータ管理方法およびプログラム | |
US20070274302A1 (en) | Data Storage Device, Memory Managing Method, and Program | |
US7313648B2 (en) | Corruption tolerant method and system for deploying and modifying data in flash memory | |
JP3314719B2 (ja) | フラッシュeepromとその試験方法 | |
CN114115755B (zh) | 用于数据写入的方法及装置、存储介质 | |
US20230315318A1 (en) | Monotonic counters and counting methods by monotonic counter | |
JP2010134822A (ja) | 半導体メモリ装置 | |
JP4601968B2 (ja) | データ整合性検査を省けるicカードおよびicカード用プログラム | |
JP2016048443A (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4691355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |