JP2006180506A - 光信号受信機において決定閾値を制御する方法および装置 - Google Patents

Abstract

【課題】光信号受信機において決定閾値（ＤＥＣＩＳＩＯＮ ＴＨＲＥＳＨＯＬＤ）を制御する装置および方法を提供すること。
【解決手段】前方向エラー訂正（ＦＥＣ）デコーダは、訂正されたエラーの数を表すフィードバック信号を提供する。決定閾値は、訂正された１の数と０の数とのバランスをとるように調整される。すなわち、訂正された１の数と訂正された０の数の差が小さくなるよう決定閾値が制御される。この時、バランスのずれの大きさによって、閾値変更幅を変えるようにしてもよい。
【選択図】図１

Description

本出願は、情報の光伝送に関し、より詳細には光信号受信機において決定閾値（識別閾値、ｄｅｃｉｓｉｏｎ ｔｈｒｅｓｈｏｌｄ）を制御する方法および装置に関する。

信頼できる光通信システムには、関連の送信機と受信機との間で発生する信号劣化の影響を最小限に抑えるメカニズムが必要である。信号劣化はさまざまな要因で発生し、こうした要因を完全に除去することはできない。さらに、多くのアプリケーションで要求される長距離の送信や光チャネル・カウント（ｃｈａｎｎｅｌ ｃｏｕｎｔｓ）の増大によって深刻化する。信号が劣化すると、送信されたデータの一部が受信機で誤って解釈される可能性がある。誤って解釈されたデータの比率が許容範囲を超えると、システムの効率や実行可能性が失われる場合がある。

信号劣化の影響を最小限に抑えるさまざまな技術について研究されてきた。前方向エラー訂正（ＦＥＣ：Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）は、信号劣化の補正を支援し、システムの「マージン改善（ｍａｒｇｉｎ ｉｍｐｒｏｖｅｍｅｎｔｓ）」を可能にする技術である。マージン改善によって、一般に増幅器の間隔を広げ、かつ／またはシステムの容量を大きくすることができる。波長分割多重（ＷＤＭ）システムにおいて、たとえばＦＥＣ技術で実現するマージン改善によって、個々のＷＤＭチャネルのビット・レートが増大し、かつ／またはＷＤＭチャンネルの間隔が狭くなる。これで、直ちにシステムのデータ容量が増大する。

ＦＥＣには、通常、送信されたデータ・ストリームに適切なエラー訂正コードを挿入することで、事前に知られている情報がないデータ・エラーの検出と訂正が可能になる。エラー訂正コードはＦＥＣエンコーダでデータ・ストリームごとに作成され、ＦＥＣデコーダを含む受信機に送信される。ＦＥＣデコーダはエラー訂正コードを回復し、これを使用して受信したデータ・ストリームのエラーを訂正する。

もちろん、ＦＥＣ技術の効率は光信号受信機が送信されたデータとエラー訂正コードを適切に検出できるかどうかに左右される。受信機による信号検出が改善されると、ＦＥＣコードのビット・エラーを訂正するときの性能が向上する。既知の受信機構成には、受信したデータ信号を２進の電気信号（たとえば、送信されたデータの１と０による論理表現を含む）に変換するための決定回路が含まれる。決定回路には、たとえば受信したデータ信号をあらかじめ指定した電圧レベル（決定閾値（識別閾値、ｄｅｃｉｓｉｏｎ ｔｈｒｅｓｈｏｌｄ））と比較するためのコンパレータ（ｃｏｍｐａｒａｔｏｒ）が含まれていてもよい。受信したデータ信号の電圧レベルが特定のサンプリング時間に決定閾値を上回る場合は、コンパレータが論理値１を出力してもよい。一方、受信したデータ信号の電圧レベルが決定閾値を下回る場合は、コンパレータが論理値０を出力してもよい。

このようにして、決定回路は受信したデータ・ストリームのデータ・ビットの初期値を決定する。ＦＥＣデコーダは、決定回路で確立したデータ・ストリームのエラーを検出し、訂正する。したがって、システムの最適なビット・エラー率（ＢＥＲ）を達成するには、確かに決定回路における決定閾値の最適な設定が重要である。

既知の構成において、最適な決定閾値は、ＦＥＣデコーダで報告する訂正されたエラーの総数を最小化することで確立される。決定閾値制御回路へのフィードバックとして訂正されたエラーの総数が提供され、これに基づいて訂正されたエラーの総数を最小化するように決定閾値が調整される。このアプローチに伴う困難は、一般的に決定閾値を訂正する方向がわからないことである。したがって、決定閾値の最初の訂正が誤った方向に行われる可能性があり、結果として訂正されたエラーの総数が増大することになる。フィードバック・ループで次のサンプリング期間にエラーの増大を修正できるが、それでも効率が悪い。

したがって、光信号受信機において決定閾値を効率的に制御できる決定閾値制御の方法および装置が必要である。

本発明の上記およびその他の機能と利点については、次の図面を参照しながら以下の詳細な説明を読むことでより深く理解できるであろう。

図１は、本発明の１つの実施形態による決定閾値調整の装置および方法を含む光通信システム１００を示している。本システムは、ＦＥＣデコーダで訂正された２進の「１」の数とＦＥＣデコーダで訂正された２進の「０」の数とのバランスをとることによって決定閾値を最適化する機能を備える。例示的な実施形態は、光システムのコンテクストで説明されており、長距離のＷＤＭ光システムに接続した場合に有益であるが、本明細書で説明する広い概念はその他のタイプの信号を送信および受信するその他の通信システムにも実装できる。

光通信システム１００には、エンコードされた光信号１０８を送信する送信機１０２とエンコードされた光信号１０８を受信する受信機１０４が含まれる。当業者には図示されたシステムは説明を容易にするために非常に簡素化されていることが明らかであろう。たとえば、送信機１０２と受信機１０４は、送信と受信の両方の機能を実行できる１つまたは複数のトランシーバとして構成してもよい。本明細書で説明する実施形態は、単に説明のために提供されており、限定を表すものではない。

送信機１０２には、エラー訂正コードを伴うデータ・ストリーム１１０をエンコードするＦＥＣエンコーダ１１２と、光信号をエンコードされたデータ・ストリームで変調する変調器１１４が含まれていてもよい。データ・ストリーム１１０は、ビット列を含む２進のデータ・ストリームでもよい。さまざまなＦＥＣコードが知られており、それぞれコード生成方法、ひいては実施方法に関するプロパティが異なっている。既知のエラー訂正コードには、線形および巡回ハミング（Ｈａｍｍｉｎｇ）コード、巡回ＢＣＨ（Ｂｏｓｅ−Ｃｈａｕｄｈｕｒｉ−Ｈｏｃｑｕｅｎｇｈｅｍ）コード、コンボリューション（Ｖｉｔｅｒｂｉ）コード、巡回 Ｇｏｌａｙ ａｎｄ Ｆｉｒｅコード、およびターボ・コンボリューション・コードやターボ・プロダクト・コード（Ｔｕｒｂｏ ｃｏｎｖｏｌｕｔｉｏｎａｌ ａｎｄ ｐｒｏｄｕｃｔ ｃｏｄｅｓ）（ＴＣＣ、ＴＰＣ）のように新しいコードが含まれる。エンコーダ１１２と対応するデコーダにさまざまなエラー訂正コードを実装するためのハードウェアおよびソフトウェア構成は、当業者には周知である。

変調器１１４は、当業者に知られている光変調の技術および装置を使用して実装してもよい。変調器１１４は、エンコードされたデータを光の波長に対して、たとえば連続発信レーザーソース（ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ ｌａｓｅｒ ｓｏｕｒｃｅ）から、当業者に知られている任意の変調フォーマット（Ｏｎ−Ｏｆｆ−Ｋｅｙｉｎｇ（ＯＯＫ）、Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ（ＰＳＫ）、Ｄｉｆｆｅｒｅｎｔｉａｌ Ｐｈａｓｅ−Ｓｈｉｆｔ−Ｋｅｙｉｎｇ（ＤＰＳＫ）の各フォーマットを含むがこれに限定はされない）を使用して変調してもよい。こうしたフォーマットは、Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ（ＲＺ）、Ｎｏｎ−Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ（ＮＲＺ）、Ｃｈｉｒｐｅｄ−Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ（ＣＲＺ）の各バリエーションを含むがこれに限定はされない１つまたは複数の既知のバリエーションで実装してもよい。たとえば、ＲＺ−ＤＰＳＫなどのＤＰＳＫフォーマットは長距離の光通信システムに有効であることが証明されている。

受信機１０４には、復調器１２０、決定回路１２４、ＦＥＣデコーダ１２６、決定閾値調整器１２８が含まれる。復調器１２０は、エンコードされた光信号１０８を復調して復調された信号１３０を提供する。これは当業者に知られている技術および装置を使用して実装できる。決定回路１２４は、復調された信号１３０を入力信号として受信する。決定回路１２４は、決定閾値を使用して信号１３０を量子化し、量子化されたデータ・ストリームのタイミングを再調整（ｒｅ−ｔｉｍｅ）し、データ・ビット（すなわち、論理値「１」と「０」）のストリームを含む出力信号１３２を作成する。決定回路１２４は、当業者に知られている技術と検出回路を使用して実装できる。１つの実施形態において、決定回路には信号１３０を決定閾値と比較し、これを「１」と「０」のストリームに量子化するためのコンパレータがタイミング再調整回路の後に含まれていてもよい。別の実施形態において、決定回路には決定閾値調整を可能にする入力とクロック修復回路を伴うＤフリップ・フロップ（Ｄ−ＦＦ）を含めてもよい。さらに別の実施形態において、決定回路には決定閾値調整の入力を伴う既知のクロックおよびデータ修復回路（ＣＤＲ：Ｃｌｏｃｋ＆Ｄａｔａ Ｒｅｃｏｖｅｒｙ）を含めてもよい。

ＦＥＣデコーダ１２６は、検出され、タイミングを再調整された信号１３２を受信し、実装されたＦＥＣスキーマに合うように信号１３２をデコードする。ＦＥＣデコーダ１２６は、決定閾値調整器１２８への１つまたは複数のフィードバック信号をたとえばフィードバック・パス１４０上に提供する。ＦＥＣデコーダ１２６から決定閾値調整器１２８へ提供されたフィードバックには、特定のサンプリング期間（たとえば１秒）にＦＥＣデコーダ１２６によって訂正された「１」の総数と「０」の総数を示す情報が含まれる。

特定のサンプリング期間にＦＥＣデコーダ１２６によって訂正されたエラーの総数は、訂正された「１」の総数と訂正された「０」の総数を加算して決定してもよい。またはＦＥＣデコーダ１２６によるフィードバック信号の情報から独自に求めてもよい。１つの実施形態において、決定閾値の調整は１つまたは複数のサンプリング期間にわたって報告されたエラーの総数があらかじめ指定したエラー閾値を超える場合にのみ実行してもよい。このアプローチによって、エラーの総数が非常に少なく（たとえば品質が高く（ｈｉｇｈ Ｑ））、ＦＥＣからの情報の統計的妥当性が低い場合に、決定閾値の不必要な調整を回避できる。別の実施形態では、報告されたエラーの総数にかかわらず、定期的に調整を実行してもよい。

決定閾値調整器１２８は、ＦＥＣデコーダ１２６からのフィードバック信号に応じて決定閾値を調整することで、訂正された「１」の数と訂正された「０」の数とのバランスをとるように構成してもよい。任意の１つのサンプリング期間または複数のサンプリング期間について、訂正された「１」の数は訂正された「０」の数に完全に一致しなくてもよい。このように、本明細書で決定閾値の操作に関連して使用する「バランス」または「バランスをとる」という用語は、訂正された「１」の数と訂正された「０」の数との差を小さくすることを意味する。多くのシステムにおいて、訂正された「１」と訂正された「０」の数とのバランスをとると、エラーの総数が減少し、したがってシステムの性能が向上する。

図２は、本発明による受信機に関連するアイ・ダイヤグラム２００である。データ信号に関連するアイ・ダイヤグラムを観側する装置は、よく知られており、市販されている。たとえば、データ信号に関連するアイ・ダイヤグラムは、オシロスコープの垂直入力のデータ信号電圧を監視し、データ・クロックをトリガすることによって、オシロスコープ上で観察できることがよく知られている。アイ・ダイヤグラムは、信号劣化に関連する範囲でオープンまたはクローズドである。オープンなアイ・ダイヤグラムは、信号劣化が小さいことを表している。逆に、クローズドなアイ・ダイヤグラムは、信号劣化が大きいことを表している。

図２に示すように、決定閾値はアイ・ダイヤグラム２００の破線２０２で示す初期値に設定してもよい。図示された例示的な実施形態において、訂正された「１」の数は訂正された「０」の数より大きくてもよい。これは、決定閾値の設定が高すぎることを示している。したがって、決定閾値調整器１２８は決定閾値をあらかじめ指定した幅だけ下げ、実線２０４で示す値に調整する。後続のサンプリング期間において、ＦＥＣデコーダから決定閾値調整器１２８にフィードバックが提供され、訂正された「１」の数と訂正された「０」の数との差が小さい場合を、たとえば、より多くのサンプリング期間を経過してもエラー閾値を超えないことを示している。

図３は、本発明による例示的な決定閾値調整プロセスの１つの例３００を示すブロック流れ図である。ブロック流れ図は、特定の順序の工程で示されている。ただし、工程の順序は本明細書で説明する一般的な機能を実装する方法の例を示しているにすぎないことが理解される。さらに、各工程の順序は、特に指定のない限り、図示された順序で実行する必要はない。

図示された例示的な実施形態において、決定閾値はあらかじめ指定した最初の電圧レベル、たとえば中間の谷の部分に設定してもよい３０２。ＦＥＣデコーダ１２６で訂正されたエラーの総数が特定され３０４、決定閾値調整器１２８であらかじめ指定したエラー閾値に達するまで３０６累積される。エラー閾値を超えるまでエラーを累積することで、品質の高いシステムにおいて連続的に閾値が訂正されるのが防止され、個々のサンプリング期間に報告されるエラーの数は非常に少ないので統計的に無視できる。エラーの総数がエラー閾値を超えない限り、フローは工程３０４に戻り、エラーの総数があらかじめ指定したエラー閾値を超えるまで継続してエラーを累積する。

したがって、決定閾値を更新する速度はエラーの比率によって決まる。動作の品質の高い（エラー・レベルの低い）システムでは、多くのサンプリング期間が経過しても、エラーの総数があらかじめ指定したエラー閾値を超えない。しかし、動作の品質の低いシステムでは、最初のサンプリング期間（たとえば１秒）でエラー閾値を超える場合もある。

エラーの総数があらかじめ指定したエラー閾値を超えると、ＦＥＣデコーダ１２６で訂正された「１」の数と「０」の数が特定される３０８。訂正された「１」の総数が訂正された「０」の総数に等しいか、またはあらかじめ指定した許容差の範囲内にある場合は３１０、エラー・カウンタがリセットされ３１１、フローは工程３０４に戻る。訂正された「１」の総数が訂正された「０」の総数に等しくないか、またはあらかじめ指定した許容差の範囲を超える場合は３１２、訂正された「１」の数と訂正された「０」の数とのバランスをとるように決定閾値が変更される。ここで、エラー・カウンタがリセットされ３１１、フローは工程３０４に戻る。

１つの実施形態において、決定閾値は訂正された「１」の訂正された「０」に対する比率に比例して変更される。これで、訂正された「１」の訂正された「０」に対する比率が大きい場合は決定閾値の調整が大きくなり、差が小さい場合は決定閾値の調整が小さくなる。たとえば、訂正された「１」の総数と訂正された「０」の総数との差の訂正されたエラーの総数に対する比率、すなわちエラー・バランスＥｒ＿ｂａｌは次のように求められる。
Ｅｒ＿ｂａｌ＝（Ｅｒｌ−Ｅｒ０）／（Ｅｒｌ＋Ｅｒ０）

決定閾値は、エラー・バランスＥｒ＿ｂａｌの大きさに比例する増分の刻み幅を計算すること、たとえばデフォルトの刻み幅にエラー・バランスＥｒ＿ｂａｌの値をかけることで調整してもよい。刻み幅があらかじめ指定した許容範囲内にある場合は、計算された刻み幅で決定閾値を調整してもよい。ハードウェア構成によって決定する固定のデータ極性を有する受信機では、（たとえば、決定回路に適用された真のデータ・ストリーム（ｔｒｕｅ ｄａｔａ ｓｔｒｅａｍ）、または決定回路に適用された逆のデータ・ストリーム（ｉｎｖｅｒｔｅｄ ｄａｔａ ｓｔｒｅａｍ））、調整の方向（増大または減少）は、エラー・バランスＥｒ＿ｂａｌの符号によって決定してもよい。

ＤＰＳＫフォーマットを使用してデータを変調するシステムにおいて、復調されたデータの極性、すなわち真または逆は、ＤＰＳＫ復調器の動作点によって決まる。閾値調整の方向は、データの極性によって決まる。１つの実施形態において、未知の復調されたデータの極性を考慮するには、ＦＥＣデコーダ１２６は、フレームを受信したデータの極性がフレームを特定し、デコードするまで、極性を連続的に反転させる。したがって、ＦＥＣデコーダ１２６から決定閾値調整器１２８へのフィードバックは、データの極性を示すと言ってもよい。決定回路に入力されたときのデータの極性をエラー・バランスＥｒ＿ｂａｌの符号と組み合わせると、決定閾値調整の方向を決定できる。別の実施形態において、復調器はＦＥＣフレームが検出されるまで有効な動作点間で切り替えできるように構成してもよい。

このように、光信号受信機において決定閾値を制御する方法および装置が提供される。１つの態様により、入力信号を受信し、入力信号と決定閾値との比較に応じて論理値１または０を表す出力信号を提供する決定回路、出力信号をデコードし、ＦＥＣデコーダで訂正されたエラーの数を表すフィードバック信号を提供するように構成されたＦＥＣデコーダ、および決定閾値調整器を含む装置が提供される。決定閾値調整器は、フィードバック信号に応じて決定閾値を調整することで、ＦＥＣデコーダで訂正された１の数とＦＥＣデコーダで訂正された０の数とのバランスをとるように構成されている。

本発明の別の態様により、入力信号を受信し、入力信号と決定閾値との比較に応じて論理値１または０を表す出力信号を提供する決定回路、出力信号をデコードし、複数のサンプリング期間のそれぞれについて、ＦＥＣデコーダで訂正されたエラーの数を表すフィードバック信号を提供するように構成されたＦＥＣデコーダ、および決定閾値調整器を含む装置が提供される。決定閾値調整器は、複数のサンプリング期間のそれぞれについてＦＥＣデコーダで訂正されたエラーの数を加算し、複数のサンプリング期間にわたってＦＥＣデコーダで訂正されたエラーの総数を決定するように構成されている。エラーの総数には、複数のサンプリング期間にわたってＦＥＣデコーダで訂正された１の総数と複数のサンプリング期間にわたってＦＥＣデコーダで訂正された０の総数が含まれる。決定閾値調整器は、エラーの総数があらかじめ指定したエラー閾値を超える場合に、決定閾値を調整することで、１の総数と０の総数とのバランスをとるようにさらに構成される。

本発明の別の態様により、光信号受信機において決定閾値を制御する方法が提供される。本方法には、特定の期間にわたってＦＥＣデコーダで訂正された１の数と０の数を特定する工程と、同じ期間にわたってＦＥＣデコーダで訂正された１の数と０の数に応じて決定閾値を変更する工程が含まれる。

本発明の別の態様により、２進のデータ・ストリームをエンコードするエンコーダと、エンコードされた２進のデータ・ストリームを変調してエンコードされた光信号を生成する変調器とを備える光信号送信機、およびエンコードされた光信号を受信する光信号受信機を含む光通信システムが提供される。光信号受信機には、エンコードされた光信号を復調して入力信号を提供する復調器、入力信号を受信し、入力信号と決定閾値との比較に応じて論理値１または０を表す出力を提供する決定回路、出力信号をデコードしてＦＥＣデコーダで訂正されたエラーの数を表すフィードバック信号を提供するように構成されたＦＥＣデコーダ、および決定閾値調整器が含まれる。決定閾値調整器は、フィードバック信号に応じて決定閾値を調整することで、ＦＥＣデコーダで訂正された１の数とＦＥＣデコーダで訂正された０の数とのバランスをとるように構成されている。

本発明の原理について本明細書で説明してきたが、以上の説明は例を示したにすぎず、本発明の範囲を限定するものでないことは当業者には理解されよう。本明細書で示され、説明された例示的な実施形態に加えて、本発明の範囲を逸脱しないその他の実施形態が考えられる。

当業者による変更および置き換えは、本発明の範囲を逸脱しないものと見なされ、前述の請求項に示す以外には限定されないものとする。

本発明の１つの実施形態による決定閾値調整を含む光通信システムの概略を示すブロック図である。 本発明による方法を使用した決定閾値調整を示す例示的なアイ・ダイヤグラムである。 本発明による例示的な決定閾値調整プロセスを示すブロック流れ図である。

Claims (20)

1. 入力信号を受信し、前記入力信号と決定閾値との比較に応じて論理値１または０を表す出力信号を提供する決定回路と、
   前記出力信号をデコードし、ＦＥＣデコーダで訂正されたエラーの数を表すフィードバック信号を提供するように構成されたＦＥＣデコーダと、
   前記フィードバック信号に応じて前記決定閾値を調整することで、前記ＦＥＣデコーダで訂正された前記１の数と前記ＦＥＣデコーダで訂正された前記０の数とのバランスをとるように構成された決定閾値調整器を備える装置。
2. 前記決定閾値調整器は、前記ＦＥＣデコーダで訂正された前記１の前記数と前記ＦＥＣデコーダで訂正された前記０の前記数との比率に比例して前記決定閾値を調整するように構成される請求項１に記載の装置。
3. 前記ＦＥＣデコーダで訂正された前記１の前記数は複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された前記１の総数を備え、前記ＦＥＣデコーダで訂正された前記０の前記数は前記複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された前記０の総数を備える請求項１に記載の装置。
4. 前記決定閾値調整器は、１つまたは複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された前記エラーの数を加算することで前記１つまたは複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された前記エラーの総数を決定し、前記決定閾値調整器は、前記エラーの前記総数があらかじめ指定されたエラー閾値を超える場合に前記決定閾値を調整するように構成される請求項１に記載の装置。
5. 前記エラーの前記総数は、前記１つまたは複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された前記１の総数と、前記１つまたは複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された前記０の総数とを備えており、前記決定閾値調整器は、前記決定閾値を調整することで、前記１の前記総数と前記０の前記総数とのバランスをとるように構成される請求項４に記載の装置。
6. 前記決定閾値調整器は、前記１の前記総数と前記０の前記総数との差のエラーの前記総数に対する比率に比例して前記決定閾値を調整するように構成される請求項５に記載の装置。
7. 前記入力信号は極性を持ち、前記決定閾値調整器は前記１の前記総数と０の前記総数との前記差の符号と前記入力信号の前記極性によって決定した方向に前記決定閾値を調整するように構成される請求項６に記載の装置。
8. 前記決定閾値調整器は、前記訂正された１の前記総数と前記訂正された０の前記総数との前記差の符号によって決定した方向に前記決定閾値を調整するように構成される請求項６に記載の装置。
9. 光信号受信機において決定閾値を調整する方法であって、
   特定の期間にわたってＦＥＣデコーダで訂正された１の数と０の数を特定する工程と、
   前記期間にわたって前記ＦＥＣデコーダで訂正された１と０の前記数に応じて前記決定閾値を変更する工程とを備える方法。
10. 前記方法は、前記期間にわたって前記ＦＥＣデコーダで訂正されたエラーの総数を特定する工程をさらに備えており、前記決定閾値を変更する前記工程は、前記エラーの総数があらかじめ指定したエラー閾値を超える場合に前記決定閾値を変更する工程をさらに備える請求項９に記載の方法。
11. 前記変更する工程は、前記１の前記数と前記０の前記数とのバランスをとるように前記決定閾値を変更する工程をさらに備える請求項９に記載の方法。
12. 前記変更する工程は、前記１の前記数と前記０の前記数との比率に比例して前記決定閾値を変更する工程をさらに備える請求項９に記載の方法。
13. ２進のデータ・ストリームをエンコードするエンコーダと前記エンコードされた２進のデータ・ストリームを変調してエンコードされた光信号を生成する変調器とを備える光信号送信機と、
    前記エンコードされ光信号を受信する光信号受信機であって、
    前記エンコードされ光信号を復調して入力信号を生成する復調器と、
    前記入力信号を受信し、前記入力信号と決定閾値との比較に応じて論理値１または０を表す出力信号提供する決定回路と、
    前記出力信号をデコードし、前記ＦＥＣデコーダで訂正されたエラーの数を表すフィードバック信号を提供するように構成されたＦＥＣデコーダと、
    前記フィードバック信号に応じて前記決定閾値を調整することで、前記ＦＥＣデコーダで訂正された前記１の数と前記ＦＥＣデコーダで訂正された前記０の数とのバランスをとるように構成された決定閾値調整器とを備える光信号受信機とを備える光通信システム。
14. 前記決定閾値調整器は、前記１の前記数と前記０の前記数との差のエラーの総数に対する比率に比例して前記決定閾値を調整するように構成される請求項１３に記載のシステム。
15. 前記入力信号は極性を持ち、前記決定閾値調整器は前記エラーの総数に対する前記１の前記数と前記０の前記数との前記差の符号と前記入力信号の前記極性によって決定した方向に前記決定閾値を調整するように構成される請求項１４に記載のシステム。
16. 前記決定閾値調整器は、前記１の前記数と前記０の前記数との前記差の符号によって決定した方向に前記決定閾値を調整するように構成される請求項１４に記載のシステム。
17. 前記ＦＥＣデコーダで訂正された前記１の前記数は複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された前記１の総数を備え、前記ＦＥＣデコーダで訂正された前記０の前記数は前記複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された０の総数を備える請求項１３に記載のシステム。
18. 前記決定閾値調整器は、１つまたは複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された前記エラーの数を加算することで前記１つまたは複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された前記エラーの総数を決定し、前記決定閾値調整器は、前記エラーの前記総数があらかじめ指定されたエラー閾値を超える場合に前記決定閾値を調整するように構成される請求項１３に記載のシステム。
19. 前記エラーの前記総数は、前記１つまたは複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された前記１の総数と、前記１つまたは複数のサンプリング期間にわたって前記ＦＥＣデコーダで訂正された前記０の総数とを備えており、前記決定閾値調整器は、前記決定閾値を調整することで、前記１の前記総数と前記０の前記総数とのバランスをとるように構成される請求項１８に記載のシステム。
20. 前記決定閾値調整器は、前記１の前記総数と前記０の前記総数との差の前記エラーの総数に対する比率に比例して前記決定閾値を調整するように構成される請求項１９に記載のシステム。
    

Images