JP2004523948A

JP2004523948A - 信号のスライシング方法及び装置

Info

Publication number: JP2004523948A
Application number: JP2002557091A
Authority: JP
Inventors: ピータージェイムスリヴァーモア; グラハムバトラー; ジョンステュアートヒル
Original assignee: マルコニユーケイインテレクチュアルプロパティーリミテッド
Priority date: 2001-01-15
Filing date: 2002-01-15
Publication date: 2004-08-05
Also published as: GB2371187A; CA2434888A1; GB0101062D0; CN1535526A; EP1360809A1; WO2002056557A1; US20040111662A1

Abstract

変調された入力信号をスライス方法、及び、装置について示す。
前記方法は、
少なくとも一つのスライス閾値（２０）を発生することと、
前記入力信号（１）の振幅と少なくとも１つの閾値レベルとを比較して、
前記入力信号が前期閾値レベルよりも大きいならば、第１の振幅を有し、
前記入力信号が前期閾値レベルよりも小さいならば、第２の振幅を有する、対応するスライスされた信号を生成することとを含んでいる。
前期方法は、さらに、前記スライスされた信号においてエラーを検出し、対応するエラー信号を生成することと、
前記エラー信号に応答して前期閾値レベルを設定することとを含んでいる。

Description

【技術分野】
【０００１】
本発明は、信号のスライシング方法、及び装置に関係する。より詳細には、本発明は信号の復号を可能にするために振幅変調伝送信号をスライシングする方法及び装置に関係する。
【背景技術】
【０００２】
データの伝送は、通常、光学的、電気的、あるいは別の方法であっても、一連のロジック１と０で変調されて、一連のロジック１と０としてデータの符号化すること、及び信号を伝送することを含んでいる。例えば、ロジック１は、高いレベルの信号（例えば、高電圧レベルまたは高い光強度）によって表現され、ロジック０は、低いレベルの信号（例えば、低電圧レベルまたは低い光強度）または信号の不在によって表現される。
【０００３】
変調された信号を受信する際には、それをオリジナルデータを代表する信号に変換することが必要となる。それゆえ、受信した信号の与えられるレベルがロジック１を代表しているのかロジック０を代表しているのかを決定することが必要となる。もちろん、信号は、例えば、信号減衰または、またはノイズ、またはその類似のものによる伝送を通して性能が低下する。一般に、受信した信号は、受信した信号の振幅をスライスレベルかまたは閾値レベルと比較することによって切り出され、入力信号の振幅がスライスレベルより大きいならば、振幅が大きい信号（ロジック１を代表とする）を出力し、入力信号の振幅がスライスレベルよりも小さいならば、振幅が小さい信号（ロジック０を代表とする）を出力する。
【０００４】
それゆえ、スライスレベルの値（振幅）は、伝送された信号によって表現されたオリジナルデータと対照すると、復号した出力信号によって表現されるデータの精度に影響を与え得る。
【０００５】
前述のような信号スライシング回路を含んでいるデバイスを製造する際であって、各スライシング回路の製造時に、不変のスライスレベルをプログラムしたり、前もってセットしたりすることが、知られている。同様な仕様に対して製造される信号スライス回路が、それらに対して異なるスライスレベルを指定できるようにすることは、最適のスライスレベルを指定する回路を見込むことができるようになり、製造許容差による信号スライシング回路の特性の違いを許容することとなる。典型的には、前記スライスレベルは、テスト入力信号のために計測される高いレベルと低いレベルの間の一定割分のレベルにセットされる。指定した割合は、デバイスによってさまざまであるが、与えられたデバイスに対して指定された割分は、通常、入力信号のピーク電圧の０．４と０．５の間の一定値である。
【０００６】
本発明では、信号をスライスするのに利用されるスライスレベルを設定する改善手法を備え、入力信号をスライシングする方法及び装置を提供しようとする。
【発明の開示】
【課題を解決するための手段】
【０００７】
本発明によると、変調された入力信号をスライスする方法であって、
少なくとも１つのスライス閾値レベルを発生することと、
前記入力信号の振幅と少なくとも１つの閾値レベルとを比較して、
前記入力信号が前期閾値レベルよりも大きいならば、第１の振幅を有し、
前記入力信号が前期閾値レベルよりも小さいならば、第２の振幅を有する、対応するスライスされた信号を生成することと、
前記スライスされた信号においてエラーを検出し、対応するエラー信号を生成することと、
前記エラー信号に応答して前期閾値レベルを設定することとを含んでいる変調された入力信号をスライスする方法を提供する。
【０００８】
このように、前記スライス閾値レベルは、エラーを最小限にする目的で、動的に選ばれて適合される。前記スライス閾値レベルは、エラー検出の割合次第で望ましいように変化する。前記エラー信号は、それゆえ、エラー検出の割合に関する情報を含んでいる。
【０００９】
前記方法は、非常に低いエラー率ならば、スライス閾値レベルが最適なレベル（最小エラーの割合と一致している。）であるか、またはそれに近いことが想定できるということであり、それゆえ、意味の無い変化を必要としない。相応じて、前記方法は、相対的に高いエラー率ならば、より低いエラーの割合で一致しているより良いスライス閾値レベルがあるため、前記スライス閾値レベルは、素早く低いエラー率に一致しているスライス閾値レベルに達するように相対的に大きな量で変化されるべきであると想定できる。
【００１０】
従来、前記方法は、元データとエラー検出情報の両方を含んでいる変調された入力信号をスライシングする時に使われていた。スライスされた信号におけるエラーを検出するステップと、前記エラー検出に対する応答でエラー信号を生成するステップは、その場合では、前記エラー検出情報を利用することを含んでいる。
【００１１】
前記方法は、前記スライスされた信号である２つの事前に決定された振幅よりも大きい場合には、優位性を持って利用され、これは、スライス閾値レベルよりも大きい場合である。少なくとも、前記方法は、前記入力信号が２成分の信号（すなわち、２つの状態を有している）を代表する場合には、特に優位性があり、そのような場合には、好ましい動的に変動する単一のスライス閾値レベルが存在する。
【００１２】
前記エラー信号は、検出されたエラーのタイプに関する情報を含んでいる。前記情報は、その時、前記スライス閾値レベルを変化する時に利用される。
【００１３】
前記方法は、優位性として、スライスされた信号、及びエラーの検出、及びそれらのエラーの補正から元データを抽出するステップを含んでいる。前記入力信号がエラー検出情報を含んでいる場合には、前記元データにおけるエラーは、前記エラー検出情報を見て補正される。もちろん、前記方法は、前記のステップを実行する時、エラー検出情報におけるエラーはまた、効果的に、検出され、補正される。前記エラー信号は、望ましいことに、前記エラーが前記元データに関係しているか、前記エラー検出情報に関係しているかにかかわらず、その検出されたエラーに依存している。
【００１４】
本発明の前記方法の具体例において、本発明は２成分の入力信号に関して動作しており、（ａ）ロジック“０”が誤ってロジック“１”としてスライスされている（以下、誤ったゼロとする）（ｂ）ロジック“１”が誤ってロジック“０”としてスライスされている（以下、誤った１とする）で指示される情報を含んでいる。
【００１５】
エラー信号は、例えば、誤った０と１の各割合を表示する。エラー信号は、どちらか１つを選んで、誤った０と１の割合比を表示する。しかしながら、エラー信号は、むしろ、単純に、与えられた期間で誤った１に対する誤った０の差を表示する。前記期間は、単に、動作開始から与えられるエラー信号が生成される瞬間までである。
【００１６】
エラー信号は、スライス閾値レベルが増加すべきか減少すべきかを指示するのに用いられる。スライス閾値レベルの変化量は、事前決定された量である。事前決定される量は、手動で効果的に調整できる。
【００１７】
エラー率が検出される間、前記スライス閾値レベルと比較される通常の関係が、最適なスライス閾値レベルで最小値を持つ概念的なカーブによって表現される場合、スライス閾値レベルは、そのようなカーブの最小値を効果的に見つけ出すのに用いられる数学的方法で検出されたエラーに対する応答で変化する。例えば、スライス値は、ニュートンラプソン法を使うことによって最適の値に、迅速に、忠実に導かれる。
【００１８】
好ましいことに、前記方法は、スライス閾値レベルが初期的な設定である場合のステップを含んでいる。初期スライス閾値レベルは、手動で事前設定されたレベルに依存する。前記方法はまた、方法が事前設定されたスライス閾値レベルを使って再度開始すべきであるかということに対して、決定が下すステップを効果的に含んでいる。そのようなステップによって、例えば、失敗が生じれば（例えば、エラー率がとても高くなる）、スライス閾値レベルがリセットできる。
【００１９】
スライスされた信号においてエラーを検出するステップは、慣習的にフォワードエラーコレクション（FEC）アルゴリズムを利用している。
【００２０】
前記入力信号は、光学的な伝送信号から導き出された電気的な信号である。
【００２１】
前記方法は、検出されているエラー率が非常に低い期間中、より良いスライス閾値レベルをサーチするステップを含んでいる。前記入力信号の質が高い時、たとえ、スライス閾値レベルが理論上の最適なレベルに近くなくても、相対的に低エラー率が観測される。伝送の質が、突然低下するならば、スライス閾値レベルが、最適なレベルと違っているという事実は意義深く、結果として、スライスされた信号においてエラーが非常に増大した期間ということになる。検出されているエラー率が非常に低い期間中、より良いスライス閾値レベルをサーチすることにより、前記状況を差し替えることができる。好ましくは、より良いスライス閾値レベルをサーチするというステップは、検出されたエラー率が受信した10⁶ビットにつき検出されるエラーが１よりも少ない期間の後に、単に、実行される。より好ましくは、前記方法が検出されたエラーを補正するステップを含んでいる場合には、サーチするステップは、エラー率が、補正データが平均で全10¹⁵ビットにつき１つのエラーよりも少ない期間の後で、補正データは実質的にエラーが無くなる、エラー率が十分に低い時に、単に、実行される。
【００２２】
好ましくは、より良いスライス閾値レベルをサーチするステップ中、意義深いことに、エラー率が増加することは引き起こらない。例えば、伝送の質が実質的に一定に存続していると仮定すると、エラー率は、好ましくはある率より下に、より好ましくは（前記方法が検出されたエラーを補正するステップを含んでいる場合において）実質的にエラーが無い補正データに一致するエラー率より下に維持される。好ましくは、より良いスライス閾値レベルをサーチするステップは、以下のステップを含んでいる。検出されているエラー率が相対的に低い第１のレベルから検出されている前記エラー率が相対的に低い第１のレベルから、
（ａ）前記第１のレベルよりも高い第２のレベルであって、その第２のレベルで検出されている前記エラー率が、前記の相対的に低い率よりも高い、ある特定の率である第２のレベルへ、
（ｂ）前記第１のレベルよりも低い第３のレベルであって、その第３のレベルで検出されている前記エラー率が、前記の相対的に低い率よりも高い、ある特定の率である第３のレベルへ、
前記スライス閾値レベルを変更するステップと、
その時、それらのレベルから計算される、前記第２と第３のレベル間のレベルに対して前記スライスレベルを変化させるステップとを含んでいる。
【００２３】
例えば、スライス閾値レベルが検出されているエラー率が事前決定される閾値よりも上へ上がるまで、（第２のレベルへ）増大される第１のステップと、検出されているエラー率が事前決定される閾値よりも上へ上がるまで、スライス閾値レベルが（第３のレベルへ）下げられる第２のステップとがあり、それに従って、スライス閾値レベルは、第２と第３のレベルの間である中途のレベルへ設定される。事前設定されるエラー率は、好ましくは、エラー率が十分に低く、実質的に全エラーが補正され得るという前述のものである。
【００２４】
スライス閾値レベルは、二者の間を選択すべく、検出されるエラー率の変化を考慮している第２と第３のレベルの間のレベルで設定される。例えば、新しいスライス閾値レベルが、その時、最小（そのために必ずしも正確である必要はない第２と第３のレベルの間の中間点）エラー率に一致するように計算されるレベルで選択される。
【００２５】
本発明はまた、変調された入力信号をスライシングする装置であって、
少なくとも１つのスライス閾値レベルを発生するスライス閾値発生器と、
前記入力信号が前記閾値レベルよりも大きいならば、第１の振幅を有する対応するスライスされた信号を生成し、前記入力信号が前記閾値レベルよりも小さいならば、第２の振幅を有する対応するスライス信号を生成するために、前記入力信号の振幅を前記少なくとも１つの前記閾値レベルと比較する信号スライサと、
前記スライスされた信号におけるエラーを検出し、一致しているエラー信号を生成するエラー検出器と、
前記エラー信号の応答で前記閾値レベルを設定する手段とを備えている変調された入力信号をスライシングする装置を提供する。
【００２６】
前記装置は、例えば、前記信号スライサ、前記スライス閾値レベル信号発生器、前記エラー検出器の各々のファンクションを実行する適切にプログラムされたプロセッサーを作り上げる。専用電子装置の構成要素が、前記信号スライサと前記エラー検出器の二者の間を選択して、ファンクションを実行する。
【００２７】
前記信号スライサは、前記入力信号と前記スライス閾値レベルをその入力として備えている比較器を含んでいる。
【００２８】
前記スライス閾値レベル発生器は、前記エラータイプ（誤った１と誤った０であるエラー）の一つに対する応答で増加し、もう一方に対する応答で減少する優位なカウンタを含んでおり、それによって、どちらのタイプに優位性があるかの計測を提供している。
【００２９】
前記スライス閾値レベル発生器は、値が前記エラー信号に対する応答で調整されているスライス閾値カウンタと、前記スライス閾値レベルを提供するためのカウンタ値に反応するデジタルからアナログへの変換器を含んでいる。
【００３０】
前記装置は、優位なカウンタによって指示されるように調整されており、前記スライス閾値カウンタは、前記エラータイプの一つが優位性を持つならば増加され、もう一方に優位性があるならば減少される。
【００３１】
前記装置は、調整されているので、前記エラータイプの一つまたはもう一方が生じる時はいつでも、前記スライス閾値レベルカウンタは、増加または減少する。
【００３２】
もちろん、本発明の方法は、前記のような装置を利用して実行できる。さらに、前記装置は、調整されているので、前述した本発明に従う方法を実行することができる。
【実施例１】
【００３３】
添付図を参照し、例を挙げて、本発明の実施例について述べる。
【００３４】
図１は、変調された入力信号を復号するための受信装置の概略ブロック図である。
【００３５】
図２は、本発明に従って、閾値スライシングレベルを設定する方法を説明しているフローチャートである。
【００３６】
図３は、図２によって説明する方法に従って、閾値スライシングレベルを設定するための回路を説明しているブロック図である。
【００３７】
本発明の典型的な実施例は、光学的な伝送システムに関係しており、例えば、波長分割多重化（WDM）システムであり、ロジック１と０を含んでいるそこでのデータは、変調された光学的な信号の形で伝送される。既に知られているように、変調された光学的な信号は、典型的には、例えばレーザーの出力に接続されるマッハツェンダー光変調素子を使うことによって生成される光放射を変調することによって発生する。振幅変調は、初期伝送に関して、ロジック１は、最大強度の光パルスによって表現され、ロジック０は、低い強度の光を伝送することによって表現される。理想的には、ロジック０は、光を伝送しないことによって表現されるが、前述の装置は、変調器の制限のため、実際上、到達することは困難である。
【００３８】
光放射キャリア（以下では、前記データはクライアントデータとして参照される）に関するデータを変調する前に、クライアントデータは、エラー検出情報を含んでいるラップデータを作るために符号化される。変調された光学的な信号の受信は、フォワードエラーコレクション（FEC）アルゴリズムを使うことによって、ラップデータで信号を復号し、検出し、エラーを補正することができる（ラップデータは、他の段取り情報を含む。）。FECアルゴリズムの利用は、エラーは、概して、受信終了で補正されているので、データ伝送中に間違いが多いデータの再伝送を要求する必要性を減らす（エラーの補正は、それらを検出することとは対照的で、本発明に対しては本質的ではないが、もちろん、それ自身の目的のためには望ましいものである。）。
【００３９】
図１は、変調された光学的な入力信号からデータを受信し、処理する、受信装置の構成要素を説明する概略ブロック図を示す。光学的な入力信号１は、ラップされたデータ（すなわち、データは、クライアントデータのブロックとエラー検出情報を含んでいるフレーム内に入れられている。）で変調されており、アバランシェフォトダイオード回路と信号増幅回路を備えている電気的変換器２に対して光学的に受信される。
【００４０】
前記変換器２によって出力される電気的な入力信号は、比較器３の第１の入力に与えられる。スライス閾値電圧は、閾値レベル発生器２０によって発生させられ、比較器３の第２の入力に与えられる。前記比較器３は、第１及び第２の事前に決定された電圧を含んでいるスライスされた電気的な信号（D）を出力する（一般的に、第２の事前に決定されている電圧は、グランドに等しい。）。第１及び第２の事前に決定されたレベルは、このようにして、簡単にお互いを区別し得る。比較器３は、電気的な入力信号の振幅（電圧）をスライス閾値電圧のそれと比較することによって、入力信号をスライスする。入力信号の振幅がスライス電圧よりも高いならば、その時、前記比較器は、第１の（高い）事前に決定された電圧を出力し、入力信号の振幅がスライス電圧よりも低いならば、その時、信号出力は、第２の（低い）事前に決定された電圧を出力する。
【００４１】
比較器３によって出力されるスライスされた信号Dは、データ回復手段４に与えられる。前記データ回復手段４は、位相ロックループの手段によってスライスされた信号からロジック０とロジック１のパルスを表現しているクロック動作の信号を回復する。前記方法については、ここでは、より詳細には述べないが、従来からよく知られている。
【００４２】
前記データ回復手段４によって出力されたクロック動作の信号によって表現されるデータは、結合した復号器とエラー検出器５によって復号される。結合した復号器とエラー検出器５は、受信したデータにおけるエラーの検出と補正を行うFECアルゴリズムを実行する。結合された復号器とエラー検出器５は、前記光学的な入力信号１から回復した出力クライアントデータ６（オリジナルクライアントデータと一致している）を代表するエラー補正した信号を出力する。結合した復号器とエラー検出器５はまた、前記検出されたエラーに関する情報を生成する。
【００４３】
図１に概略で示したシステムは、前記閾値レベル発生器２０によって発生する前記スライス閾値電圧を設定するために前記検出されたエラーに関する情報を用いる。これには、さらに図２を参照すると説明されているように、入力信号のスライシングの精度を最適化するねらいがある。
【００４４】
図で説明した具体例で利用される前記FEC方法は、2000年3月に出版された国際電気通信連合草案ITU-T G709に従うデータ構造を用いているリード-サロモンアルゴリズム利用する。従って、データのパケットは、4フレームを含み、各フレームが255バイトのサブフレームを備えている、16320バイトスーパーフレームとして伝送される。データは、255/239データ構造としてラップされる。すなわち、255バイトは、エラー検出と補正情報の包含のために必要とされる余分スペースに帰する16ビットの違い（オーバーヘッド）がある、ペイロード（またはクライアントデータ）の239バイトをラップする必要がある。前記データ構造はまた、伝送がエラーのバーストによって低下させられるならば、エラーの検出及び補正の能力を最大にするために、インターリービングの16のレベルを含んでいる。
【００４５】
前記のデータ構造は、全255バイトのエラーにおいて、最大8バイトのエラーまでの補正を可能にし、与えられたフレームにおいて、1024ビットのエラーのバーストの補正を可能としている。データ伝送速度は、１つのスーパーフレームは、12.25μsで（すなわち、10¹⁰bits/secの速度で）伝送される。
【００４６】
典型的には、一般的な伝送動作状況では、受信されるビットは、実質的にエラーは無い。状況が、例えば、エラー率が10⁹に１つであるならば、FECアルゴリズムの利用は、エラー補正が実質的にゼロを示す後に、クライアントデータにおいて、エラーの数を減らすだろう。
【００４７】
図２は、前記閾値レベル発生器２０がスライス閾値電圧を設定する方法（フロー図）を説明する。図２を参照すると、初めに（スタート地点７からスタートしている）、スライス閾値電圧は、スライス電圧リセット手段８によって、初期レベルに設定される。初期スライス電圧は、ロジック１を代表する期待される電圧とロジック０を代表する期待される電圧との中間点が選択される。
【００４８】
スライス電圧が、初めに設定された後、リセット決定手段９が、前記スライス電圧をリセットする必要があるかを確かめる。前記スライス電圧は、入力信号の損失のような失敗が起こるならばリセットされ、位相ロックループが、フレームエラーの外部である前記データ回復手段４で起こる。前記リセット決定手段９が、スライス電圧をリセット（“yes”の決定の時は、ボックス９から導かれる“Y”の矢印を見る。）すべきであると決定するならば、スライス電圧手段８は、前述したようにスライス電圧をリセットする。
【００４９】
通常の動作が、達成される（すなわち、多くの失敗が存在しない）時、前記リセット決定手段９は、前記スライス電圧が、リセットされる必要がないこと（“No”の決定の時は、ボックス９から導かれる“N”の矢印を見る。）を決定する。その時、エラー検出手段１０は、受信したラップデータに検出するエラーが存在するかを確かめる。エラーが検出されないならば（“no”の決定の時は、ボックス１０から導かれる“N”の矢印を見る。）、前記スライス電圧は、最適なレベルであると認知され、変更しないまま残される。前記プロセスは、それから、前記リセット決定手段９を再度開始して繰り返される。
【００５０】
もう一方では、ビット情報におけるエラーが、前記エラー検出手段１０によって検出されるならば（“yes”の決定の時は、ボックス１０から導かれる“Y”の矢印を見る。）、前記スライス電圧は、最適なレベルに達するべく変更される。その時、前記スライス電圧が増加されるべきか、減少されるべきかに対する決定がされる。スライスバランスカウンタ１１（図３を参照すると、より詳細に説明されている）は、前記スライス電圧が増加されるならば、ロジック“１”を出力し、前記スライス電圧が減少されるならば、ロジック“０”を出力する。このようにして、ロジック“０”が出力されるならば、前記スライス電圧は、スライス電圧減少手段１２の手段によって事前決定される量で減少され、ロジック“１”が出力されるならば、前記スライス電圧は、スライス電圧増加手段１３の手段によって事前決定される量で増加される。その後は、前記処理は、前記リセット決定手段９で再度開始して繰り返される。
【００５１】
図３は、図２に示された前記スライスレベルの最適化法がどのように実現されるかについて、より詳細に説明する。前記スライスされた電気信号Dは、クライアントデータを含んでおり、エラー補正情報とクロック信号が、前記結合した復号器とエラー検出器５（図１でも示されている）によって受信される。前記結合した復号器とエラー検出器５は、図１を参照して前述したように、クライアントデータ（図３に示されていない）を出力する。図３に示される回路は、スライスレベルカウンタ１４を含んでいる。前記スライスレベルカウンタ１４は、アンダーフローまたはオーバーフロー無しの１６ビットカウンタであり、そのカウント（0から65535の数）は、最新のスライス閾値レベルの代表である（従って、65536からカウントを増やす命令、または、0からカウントを減らす命令は、結果として、変化しないままのカウントとなる）。前記カウンタ１４で保持されている最新のカウント（すなわち、最新のスライスレベルの代表）を表しているデジタル出力は、デジタルからアナログへの変換器１５によって受信され、デジタルからアナログへの変換器１５から、前記スライスレベルカウントに比例したアナログ電圧Vを出力する。バッファ手段（図示されていない）は、前記電圧Vを受信後、図１を参照して前述したように、その入力信号をスライスする前記変換機３（図３に示されていない）で利用するために前記スライス閾値レベル電圧を出力する。前記バッファ手段は、前記電圧Vの増幅とオフセットの両方を行う。例えば、0から0.5の範囲の入力電圧は、1.5Vから2.5Vの範囲（2のゲインと1.5Vのオフセット）で出力される。
【００５２】
前記結合した復号器とエラー検出器５は、クロック信号Cと、２つのエラー信号E0とE1を出力する。エラーが検出されないならば、エラー信号E0とE1は、両方共にロジック０となる。エラーが検出されるならば、ロジック１を示している単一のクロックパルスが出力される。前記エラーについて、関連ビットがロジック０であるべきだった場合（すなわち、誤ったゼロ）に、ロジック１が復号化されるならば、前記エラー信号E0は高いパルス（ロジック１）にする。一方、前記エラーについて、関連ビットがロジック１であるべきだった場合（すなわち、誤った１）に、ロジック０が復号化されるならば、前記エラー信号E1は、高いパルスにする。
【００５３】
前記エラー信号E0とE1と前記クロック信号は、スライスバランスカウンタ１１（図２でも示した）によって受信される。前記スライスバランスカウンタ１１は、１対の12ビットモジューロアップダウンカウンタである。これにより、前記カウンタで保持される前記12ビットで表される数は、0から4095まで及び、4095からのカウントアップは、0を生ずる。これに対し、0からカウントダウンは、4095を生ずる。最初（またはリセット時）は、カ前記ウンタ１１で保持される前記12ビットの数は、2048に設定される。前記カウンタによって保持される前記12ビット内の最上位ビットのM（0≦count≦2047ならば“０”、2048≦count≦4095ならば“１”）は、前記スライスバランスカウンタ１１によって出力される。
【００５４】
前記スライスバランスカウンタ１１が前記エラー信号E0でロジック１のパルスを受信するならば、その時、前記カウンタ１１は増加を引き起こし、誤ったゼロが検出されるならば、カウンタ１１によって保持される数は、１増やされる。同様に、前記スライスバランスカウンタ１１が前記エラー信号E1でロジック１のパルスを受信するならば、その時、カウンタはデクリメントを引き起こし、誤った１が、検出されるならば、カウンタによって保持される数は、１減らされる。こうして、動作中に、誤ったゼロが誤った１よりも多く検出されるならば、前記カウンタは、増加する傾向になる。
【００５５】
前記複合器と前記エラー検出器５からの前記エラー信号E0とE1は、ロジックORゲート１６へ通される。その出力は、それゆえ、エラーが検出される時、高くなり、そうでないときは、低くなる。第１のロジックANDゲート１７は、前記ORゲート１６からの出力と、カウントの最上位ビットMを表している前記スライスバランスカウンタからの出力とを受信する。第２のロジックANDゲート１８は、前記ORゲート１６からの出力とカウントの最上位ビットMを表している前記スライスバランスカウンタからの反転出力とを受信する。前記反転は、前記ANDゲート１８の入力である、ロジックNOTゲート１９によって実行される。
【００５６】
前記ANDゲート１７と１８の出力は、前記スライスレベルカウンタ１４によって、クロック信号Cと一緒に受信される。前記第１のANDゲート１７からの高い出力によって、前記スライスレベルカウンタ１４は増加され、前記第２のANDゲート１８からの高い出力によって、前記スライスレベルカウンタ１４はデクリメントされる。こうして、Mが“１”であって、誤ったゼロかまたは誤った１が検出されるならば、前記スライスレベルカウンタ１４は増加させることになり、前記スライスバランスカウンタ１１のカウントが2048以上であるならば、最上位ビットMは１であるだろう。この時、誤ったゼロかまたは、誤った１が検出されるならば、その時、前記スライスレベルカウントと電圧Vは、増加される。誤った１が誤ったゼロよりも多く検出される期間があるならば（前記スライシング電圧が高すぎるということを示している）、その時、前記スライスバランスカウンタ１１のカウントは、減少されるが、最上位ビットMは“１”のままである間は、前記スライスレベルカウンタは、増加され続けるだろう。一度、前期スライスバランスカウンタ１１のカウントが2048よりも下へ減少すると、最上位ビットMは“０”となり、いかなる検出されたエラーによっても、前記スライスレベルカウンタ１４は、前記スライスレベルを減少させる。前記スライス電圧は、それゆえ、最適なスライス電圧（誤った１の数と誤ったゼロの数が最小であって、お互いにおおよそ等しい場合）に密接に関わっている。
【００５７】
前記デジタルからアナログへの変換器１５を実行する１つの方法は、信号を変調したパルスコードを用いることであり、その衝撃係数（デューティサイクル）は、カウントとローパスフィルタに対して電圧Vを生成する信号に依存して変動する。このような調整は、フィールドプログラマブルゲートアレイを使うことによって、容易に実行することができ、デジタルからアナログへの変換を適切に提供する。
例えば、前記リセット決定手段９（図２に示されている）によってシステムの失敗が検出されるならば、リセット信号Rが、前記スライスバランスカウンタ１１と前記スライスレベルカウンタ１４の両方へ送信される。前記スライス閾値電圧は、それゆえ、入力信号の損失のような失敗が起こるならば、リセットされ、位相ロックループが、フレームエラーの外部である前記データ回復手段４で起こる。前記リセット決定手段９において、前記スライス電圧がリセットされるべきであると決定する時、前記リセット信号は送信される（図２を参照して前述したように）。
【００５８】
前述したようなシステムは、光学的な信号の回路への受信が開始される時に、最適あるいは最適に近いスライス閾値電圧を、迅速に構築できる。本システムは、前記スライス閾値電圧が、もはや十分に最適なレベルに近づいていないならば、動作中、前記スライス閾値電圧を動的に変更することができる。
【００５９】
本発明の意図からそれることが無いと評価できるならば、前述したさまざまな変更が、本システムに対して可能となる。
【００６０】
本システムは、より洗練されたサーチ方法を使って、前記最適なスライス閾値電圧をサーチすることができる。例えば、本システムは、概念的なエラースライス電圧カーブを最小にするためにニュートン-ラプソン法を使うことができる。この場合には、本システムは、スライス電圧において、比較的小さい変化である、誤った１に対する誤ったゼロの比を求め、その時、前記スライス電圧に関する前記の変更率の比と変更率もまた、その指示を得ることになる。
【００６１】
前記スライスレベルカウンタ１４の最初の設定が、最適な電圧とは大きく異なるスライス閾値電圧を生成するならば、前記スライスバランスカウンタがオーバーフローする可能性がある。その結果、前記スライス電圧が最適な電圧に達する前に、最上位ビットMが反転し、前記スライス電圧の変化の方向を反転することになる。説明したシステムは、変更して前記の偶発機会を低減させる方法がいくつかある。前記スライスバランスカウンタ１１のサイズは、12ビットカウンタから16ビットカウンタへ増やすことができ、前記スライスバランスカウンタ１１がオーバーフローするのを防ぐことができる。
【００６２】
FECアルゴリズムを実行し、（誤った１と誤ったゼロを識別せずに）補正された各エラーに対して高いパルスを出力し、誤ったゼロへ誤った１のバランスの指定を出力する商業的に利用できる集積回路がある。本発明の実行においては、前記回路を用いて、これらの信号は、（IEEE標準である）VHDL、または他のハイレベル合成言語（Verilog等）で記述することによってデザインされるフィールドプログラマブルゲートアレイによって処理される。このように、図３の回路は、与えられたエラーを指定する出力が前記ORゲート１６によって表され、前記エラーバランスを指定する出力が前記スライスバランスカウンタ１１の最上位ビットMの信号によって表されるという点で、前記商業的に利用可能であるチップと十分に互換性がある。商業的に利用可能なチップである前記バランスカウンタは、オーバーフローやアンダーフローが無いカウンタであり、すなわち、最大値から最小値までの増加するカウンタとその逆であるカウンタである。飽和するカウンタ、すなわち、その最大値を超えて増加せず、最小値より低く減少しないカウンタは、好ましいものである。しかし、アンダーフローやオーバーフローに達する問題に対しては、前記バランスカウンタを十分に作ることによって避けるようにする。慣習的に、商業的チップは、サイズがプログラム可能である。
【００６３】
図３の実施例はまた、もちろん、第１のANDゲート１７の入力に対して直接前記エラー信号E0を与えることと第２のANDゲート１８の入力に対して直接前記エラー信号E1を与えることによって、前記ORゲート１６と、前記ANDゲート１７、１８に対して一致している入力とを取り除くことによっても動作する。この効果は、最適なレベルを過ぎている前記スライス電圧の影響を低減させることになる。例えば、前記スライスバランスカウンタ１１の最上位ビットMが、ゼロに等しい（誤った１が誤ったゼロよりも多く検出されていることを示している）場合を考慮すると、前記スライス閾値電圧は、前記最適スライス閾値レベルよりもずっと低くなる（誤った１よりも多く検出されている、誤ったゼロに導く）。前記スライスバランスカウンタは、2048に増加している間（それゆえ、Mは０に等しいままである）、前記スライス閾値電圧は、エラーの検出でさらに減少する（すなわち、最適なレベルとはかなり離れている）。しかしながら、前述したように前記回路が変更されれば、誤った１が検出される時（前記スライス閾値電圧がさらに最適なレベルよりも低く減少する一方で、ますますなりそうにない）、前記スライス閾値電圧は、単に、さらに減少される。従って、前記最適な閾値スライスレベルを過ぎているという傾向は、低減される。
【００６４】
前述したように、開始とリセットにおいては、前記スライス電圧は、最初適切なレベルに設定される。前記スライスレベルが中間値に設定される一方、前記デジタルからアナログへの変換器１５に接続されている前記バッファ手段（示されていない）は、最大に対する最小の半分のスライスレベルが、入力信号の最大に対する最小の半分よりも小さいスライス電圧に一致するように調整されている。それゆえ、前期最適なスライス電圧は、一般的に、ピークに対する信号トラフの30％と50％の間である。
【００６５】
本システムはまた、検出されるエラー率が非常に低いことに関係なく、より良いスライス電圧を選択するために調整されている。信号が高品質の時、本システムは、誤って、理論的に最適な電圧から比較的遠く離れている、実質的に一定電圧の前記スライス電圧を維持する。伝送の品質は、突然、必要以上に多くのエラーが低減されるならば、伝送が高品質である一方で、クライアントがエラー無しのデータを受信するままの状態は、補正を必要とする（とても多くのエラーがあるのに検出されない最悪のケースのシナリオで）。本システムは、それゆえ、以下のような状況を先取りするように調整されている。低いエラー検出（すなわち、受信されたデータに実質的にエラーが無い）の期間中、前記スライス電圧は、結局、エラー率が事前決定された閾値に上がるために低減され、前記クライアントデータが、エラー無しと言えるほど十分に低いままである。前記エラー率が、再度事前決定された閾値に達する場合、前記スライス電圧は、第1の電圧から第２の電圧へ増加される。前記最適なスライス電圧は、その時、前記エラー率閾値と一致している第１と第２の電圧中間の電圧に設定される。それによって、設定された前記スライス電圧は、伝送が、突然その質を落としても、高いパフォーマンスが維持されるので、前記最適なスライス電圧により近づくことになる。
【００６６】
前記FECアルゴリズムは、比較的大きなデータパケット（フレーム）に基づく行為に用いた。それゆえ、動作の各サイクルで検出される２以上のエラーが存在する。そのケースでは、一連のクロック動作のパルスは、パケットに終了後の結合した復号器とエラー検出器からの出力であり、前記パルスの数は、検出されるエラーの数に一致している。もちろん、前記クロックパルスは、前記スライス閾値電圧の変化が次のサイクルの動作前に完了する、十分に高い周波数である。
【００６７】
さらに、本発明は、単一のスライシング閾値レベルを用いて１対の信号（すなわち、２つのロジック状態を有している信号）をスライシングする方法と装置に関して説明してきた一方で、本発明が、２つまたはそれより多い閾値レベルを設定する多値レベルの受信される信号を使っているシステムにも適用することができるということは、高く評価できる。
【図面の簡単な説明】
【００６８】
【図１】変調された入力信号を復号するための受信装置の概略ブロック図である。
【図２】本発明に従って、閾値スライシングレベルを設定する方法を説明しているフローチャートである。
【図３】図２によって説明する方法に従って、閾値スライシングレベルを設定するための回路を説明しているブロック図である。

Claims

元データとフォワードエラーコレクション（FEC）情報の両方を含んでいる、変調された入力信号のスライシング方法であって、
前記方法は、少なくとも１つのスライス閾値レベルを発生することと、
前記入力信号の振幅と前記少なくとも１つの閾値レベルとを比較して、
前記入力信号が、前記閾値レベルよりも大きい時、ロジック“０”の第１の振幅指標を有し、
前記入力信号が、前記閾値レベルよりも小さい時、ロジック“０”の第２の振幅指標を有する、対応するスライスされた信号を生成することを含む方法において、
エラー補正情報を用い、
ロジック“１”（E1）として誤ってスライスされているロジック“０”の割合と、
ロジック“０”（E0）として誤ってスライスされているロジック“１”の割合とを指示する、対応するエラー信号（E0, E1）を生成する前記スライスされた信号におけるエラーを検出し、
誤ってスライスされているロジック“１”とロジック“０”の数を実質的に最小にするように前記エラー信号（E0, E1）に応答して、前記閾値レベルを設定することを特徴とする方法。
誤ってロジック“１”としてスライスされているロジック“０”の優位性があるか、または誤ってロジック“０”としてスライスされているロジック“１” の優位性があるかについて決定することと、
前記優位性が、誤ってロジック“１”としてスライスされているロジック“０”であるならば、前記スライス閾値レベルを上げる応答と、
前記優位性が、誤ってロジック“０”としてスライスされているロジック“１”であるならば、前記スライス閾値レベルを下げる応答とを含んでいる請求項１に記載の方法。
前記スライスされた信号から元データを抽出することと、
エラーを検出することと、
前記フォワードエラーコレクション情報を使って、それらのエラーを補正することと、
エラー補正後の前記エラーの率が実質的にゼロである期間中、より良いスライス閾値レベルをサーチすることとを、さらに含んでいる上記いずれか１つの請求項に従う方法。
より良いスライス閾値レベルをサーチすることを含んでおり、
検出されている前記エラー率が相対的に低い第１のレベルから、
（ａ）前記第１のレベルよりも高い第２のレベルであって、検出されている前記エラー率が、前記の相対的に低い率よりも高い、ある特定の率である第２のレベルへ、
（ｂ）前記第１のレベルよりも低い第３のレベルであって、検出されている前記エラー率が、前記の相対的に低い率よりも高い、ある特定の率である第３のレベルへ、
前記スライス閾値レベルを変更することと、
その時、それらのレベルから計算される、前記第２と第３のレベル間のレベルに対して前記スライスレベルを変化させることとを、さらに含んでいる上記いずれか１つの請求項に従う方法。
変調された入力信号のスライスする装置であって、前記入力信号が、元データとフォワードエラーコレクション（FEC）情報の両方を含んでおり、
前記装置は、少なくとも１つのスライス閾値レベル（V）を発生するためのスライス閾値発生器（20）と、
前記入力信号の振幅と前期少なくとも１つのスライス閾値レベルとを信号スライサ（3）によって比較して、
前期入力信号が、前記閾値レベルよりも大きい時、ロジック“０”の第１の振幅指標を有し、
前期入力信号が、前記閾値レベルよりも小さい時、ロジック“０”の第２の振幅指標を有する、対応するスライスされた信号を生成することを含む方法において、
前記エラー補正情報を用い、
ロジック“１”（E1）として誤ってスライスされているロジック“０”の割合と、
ロジック“０”（E0）として誤ってスライスされているロジック“１”の割合とを指示する、対応するエラー信号（E0, E1）を生成する前記スライスされた信号におけるエラーを検出するためのエラー検出器（5）と、
誤ってスライスされているロジック“１”とロジック“０”の数を実質的に最小にするように前記エラー信号（E0, E1）に応答して、前記閾値レベルを設置するための手段（14, 16-19）とを特徴とする装置。
前記スライス閾値発生器が、誤ってロジック“１”としてスライスされているロジック“０”の優位性があるか、または誤ってロジック“０”としてスライスされているロジック“１”の優位性があるかについて決定するための手段と、
前記優位性が、誤ってロジック“１”としてスライスされているロジック“０”であるならば、前記スライス閾値レベルを上げる応答と、
前記優位性が、誤ってロジック“０”としてスライスされているロジック“１”であるならば、前記スライス閾値レベルを下げる応答とを含んでいる請求項５に従う装置。
誤ってスライスされるロジック“０”または“１”のどちらに優位性があるかを決定するための前期手段（16-19）が、前記エラー信号の１つに対する応答で増加され、もう１つの信号に対する応答で減少されるカウンタを含んでいる請求項６に従う装置。
前記スライス閾値レベル発生器（20）が、前記エラー信号に対する応答に適合するように調整されているスライス閾値カウンタ（14）と、
前記カウンタの値に対して応答し、前記スライス閾値レベル（V）を供給するように調整されているデジタルからアナログへの変換器（15）とを含んでいる請求項５から７のいずれか１つに従う装置。
前記優位性カウンタによって指示されるように、前記エラーのタイプの１つに優位性があるならば、前記スライス閾値カウンタ（14）が増加され、他方に優位性があるならば、前記スライス閾値カウンタが減少されるという調整がされている請求項８に従う装置。
前記エラータイプのいずれかが生じる時はいつでも、前記スライス閾値レベルカウンタが増加されるか減少されるかという調整がされている請求項９に従う装置。
前記エラー検出が、前期検出されたエラーを補正するために動作するエラー補正器を含んでおり、エラー補正後で、前記エラー率が実質的にゼロである期間中、より良いスライス閾値レベルをサーチするように調整されている請求項５から１０のいずれか１つに従う装置。
（ｉ）検出されている前記エラー率が相対的に低い第１のレベルから、
（ａ）前記第１のレベルよりも高い第２のレベルであって、その第２のレベルで検出されている前記エラー率が、前記の相対的に低い率よりも高い、ある特定の率である第２のレベルへ、
（ｂ）前記第１のレベルよりも低い第３のレベルであって、その第３のレベルで検出されている前記エラー率が、前記の相対的に低い率よりも高い、ある特定の率である第３のレベルへ、
前記スライス閾値レベルを変更することと、その時、
（ii）それらのレベルから計算される、前記第２と第３のレベル間のレベルに対して前記スライスレベルを変化させることが調整されている請求項５から１１のいずれか１つに従う装置。