JP2006173260A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2006173260A JP2006173260A JP2004361649A JP2004361649A JP2006173260A JP 2006173260 A JP2006173260 A JP 2006173260A JP 2004361649 A JP2004361649 A JP 2004361649A JP 2004361649 A JP2004361649 A JP 2004361649A JP 2006173260 A JP2006173260 A JP 2006173260A
- Authority
- JP
- Japan
- Prior art keywords
- light irradiation
- illuminance
- semiconductor substrate
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
この発明は、ウェットエッチング処理によって絶縁膜を除去する半導体装置の製造方法及び装置に関し、特に極薄膜の絶縁膜を除去する際に除電を行なう半導体装置の製造方法及び装置に関する。 The present invention relates to a method and an apparatus for manufacturing a semiconductor device in which an insulating film is removed by wet etching, and more particularly to a method and an apparatus for manufacturing a semiconductor device that perform static elimination when removing an extremely thin insulating film.
従来の酸化膜及び窒化膜からなる絶縁膜を除去する工程において、イオン注入後の洗浄工程や環境要因で電荷が発生する。その後、希フッ酸等の薬液で絶縁膜を除去する際に、近年の微細化に伴い絶縁膜が10nm程度まで薄膜化されているため、薬液による除電作用が十分になされる前に絶縁膜が薄くなり、一時的に非常に高い電界強度となる。その結果、絶縁膜の絶縁破壊が発生し、電荷が半導体基板に抜ける際に、基板欠陥を引き起こすという問題が生じていた。 In a conventional process of removing an insulating film made of an oxide film and a nitride film, charges are generated due to a cleaning process after ion implantation and environmental factors. Thereafter, when the insulating film is removed with a chemical such as dilute hydrofluoric acid, the insulating film is thinned to about 10 nm with the recent miniaturization. It becomes thin and temporarily has a very high electric field strength. As a result, a dielectric breakdown of the insulating film occurs, causing a problem of causing a substrate defect when charges are released to the semiconductor substrate.
具体例を以下に説明する。フォトレジストをマスクとして選択的に絶縁膜を除去する処理は、Dualゲート絶縁膜の形成に使用されることが多い。半導体基板の上に公知技術で素子分離絶縁膜を形成した後、ゲート絶縁膜を半導体基板表面の全面に堆積する。その後、公知の写真製版技術でフォトレジストを形成する。この時の現像処理後の洗浄は比抵抗の高い純水で行なわれるため、絶縁物同士の摩擦により電荷が発生する。そして、フォトレジストをマスクとして選択的にゲート絶縁膜を希フッ酸等の薬品で除去する際に、基板欠陥を引き起こす。 A specific example will be described below. The process of selectively removing the insulating film using a photoresist as a mask is often used for forming a dual gate insulating film. After forming an element isolation insulating film on the semiconductor substrate by a known technique, a gate insulating film is deposited on the entire surface of the semiconductor substrate. Thereafter, a photoresist is formed by a known photolithography technique. Since the cleaning after the development processing at this time is performed with pure water having a high specific resistance, electric charges are generated by friction between the insulators. Then, a substrate defect is caused when the gate insulating film is selectively removed with a chemical such as dilute hydrofluoric acid using the photoresist as a mask.
また、蓄積された静電気により金属配線が腐食するのを防止することを目的として、Al−Si金属薄膜の所定領域を残すためにレジストパターンを形成し、その後レジストパターンを除去して水洗する工程と、ウェットエッチング工程及び水洗工程の前に絶縁基板の表面に蓄積された静電気をイオナイザーにより除去する工程を有する薄膜トランジスタの製造方法が開示されている(例えば、特許文献1参照)。 And a step of forming a resist pattern to leave a predetermined region of the Al-Si metal thin film, and then removing the resist pattern and washing with water for the purpose of preventing corrosion of the metal wiring due to accumulated static electricity. A method of manufacturing a thin film transistor is disclosed that includes a step of removing static electricity accumulated on the surface of an insulating substrate with an ionizer before a wet etching step and a water washing step (see, for example, Patent Document 1).
更に、ドライエッチング等の処理中に、荷電粒子に起因した電荷のチャージアップが発生した場合に、紫外線照射処理を行ってチャージアップの中和処理を行なう半導体装置の製造方法が開示されている(例えば、特許文献2参照)。 Further, a method for manufacturing a semiconductor device is disclosed in which, when a charge charge caused by charged particles occurs during a process such as dry etching, an ultraviolet irradiation process is performed to perform a charge-up neutralization process ( For example, see Patent Document 2).
従来の半導体装置の製造方法は以上のように行なわれていたので、フォトレジスト形成後の純水による洗浄で発生した電荷が、ウェットエッチング処理の際に絶縁膜の絶縁破壊が生じた場合に基板を抜けて、基板欠陥を引き起こすという課題があった。 Since the conventional method for manufacturing a semiconductor device has been performed as described above, the substrate generated when the dielectric breakdown of the insulating film occurs during the wet etching process due to the charge generated by cleaning with pure water after forming the photoresist. There has been a problem of causing a substrate defect.
特許文献1の薄膜トランジスタの製造方法は、金属薄膜をエッチングして電極配線を形成する工程に関するものであり、近年この工程は、ウェットエッチング処理からドライエッチング処理に移行している。また、それに対して本発明の課題を有する絶縁膜を除去する工程においては、均一性、選択比、基板へのダメージ等の観点からドライエッチングは困難であり、現在もウェットエッチング処理に変わるものが無い状態である。従って、ウェットエッチング処理の前に除電を行なう方法が求められていた。
The manufacturing method of the thin film transistor of
特許文献2の半導体装置の製造方法も、ウェットエッチング処理の前に除電を行なう方法ではなく、ドライエッチング等の処理中に荷電粒子に起因したチャージアップが発生した場合に、事後処理として紫外線照射による除電を行なっている。そして、その効果は酸化膜の劣化による真性寿命の低下を抑える程度に留まっている。また、同工程におけるチャージアップ自体についても、最近の処理条件等を含む様々な改善によりその発生を抑えることが可能となっている。
The manufacturing method of the semiconductor device of
この発明は上記のようなを課題を解決するためになされたもので、ウェットエッチング処理を行なう前に半導体基板を除電する処理を行なう半導体装置の製造方法及び装置を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a method and apparatus for manufacturing a semiconductor device that performs a process of discharging a semiconductor substrate before performing a wet etching process.
この発明の半導体装置の製造方法は、半導体基板上の絶縁膜のウェットエッチング処理を行なう前に、半導体基板を除電する処理を行なう。 In the method of manufacturing a semiconductor device according to the present invention, the semiconductor substrate is neutralized before the wet etching process is performed on the insulating film on the semiconductor substrate.
この発明によれば、希フッ酸等の薬液で絶縁膜を除去するウェットエッチング処理前に、半導体基板表面を除電する処理を追加するようにしたので、ウェットエッチング処理での電界強度上昇を防ぐ事が出来、半導体基板への欠陥を無くし、不良率の低減と信頼性に優れた半導体装置を得られる効果がある。 According to the present invention, since the process of removing the charge on the surface of the semiconductor substrate is added before the wet etching process for removing the insulating film with a chemical solution such as dilute hydrofluoric acid, an increase in electric field strength in the wet etching process can be prevented. Thus, it is possible to eliminate defects in the semiconductor substrate and to obtain a semiconductor device having a reduced defect rate and excellent reliability.
実施の形態1.
以下、この発明の実施の形態1について説明する。図1は、実施の形態1に係る半導体装置の製造方法の処理フローを示す図である。図1(a)で、半導体基板1の上に公知技術で素子分離絶縁膜2を形成した後、ゲート絶縁膜6を半導体基板1表面の全面に堆積する。続いて、図1(b)に示すように、公知の写真製版技術でフォトレジスト7を形成する。この時に、現像処理後の洗浄は比抵抗の高い純水で行なわれるため、絶縁物同士の摩擦により電荷8が発生する。
その後、図1(c)に示すように、蛍光灯等で半導体基板1表面に光9を照射し、同表面を除電する。図2は、図1中の光9の照度と半導体基板1の不良率の相関グラフである。図2から、不良率を低減するためには、光9の照度は少なくとも200ルクス以上必要であることが分かる。最後に、図1(d)に示すように、フォトレジスト7をマスクとして選択的にゲート絶縁膜6を希フッ酸等の薬液で除去する。
Thereafter, as shown in FIG. 1C, the surface of the
以上のように、実施の形態1によれば、希フッ酸等の薬液で絶縁膜を除去するウェットエッチング処理の前に、半導体基板表面を除電する処理を追加するようにしたので、エッチング途中の電界強度上昇を防ぐ事が出来、半導体基板1への欠陥を無くし、不良率及び信頼性に優れた半導体装置を得られる効果がある。
As described above, according to the first embodiment, the process of removing the charge on the semiconductor substrate surface is added before the wet etching process of removing the insulating film with a chemical solution such as dilute hydrofluoric acid. It is possible to prevent an increase in electric field strength, eliminate defects in the
実施の形態2.
以下、この発明の実施の形態2を説明する。図3は、実施の形態2に係る光照射処理機構を備えた現像装置の構成図である。実施の形態1の除電(図1(c))を行なう機構を現像装置やウェットエッチング装置に付加すれば、工程数を増やすことなく同様の効果を得ることが出来る。図3において、現像装置は、半導体基板1を保持する真空チャック10と現像カップ11、現像ノズルアーム12、現像ノズル13、リンスノズル14、光照射ユニット15、照度計16、照度コントロールユニット17を備えている。なお、光照射ユニット15と照度計16、照度コントロールユニット17以外は従来の現像装置の構成と同等である。
The second embodiment of the present invention will be described below. FIG. 3 is a configuration diagram of a developing device including the light irradiation processing mechanism according to the second embodiment. If a mechanism for performing static elimination (FIG. 1C) according to the first embodiment is added to a developing device or a wet etching device, the same effect can be obtained without increasing the number of steps. In FIG. 3, the developing device includes a
次に、動作について説明する。真空チャック10で固定した半導体基板1を回転させながら、現像ノズル13より現像液を吐出する。そして、半導体基板1表面に均一に現像液を塗布してフォトレジストを現像する。その後、リンスノズル14より半導体基板1表面にリンス液と純水を順次吐出し、現像処理を完了する。その後、光照射ユニット15より光を照射し、半導体基板1表面の照度を照度計16で検出し、照度コントロールユニット17で照度を200ルクス以上に保持することで除電を行なう。
Next, the operation will be described. The developer is discharged from the developing
図4は、実施の形態2に係る光照射処理室を別途設けた構成図である。光照射処理室21には図3の光照射ユニット15、照射計16、照度コントロールユニット17を備えている。図3では現像処理室内で光照射処理を行なっているが、図4に示すように、現像処理完了後に、半導体基板1を搬送カセット20に収納する前に、光照射処理室21で光照射処理を行なうこともできる。
FIG. 4 is a configuration diagram in which a light irradiation processing chamber according to
以上のように、実施の形態2によれば、光照射処理機構(光照射ユニット15、照度計16、照度コントロールユニット17)を現像装置に組み込み、或いは光照射処理室21を設けることで、工程数を増やすことなく実施の形態1と同様の効果が得られる。
As described above, according to the second embodiment, the light irradiation processing mechanism (
実施の形態3.
以下、この発明の実施の形態3を説明する。図5は、実施の形態3に係る光照射処理機構を設けたウェットエッチング装置の構成図である。図5において、ウェットエッチング装置は、半導体基板1を収納する搬送カセット20、薬液22が満たされた薬液層23、排水口24、補助排水口25、光照射ユニット15、照度計16、照度コントロールユニット17を備えている。なお、光照射ユニット15、照度計16、照度コントロールユニット17以外は従来構成のウェットエッチング装置である。
Embodiment 3 FIG.
The third embodiment of the present invention will be described below. FIG. 5 is a configuration diagram of a wet etching apparatus provided with a light irradiation processing mechanism according to the third embodiment. In FIG. 5, the wet etching apparatus includes a
次に、動作について説明する。先ず、半導体基板1に対して、光照射ユニット15より光を照射する。半導体基板1表面の照度を照度計16で検出し、照度コントロールユニット17で照度を200ルクス以上に保持することで半導体基板1の除電を行なう。次に、半導体基板1を収納した搬送カセット20を薬液層23に入れ、薬液22に十分に浸漬する。所定の時間に達したら搬送カセット20を薬液層23から取り出し、エッチング処理を完了する。この時に、薬液22が溢れる場合には補助排水口25から排水する。
Next, the operation will be described. First, the
図6は、実施の形態3に係る光照射処理室を別途設けた構成図である。図6において、処理待機室26に配置された半導体基板が搬送カセット20に収納されて、光照射処理室21、薬液処理室27、純水処理室28、乾燥処理室29の順に搬送ロボット30で運ばれる。光照射処理室21には図5の光照射ユニット15、照射計16、照度コントロールユニット17を備えている。図5ではウェットエッチング装置で光照射処理を行なっているが、図6に示すように、薬液処理室27へ半導体基板が搬入される前に、光照射処理室21で光照射処理を行なうこともできる。
FIG. 6 is a configuration diagram in which a light irradiation processing chamber according to Embodiment 3 is separately provided. In FIG. 6, the semiconductor substrate disposed in the
以上のように、実施の形態3によれば、光照射処理機構(光照射ユニット15、照度計16、照度コントロールユニット17)をウェットエッチング装置に組み込み、或いは薬液処理室27の前に光照射処理室21を設けることで、工程数を増やすことなく実施の形態1と同様の効果が得られる。
As described above, according to the third embodiment, the light irradiation processing mechanism (
1 半導体基板、2 素子分離絶縁膜、6 ゲート絶縁膜、7 フォトレジスト、8 電荷、9 光、10 真空チャック、11 現像カップ、12 現像ノズルアーム、13 現像ノズル、14 リンスノズル、15 光照射ユニット、16 照度計、17 照度コントロールユニット、18 現像処理室、19 搬送アーム、20 搬送カセット、21 光照射処理室、22 薬液、23 薬液層、24 排水口、25 補助排水口、26 処理待機室、27 薬液処理室、28 純水処理室、29 乾燥処理室、30 搬送ロボット。
DESCRIPTION OF
Claims (8)
前記光照射の照度を検出する照度計と、
前記照度計が検出した照度から前記光照射ユニットを制御する照度コントロールユニットとを備えることを特徴とする半導体装置の製造装置。 A light irradiation unit for irradiating the semiconductor substrate with light to neutralize the semiconductor substrate;
An illuminometer for detecting the illuminance of the light irradiation;
An illuminance control unit that controls the light irradiation unit from the illuminance detected by the illuminance meter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004361649A JP4524457B2 (en) | 2004-12-14 | 2004-12-14 | Method and apparatus for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004361649A JP4524457B2 (en) | 2004-12-14 | 2004-12-14 | Method and apparatus for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006173260A true JP2006173260A (en) | 2006-06-29 |
JP4524457B2 JP4524457B2 (en) | 2010-08-18 |
Family
ID=36673694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004361649A Expired - Fee Related JP4524457B2 (en) | 2004-12-14 | 2004-12-14 | Method and apparatus for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4524457B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016672A (en) * | 2011-07-05 | 2013-01-24 | Renesas Electronics Corp | Semiconductor device manufacturing method |
WO2013077075A1 (en) * | 2011-11-25 | 2013-05-30 | シャープ株式会社 | Semiconductor substrate etching method and etching device |
CN104681461A (en) * | 2013-11-29 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | Method for detecting electric charge damage in photolithography technique |
CN108231614A (en) * | 2016-12-14 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | A kind of method of crystal column surface residual charge amount after detection ion implanting |
CN112530794A (en) * | 2020-12-01 | 2021-03-19 | 泉芯集成电路制造(济南)有限公司 | Photoetching method, semiconductor device and manufacturing method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63303082A (en) * | 1987-06-01 | 1988-12-09 | Hitachi Ltd | Treating apparatus |
JPH02271625A (en) * | 1989-04-13 | 1990-11-06 | Fujitsu Ltd | Wet etching method |
JPH04152519A (en) * | 1990-10-16 | 1992-05-26 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH07221311A (en) * | 1994-02-01 | 1995-08-18 | Matsushita Electron Corp | Manufacture of thin film transistor |
JPH0966270A (en) * | 1995-06-19 | 1997-03-11 | Dainippon Screen Mfg Co Ltd | Substrate treatment apparatus |
JP2004289032A (en) * | 2003-03-25 | 2004-10-14 | Semiconductor Leading Edge Technologies Inc | Ultra-violet light irradiation device, etching device, etching method, and manufacturing method of semiconductor device |
-
2004
- 2004-12-14 JP JP2004361649A patent/JP4524457B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63303082A (en) * | 1987-06-01 | 1988-12-09 | Hitachi Ltd | Treating apparatus |
JPH02271625A (en) * | 1989-04-13 | 1990-11-06 | Fujitsu Ltd | Wet etching method |
JPH04152519A (en) * | 1990-10-16 | 1992-05-26 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
JPH07221311A (en) * | 1994-02-01 | 1995-08-18 | Matsushita Electron Corp | Manufacture of thin film transistor |
JPH0966270A (en) * | 1995-06-19 | 1997-03-11 | Dainippon Screen Mfg Co Ltd | Substrate treatment apparatus |
JP2004289032A (en) * | 2003-03-25 | 2004-10-14 | Semiconductor Leading Edge Technologies Inc | Ultra-violet light irradiation device, etching device, etching method, and manufacturing method of semiconductor device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013016672A (en) * | 2011-07-05 | 2013-01-24 | Renesas Electronics Corp | Semiconductor device manufacturing method |
US9142443B2 (en) | 2011-07-05 | 2015-09-22 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
WO2013077075A1 (en) * | 2011-11-25 | 2013-05-30 | シャープ株式会社 | Semiconductor substrate etching method and etching device |
CN104681461A (en) * | 2013-11-29 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | Method for detecting electric charge damage in photolithography technique |
CN108231614A (en) * | 2016-12-14 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | A kind of method of crystal column surface residual charge amount after detection ion implanting |
CN112530794A (en) * | 2020-12-01 | 2021-03-19 | 泉芯集成电路制造(济南)有限公司 | Photoetching method, semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4524457B2 (en) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101281379A (en) | Method for removing photoresist as well as method for reworking of photoetching technology | |
US20120193763A1 (en) | Method of manufacturing semiconductor device, semiconductor device and resist coater | |
KR100779887B1 (en) | Method of processing substrate and chemical used in the same | |
US8518634B2 (en) | Cleaning process for semiconductor device fabrication | |
JP2012256726A (en) | Rework method for resist film, manufacturing method for semiconductor device, and substrate processing system | |
JP4524457B2 (en) | Method and apparatus for manufacturing semiconductor device | |
US20060088784A1 (en) | Effective photoresist stripping process for high dosage and high energy ion implantation | |
US20060093968A1 (en) | Method of processing substrate and chemical used in the same | |
US20100167213A1 (en) | Semiconductor device manufacturing method | |
US6797456B1 (en) | Dual-layer deep ultraviolet photoresist process and structure | |
US6787484B2 (en) | Method of reducing visible light induced arcing in a semiconductor wafer manufacturing process | |
JP2001326173A (en) | Pattern-forming method | |
US20010010229A1 (en) | Ozone cleaning of wafers | |
US6689541B1 (en) | Process for forming a photoresist mask | |
JP2008066467A (en) | Pattern forming method | |
US20220091513A1 (en) | Film structure for electric field assisted bake process | |
US20100163294A1 (en) | Method for forming metal line of semiconductor device | |
JP2004207590A (en) | Method of manufacturing semiconductor device | |
KR20040046704A (en) | method for fabricating storage node electrodes in capacitor | |
JP2011029562A (en) | Processing method of semiconductor-wafer end face, and manufacturing method of semiconductor device | |
KR100685392B1 (en) | Method for fabricating semiconductor device | |
KR100971324B1 (en) | Photolithography process method and wafer cooling unit for preventing ion charging on wafer | |
KR19980026563A (en) | How to remove photoresist | |
KR0156148B1 (en) | Fabrication method of semiconductor device | |
KR100527375B1 (en) | A developing method for eliminating defects in gate patterning process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071204 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |