JP2006166582A - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP2006166582A
JP2006166582A JP2004353708A JP2004353708A JP2006166582A JP 2006166582 A JP2006166582 A JP 2006166582A JP 2004353708 A JP2004353708 A JP 2004353708A JP 2004353708 A JP2004353708 A JP 2004353708A JP 2006166582 A JP2006166582 A JP 2006166582A
Authority
JP
Japan
Prior art keywords
reverse
current
gate
voltage
reverse blocking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004353708A
Other languages
Japanese (ja)
Other versions
JP4635587B2 (en
Inventor
Takeaki Tabata
壮章 田畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2004353708A priority Critical patent/JP4635587B2/en
Publication of JP2006166582A publication Critical patent/JP2006166582A/en
Application granted granted Critical
Publication of JP4635587B2 publication Critical patent/JP4635587B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To attain high efficiency for a power converter by suppressing generation loss of a reverse blocking IGBT constituting the power converter. <P>SOLUTION: This power converter, using a bidirectional switch SWr formed by connecting reverse blocking IGbtQur, Qru to each other in reverse parallel as a switching element, includes current detectors CTf, CTr for separately detecting currents running through gate terminals of elements Qur, Qru and a comparator for comparing the detected current values. The IGBT applied with a reverse voltage is detected and its gate voltage is turned on, thus suppressing generation of a leak current. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、双方向スイッチを用いた電力変換装置、例えば、交流から任意の交流電力に直接変換するマトリックスコンバータ(またはサイクロコンバータ)などの電力変換装置、特にスイッチング素子として用いられる逆阻止型半導体素子の駆動方式を改良した電力変換装置に関する。   The present invention relates to a power conversion device using a bidirectional switch, for example, a power conversion device such as a matrix converter (or a cycloconverter) that directly converts alternating current to arbitrary alternating current power, particularly a reverse blocking semiconductor element used as a switching element. The present invention relates to a power conversion device having an improved driving system.

現在最も多く使用されている変換装置は例えば図9(a)のように、交流電源VsをスイッチSrp,Srn,Ssp,Ssn,Stp,Stnにより任意にオン・オフさせることで一旦直流に変換し、直流に変換された電力をスイッチSup,Sun,Svp,Svn,Swp,Swnを任意にオン・オフさせて負荷Mに供給するタイプである。
一般的な交流交流直接変換装置としては、例えば図9(b)のようなマトリックスコンバータ(またはサイクロコンバータ)がある。これは、電源Vsと負荷Mの間に、双方向スイッチSru,Srv,Srw,Ssu,Ssv,Ssw,Stu,Stv,Stwを図示のように接続することで、交流電源Vsから供給される交流電力を任意の交流に直接変換して、負荷Mへ供給するものである。
For example, as shown in FIG. 9A, the most frequently used conversion device converts the AC power source Vs to DC by arbitrarily turning it on / off with switches Srp, Srn, Ssp, Ssn, Stp, Stn. In this type, the switch Sup, Sun, Svp, Svn, Swp, Swn is arbitrarily turned on / off to supply the power converted into direct current to the load M.
As a general AC / AC direct conversion device, for example, there is a matrix converter (or a cycloconverter) as shown in FIG. This is because the bidirectional switches Sru, Srv, Srw, Ssu, Ssv, Ssw, Stu, Stv, Stw are connected as shown in the figure between the power source Vs and the load M, and the AC supplied from the AC power source Vs. Electric power is directly converted into arbitrary alternating current and supplied to the load M.

図9(b)では、図9(a)に比べてスイッチが多くなる反面、図9(a)のような大きな容量を持つコンデンサCdcが不要になることで、電力変換装置の小型化と長寿命化が期待できる。
図9(b)で用いるスイッチとしては、双方向にオン・オフ制御できるデバイスが必要になる。ところで、電力変換装置に使用されるスイッチングデバイスは、サイリスタを始めGTOサイリスタ、トランジスタ、MOSFET(金属酸化膜電界効果トランジスタ)などから、IGBT(絶縁ゲートバイポーラトランジスタ)が最も主流となってきた。MOSFETを用いたスイッチ回路は、例えば特許文献1に開示されている。
In FIG. 9B, the number of switches is larger than that in FIG. 9A, but the capacitor Cdc having a large capacity as shown in FIG. Life expectancy can be expected.
As a switch used in FIG. 9B, a device capable of bidirectional on / off control is required. By the way, IGBTs (insulated gate bipolar transistors) have become the most popular switching devices used in power converters, including thyristors, GTO thyristors, transistors, and MOSFETs (metal oxide field effect transistors). A switch circuit using a MOSFET is disclosed in Patent Document 1, for example.

しかしながら、一般のIGBTは逆方向の耐圧がないため、ダイオードを逆並列に接続する。図10(a)に示すような任意のスイッチSij(i=r,s,t、j=u,v,w)をIGBTで実現するためには、例えば図10(b)のようにIGBTを互いに逆直列にして用いられる。なお、図10(b)ではスイッチSijに流れる電流は、IGBTQf→ダイオードDrまたはIGBTQr→ダイオードDfのように、2つのデバイスを通流することになる。このため、電流が流れることによってデバイスに発生する損失が2倍になるため、効率の低下を招く。   However, since a general IGBT does not have a reverse breakdown voltage, diodes are connected in antiparallel. In order to realize an arbitrary switch Sij (i = r, s, t, j = u, v, w) as shown in FIG. 10A with an IGBT, for example, as shown in FIG. Used in reverse series with each other. In FIG. 10B, the current flowing through the switch Sij flows through two devices such as IGBTQf → diode Dr or IGBTQr → diode Df. For this reason, since the loss which generate | occur | produces in a device by flowing an electric current doubles, it causes a fall of efficiency.

その解消を図るため、近年逆方向の耐圧を持つ逆阻止型IGBTが開発され、この逆阻止型IGBTを用いることで電流の流通経路が1つになり、効率を向上させることができる。逆阻止型IGBTを用いたスイッチを、図10(c)に示す。
一方、図9(b)のようなマトリックスコンバータを制御する場合の、双方向スイッチSijに対するオン・オフ制御指令については、特に次の2点に注意する必要がある。(1)電源Vsの短絡を防止するために、デッドタイムを設ける。
(2)負荷Mの開放を防止するために、負荷電流を転流させる重なり期間を設ける。
In order to solve this problem, a reverse blocking IGBT having a reverse breakdown voltage has been developed in recent years. By using this reverse blocking IGBT, the current flow path becomes one and the efficiency can be improved. A switch using a reverse blocking IGBT is shown in FIG.
On the other hand, regarding the on / off control command for the bidirectional switch Sij when controlling the matrix converter as shown in FIG. (1) In order to prevent a short circuit of the power supply Vs, a dead time is provided.
(2) In order to prevent the load M from being released, an overlapping period for commutating the load current is provided.

転流パターンについては、例えば特許文献2,3に開示されている。図12,13を参照して転流モードについて説明する。説明を簡単にするため、スイッチ回路として、図12に示すような回路Muを用いるものとし、これを逆阻止IGBTで構成した例を同図(a)に示す。
いま、電源VsのR,S,T相電圧を、図12(b)に示すVr,Vs,Vtで示す3相波形とすると、期間IIIの時刻t0においてそれぞれEr,Es,Etで示される電圧の関係は、Er>Es>Etである。
The commutation pattern is disclosed in Patent Documents 2 and 3, for example. The commutation mode will be described with reference to FIGS. In order to simplify the description, a circuit Mu as shown in FIG. 12 is used as a switch circuit, and an example in which this is configured by a reverse blocking IGBT is shown in FIG.
Now, assuming that the R, S, and T phase voltages of the power source Vs are three-phase waveforms indicated by Vr, Vs, and Vt shown in FIG. 12B, voltages indicated by Er, Es, and Et at time t0 in period III, respectively. The relationship is Er>Es> Et.

図13(a)はQru,Qurにオン指令が与えられ、Qurに電流が流れている状態を示す。ここでQruにもオン指令が与えられているが、電流方向が逆方向なので電流は流れない。この状態から、Es⇒Vuに負荷電流が転流する状態を説明する。
まず、図13(b)のようにQusにオン指令を与える。Er>Esであるから、Qusには逆方向に電圧が印加されており、負荷電流の状態は変化しない。
FIG. 13A shows a state in which an ON command is given to Qru and Qur and a current is flowing through Qur. Here, an ON command is also given to Qru, but no current flows because the current direction is the reverse direction. A state where the load current commutates from this state to Es⇒Vu will be described.
First, an ON command is given to Qus as shown in FIG. Since Er> Es, a voltage is applied to Qus in the reverse direction, and the state of the load current does not change.

次に、図13(c)のように、Qurにオフ指令を与える。負荷電流は、電流を継続しようとするため、Qusを介してEs⇒Vuに転流する。QurがオフしQusが通流したため、QurにはEr−Esの電圧が順方向に印加される。したがって、逆並列に接続されているQruには逆方向に電圧が印加される。
ついで、図13(d)のように、Qsuにオン指令を与える。先にQusがオンしているため、また、Qsuは負荷電流の方向と逆向きであるから、負荷電流の状態は変化しない。
さらに、図13(e)のように、Qruにオフ指令を与える。Qruには電圧が逆方向に印加されているため、負荷電流の状態は変化しない。
Next, an off command is given to Qur as shown in FIG. The load current commutates from Es to Vu via Qus in order to continue the current. Since Qur is turned off and Qus flows, Er-Es voltage is applied to Qur in the forward direction. Therefore, a voltage is applied in the reverse direction to Qru connected in antiparallel.
Then, as shown in FIG. 13D, an on command is given to Qsu. Since Qus is turned on first, and since Qsu is opposite to the direction of the load current, the state of the load current does not change.
Further, an off command is given to Qru as shown in FIG. Since a voltage is applied to Qru in the reverse direction, the state of the load current does not change.

図13で転流状態の例について説明したが、転流状態を変化させるためには、4つの素子へのオン・オフ指令を変化させるタイミングがあり、さらには電源短絡防止のためのデッドタイム(図13の例では、QurとQsuの同時オン指令防止)、負荷電流開放防止のための重なり期間(図13の例では、QurとQusの同時オン期間)を設ける必要がある。一方、4つの素子へのオン・オフ信号変化のタイミングで負荷電流の状態が変化するのは、或る1素子のオン・オフ指令が変化したときのみ(図13の例では、(c)のみ)である。   Although the example of the commutation state has been described with reference to FIG. 13, in order to change the commutation state, there is a timing for changing the on / off command to the four elements, and further, a dead time ( In the example of FIG. 13, it is necessary to provide an overlap period (in the example of FIG. 13, the simultaneous ON period of Qur and Qus) for preventing the load current from being released). On the other hand, the load current changes at the timing of the on / off signal change to the four elements only when the on / off command of one element changes (in the example of FIG. 13, only (c)). ).

特開2000−269353号公報JP 2000-269353 A 特開2003−333851号公報JP 2003-333851 A 特開2004−229492号公報JP 2004-229492 A

しかし、逆阻止IGBTには次のような問題がある。すなわち、図11のように逆阻止IGBTに逆方向の電圧が印加(VCE<0)されている場合は、ゲート端子のオン・オフ信号にかかわらず電流を阻止するが、逆方向に電圧が印加されているときの漏れ電流Ireakは、ゲート端子にオン信号が与えられているときに比べ、オフ信号が与えられているときの方が大きい(この点について、必要ならば「OHM2003年4月号」p.54〜56“新しいパワーデバイス マトリックスコンバータに適用される逆阻止IGBT”の項参照されたい)。   However, the reverse blocking IGBT has the following problems. That is, as shown in FIG. 11, when a reverse voltage is applied to the reverse blocking IGBT (VCE <0), the current is blocked regardless of the ON / OFF signal of the gate terminal, but the voltage is applied in the reverse direction. The leakage current Ireak is larger when the off signal is applied than when the on signal is applied to the gate terminal (this point is referred to as “OHM April 2003 issue if necessary). Pp. 54-56, “New Reverse Power IGBTs Applied to Matrix Converters”.

したがって、逆電圧が印加されている期間にオフ信号が与えられると、漏れ電流が大きいため逆阻止IGBTの発生損失が増え、装置の効率低下につながるという問題がある。
また、各逆阻止IGBTの電圧印加方向を検出する簡単な手段として、逆阻止IGBTの両端に抵抗による分圧回路を接続するものが考えられるが、外部回路が大きくなるだけでなく、例えば制御信号の伝達などに絶縁回路が必要になること、双方向に電圧を検出する必要があるなど、装置の大型化,コストアップにつながるという問題がある。
したがって、この発明の課題は、電力変換装置を構成する逆阻止IGBTの発生損失を低減し、電力変換装置の効率を向上させることにある。
Therefore, when an off signal is applied during a period in which a reverse voltage is applied, the leakage current is large, so that the loss of reverse blocking IGBT increases, leading to a reduction in device efficiency.
In addition, as a simple means for detecting the voltage application direction of each reverse blocking IGBT, a voltage dividing circuit with a resistor connected to both ends of the reverse blocking IGBT can be considered. Insulation circuit is necessary for transmission, and voltage must be detected in both directions.
Therefore, the subject of this invention is to reduce the generation | occurrence | production loss of the reverse blocking IGBT which comprises a power converter device, and to improve the efficiency of a power converter device.

このような課題を解決するため、請求項1の発明では、コレクタ−エミッタ間に印加される順方向の電圧は、ゲート駆動回路からゲート端子に対して順電圧または逆電圧を与えることで制御し、コレクタ−エミッタ間に印加される逆方向の電圧は阻止する機能を有する逆阻止型半導体素子を、互いに逆並列に接続した双方向スイッチからなる電力変換装置において、
互いに逆並列に接続される前記逆阻止型半導体素子のゲート端子に流れる電流を個別に検出する電流検出手段と、検出された電流値を比較する比較手段とを設けたことを特徴とする。
In order to solve such problems, in the invention of claim 1, the forward voltage applied between the collector and the emitter is controlled by applying a forward voltage or a reverse voltage from the gate drive circuit to the gate terminal. In a power conversion device comprising a bidirectional switch in which reverse blocking semiconductor elements having a function of blocking a reverse voltage applied between a collector and an emitter are connected in antiparallel with each other,
Current detecting means for individually detecting currents flowing through the gate terminals of the reverse blocking semiconductor elements connected in antiparallel with each other and comparison means for comparing the detected current values are provided.

上記請求項1の発明においては、前記比較手段による比較結果に応じて前記逆阻止型半導体素子のオン・オフを決定することができ(請求項2の発明)、請求項1または2の発明においては、前記電流検出手段の出力を、前記双方向スイッチを構成し逆阻止型半導体素子対応に設けられるゲート駆動回路にそれぞれ入力するとともに、前記比較手段をゲート駆動回路に設け、この比較手段にて前記検出された電流値を比較することができる(請求項3の発明)。また、請求項1の発明においては、前記電流検出手段の出力を全て制御装置に取り込み、制御装置による演算結果に応じて前記逆阻止型半導体素子のオン・オフを決定することができる(請求項4の発明)。   In the first aspect of the invention, the on / off state of the reverse blocking semiconductor element can be determined according to the comparison result by the comparison means (the second aspect of the invention). The output of the current detection means is input to a gate drive circuit that constitutes the bidirectional switch and is provided corresponding to the reverse blocking semiconductor element, and the comparison means is provided in the gate drive circuit. The detected current values can be compared (invention of claim 3). Further, in the first aspect of the present invention, all the outputs of the current detection means are taken into the control device, and the on / off state of the reverse blocking semiconductor element can be determined according to the calculation result by the control device. Invention of 4).

この発明は、上記課題を解決するため、IGBTのゲート電流特性を利用するものと言える。図7にIGBTとその駆動回路例を示し、図8にIGBTのゲート電荷の特性を示す。
一般に、IGBTはゲート端子とエミッタ端子間に、任意に電圧を印加することでIGBTに流れる電流を制御することができる。通常は、制御装置からのオン・オフ信号に基き、ゲート駆動回路(GDU)と呼ばれる増幅器などによりIGBTのゲート電圧を制御する。
In order to solve the above problems, the present invention can be said to utilize the gate current characteristics of the IGBT. FIG. 7 shows an IGBT and an example of its driving circuit, and FIG. 8 shows the characteristics of the gate charge of the IGBT.
In general, an IGBT can control a current flowing through the IGBT by arbitrarily applying a voltage between a gate terminal and an emitter terminal. Normally, the gate voltage of the IGBT is controlled by an amplifier called a gate drive circuit (GDU) based on an on / off signal from a control device.

IGBTの各端子間には図7(a)のように、浮遊容量Cge,Ccg,Cceが存在する。ゲート電圧VGEをステップ関数で与えると、オン時にはCgeに電荷を充電すると同時にコレクタ・エミッタ間に印加されるコレクタ電圧VCEが減少することでCcgに充電する動作をするため、図8(a)のようにゲート電圧VGEが一定になる期間が存在する。また、オフ時においても同様に、Cgeの電荷を放電すると同時にコレクタ電圧VCEが増加することで、Ccgの電荷を放電する方向にゲート電流IGが流れ、ゲート電圧VGEが一定になる期間が存在する。   As shown in FIG. 7A, stray capacitances Cge, Ccg, and Cce exist between the terminals of the IGBT. When the gate voltage VGE is given as a step function, when Cge is charged, when Cge is charged, at the same time the collector voltage VCE applied between the collector and the emitter decreases, and the operation of charging Ccg is performed. Thus, there is a period in which the gate voltage VGE is constant. Similarly, when the Cge charge is discharged, the collector voltage VCE increases at the same time when the Cge charge is discharged, so that there is a period in which the gate current IG flows in the direction of discharging the Ccg charge and the gate voltage VGE becomes constant. .

上記のような現象は、図8(a)のようにコレクタ電圧VCEが大きいほどCcgは大きくなり、その結果、ゲート電流IGの電荷量Qgが大きくなる。例えば、図8(a)においてVCEがx<zの場合、図8(b)のようにQgが大きくなる。その結果、ゲート電流IGは図8(b)のように、x(Qg1)からz(Qg3)のように波形が変化することになる。   In the above phenomenon, as the collector voltage VCE increases as shown in FIG. 8A, Ccg increases, and as a result, the charge amount Qg of the gate current IG increases. For example, in FIG. 8A, when VCE is x <z, Qg increases as shown in FIG. 8B. As a result, the waveform of the gate current IG changes from x (Qg1) to z (Qg3) as shown in FIG. 8B.

一方、逆阻止IGBTも、順方向の電圧に対しては、通常のIGBTと同様の動作となる。例えば、IGBTはゲート端子とエミッタ端子間に順電圧を与えれば電流は通流し、IGもQgも一般のIGBTと同じになる。
このような特徴と、逆阻止IGBTに対し逆方向に電圧が印加されているときに、ゲート端子にオン信号を与えれば漏れ電流が減少する特性を利用して、電力変換装置の高効率化を図る、と言うのがこの発明の課題と言える。
On the other hand, the reverse blocking IGBT also operates in the same manner as a normal IGBT with respect to a forward voltage. For example, when a forward voltage is applied between the gate terminal and the emitter terminal of the IGBT, a current flows, and both IG and Qg are the same as a general IGBT.
Utilizing this characteristic and the characteristic that leakage current decreases when an ON signal is applied to the gate terminal when a voltage is applied in the reverse direction with respect to the reverse blocking IGBT, the power converter can be made highly efficient. It can be said that it is the subject of the present invention.

この発明によれば、逆阻止IGBTの漏れ電流特性、およびIGBTスイッチング時のゲート電流変化の特性に着目することで、逆電圧となっているIGBTを小型かつ安価な構成で検出することが可能となり、マトリックスコンバータ等の電力変換装置の効率向上を図ることができる。   According to the present invention, by paying attention to the leakage current characteristic of the reverse blocking IGBT and the characteristic of the gate current change at the time of IGBT switching, it becomes possible to detect the reverse voltage IGBT with a small and inexpensive configuration. In addition, the efficiency of power conversion devices such as matrix converters can be improved.

図1はこの発明の原理を示す回路構成図である。
ここでは、逆阻止IGBTQru,Qurを互いに逆並列に接続して双方向スイッチSWrを構成する。各逆阻止IGBTのゲート−エミッタ間には、図示されない制御装置から入力されるオン・オフ信号にもとづき、ゲート電圧を出力するゲート駆動回路GDUf,GDUrが接続されている。また、Qru,Qurに流れるゲート電流を検出するために電流検出器CTf,CTrを挿入し、その出力信号を判定回路IGCに入力する。CTf,CTrの出力信号は積分回路I、サンプルホールド回路S/Hを介して比較器Cmpに入力される。
FIG. 1 is a circuit diagram showing the principle of the present invention.
Here, the reverse blocking IGBTs Qru and Qur are connected in antiparallel to each other to form the bidirectional switch SWr. Gate drive circuits GDUf and GDUr for outputting a gate voltage are connected between the gate and emitter of each reverse blocking IGBT based on an ON / OFF signal input from a control device (not shown). Further, current detectors CTf and CTr are inserted in order to detect the gate current flowing in Qru and Qur, and the output signals are input to the determination circuit IGC. The output signals of CTf and CTr are input to the comparator Cmp via the integration circuit I and the sample hold circuit S / H.

図2Aは図1の応用例を示す回路図、図2Bはその動作波形図である。
図2Aは図1の双方向スイッチSWrと同じ構成の双方向スイッチSWsを、SWrと直列に接続し、その直列接続回路を可変電源Er−sに接続するとともに、SWrとSWsとの接続点とEr−sの負極端子間に負荷Lを接続したものである。なお、SWsについてもゲート駆動回路GDUf,GDUrと判定回路IGCが設けられるが、ここでは図示を省略している。
2A is a circuit diagram showing an application example of FIG. 1, and FIG. 2B is an operation waveform diagram thereof.
FIG. 2A shows a bidirectional switch SWs having the same configuration as that of the bidirectional switch SWr of FIG. 1, connected in series with SWr, a series connection circuit connected to the variable power supply Er-s, and a connection point between SWr and SWs. The load L is connected between the negative terminals of Er-s. Note that gate drive circuits GDUf and GDUr and a determination circuit IGC are also provided for SWs, but illustration thereof is omitted here.

いま、図2Bのようにr群スイッチにオン指令を与え、Er−sからQruを介して負荷Lに電流Io1が流れている状態から、r群スイッチをオフしs群スイッチをオンに切り換える場合について説明する。
r群スイッチがオンのときはSWrをオン、すなわちQruとQurをオンさせる。次に、r群スイッチからs群スイッチに切り換えるときに、電源短絡および負荷開放を防止するために、以下のようにスイッチを切り換える。
(1)時刻t0でQsuにオン信号を入力する。Qsuには逆電圧が印加されるため、QsuのVCEは減少しない。したがって、帰還容量によるQgの増加はない。
Now, when an on command is given to the r group switch as shown in FIG. 2B and the current Io1 flows from the Er-s to the load L via Qru, the r group switch is turned off and the s group switch is turned on. Will be described.
When the r group switch is on, SWr is turned on, that is, Qru and Qur are turned on. Next, when switching from the r group switch to the s group switch, the switch is switched as follows in order to prevent a power supply short circuit and a load opening.
(1) An on signal is input to Qsu at time t0. Since a reverse voltage is applied to Qsu, the VCE of Qsu does not decrease. Therefore, there is no increase in Qg due to the feedback capacitance.

(2)時刻t1でQruにオフ信号を入力する。Qruはオフしようとし、コレクタ電圧が上昇する。このため、帰還容量を充電する動作が発生するため、図2BのようにQgが増加する。また、Qruのコレクタ電圧が上昇すると、Qurに逆電圧が印加される。
さらに、負荷Lは電流Io1によって蓄えられたエネルギーを放出するために、上記(1)でオン信号によりオンしているQsuを介して電流Io2が流れる(図2A参照)。
(3)時刻t2でQusにオン信号を入力する。(2)でQsuがオンしていることから、Qusの飽和電圧VCE(sat)分のみ逆電圧が印加されている。したがって、Qgの増加はない。
(4)時刻t3でQurにオフ信号を入力する。Qurには逆電圧が印加されているため、オンしない。したがって、Qgの増加はない。
(2) An off signal is input to Qru at time t1. Qru tries to turn off and the collector voltage rises. For this reason, since the operation | movement which charges a feedback capacity | capacitance generate | occur | produces, Qg increases like FIG. 2B. Further, when the collector voltage of Qru rises, a reverse voltage is applied to Qur.
Furthermore, since the load L releases the energy stored by the current Io1, the current Io2 flows through the Qsu that is turned on by the ON signal in the above (1) (see FIG. 2A).
(3) An on signal is input to Qus at time t2. Since Qsu is turned on in (2), a reverse voltage is applied only for the saturation voltage VCE (sat) of Qus. Therefore, there is no increase in Qg.
(4) An off signal is input to Qur at time t3. Since a reverse voltage is applied to Qur, it does not turn on. Therefore, there is no increase in Qg.

以上のように、Qgの増加はQruのみである。判定回路IGCは、Qru,Qurのゲート電流を検出する電流検出器CTf,CTrを、積分回路Iで積分することでQgを測定する。そして、時刻t3以降に各サンプルホールド回路S/Hで検出した信号を、比較器Cmpで比較することで、どちらの素子がターンオフしたかが判断できる。例えば図2Bの場合、QgはQru>Qurであるから、Qruがターンオフしたことが分かる。すなわち、Qruと並列に接続されているQurには、逆電圧が印加されていることになる。   As described above, the increase in Qg is only Qru. The determination circuit IGC measures Qg by integrating the current detectors CTf and CTr that detect the gate currents of Qru and Qur with the integration circuit I. Then, by comparing the signal detected by each sample and hold circuit S / H after time t3 with the comparator Cmp, it can be determined which element is turned off. For example, in the case of FIG. 2B, since Qg is Qru> Qur, it can be seen that Qru is turned off. That is, a reverse voltage is applied to Qur connected in parallel with Qru.

図2A,2Bでは、双方向スイッチSWrのスイッチング動作により転流する動作について説明したが、図3AのようにSWrとSWsとの接続点とEr−sの正極端子間に負荷Lが接続され、SWsがスイッチングする場合についても、上記と同様に検出することができる。
また、図3Bのように、可変電源Er−sの代わりに交流電源Er−sを接続した場合も、QruとQurの動作が反転するだけなので、同様に検出可能である。さらに、図3Cのように、SWsがスイッチングする場合についても同様である。この考え方は3相交流電源の場合も同様に成立し、したがって図9(b)に示すマトリックスコンバータにも適用できることは明らかである。
2A and 2B, the operation of commutation by the switching operation of the bidirectional switch SWr has been described. However, as shown in FIG. 3A, a load L is connected between the connection point of SWr and SWs and the positive terminal of Er-s. The case where SWs switches can also be detected in the same manner as described above.
Further, as shown in FIG. 3B, even when the AC power supply Er-s is connected instead of the variable power supply Er-s, the operations of Qru and Qur are only reversed, and thus can be similarly detected. Further, the same applies to the case where SWs switches as shown in FIG. 3C. This concept holds true in the case of a three-phase AC power supply, and it is therefore clear that it can be applied to the matrix converter shown in FIG. 9B.

図4Aに、この発明の実施の形態を示す。以下では、図1との相違点について主として説明する。
図4Aのように、判定回路IGCの出力電圧VsはGDUfへ、またVsの反転信号はGDUrに入力される。各GDUf,GDUrに入力されたVsは、フォトカプラPCを介して、制御装置からのオン・オフ信号とともにオア回路ORに入力され、増幅器Asに入力される。
FIG. 4A shows an embodiment of the present invention. Hereinafter, differences from FIG. 1 will be mainly described.
As shown in FIG. 4A, the output voltage Vs of the determination circuit IGC is input to GDUf, and the inverted signal of Vs is input to GDUr. Vs input to each GDUf and GDUr is input to the OR circuit OR together with the ON / OFF signal from the control device via the photocoupler PC, and input to the amplifier As.

図4Bは図4Aの動作を説明するための波形図である。なお、これは先の図2Aのように構成した場合のものである。
図4Bにおいて、Qruのゲート電流に、帰還電流の放電によりゲート電荷Qgが重畳する。よって、各ゲート電流の積分値はQ=∫idtであるから、
Qg(Qru)<Qg(Qur)
となる時刻t3以降に、サンプルホールド回路S/Hを介して比較器Cmpの出力Vsは負となる。したがって、判定回路IGCの出力電圧VsはGDUf,GDUrに互いに反転した信号が入力され、フォトカプラPCで絶縁された後、オア回路ORでオン・オフ信号とのオアがとられる。
FIG. 4B is a waveform diagram for explaining the operation of FIG. 4A. This is the case of the configuration shown in FIG. 2A.
In FIG. 4B, the gate charge Qg is superimposed on the gate current of Qru by discharging the feedback current. Therefore, since the integrated value of each gate current is Q = ∫idt,
Qg (Qru) <Qg (Qur)
After time t3, the output Vs of the comparator Cmp becomes negative via the sample hold circuit S / H. Therefore, the output voltage Vs of the determination circuit IGC is obtained by inputting mutually inverted signals to GDUf and GDUr, insulated by the photocoupler PC, and then ORed by the OR circuit OR.

Qru,Qurは、時刻t3以降ではオフ信号が入力されているから、判定回路IGCの出力が負になった方、ここではQurのゲート電圧がオンとなる。Qurには逆電圧が印加されているから電流を流すことはなく、また、逆電圧時にゲート電圧をオンさせていることから、図13の説明より漏れ電流Ireakが減少し、IGBTの発生損失が低減される。この図4Aに示す回路は図2Aと同様に、図3A〜3Cの場合にも適用できることは明らかであり、したがって図9(b)のマトリックスコンバータにも適用できるのは勿論である。   Since Qru and Qur are supplied with an off signal after time t3, the gate voltage of Qur is turned on, in this case, when the output of the determination circuit IGC becomes negative. Since no reverse voltage is applied to Qur, no current flows, and since the gate voltage is turned on at the time of reverse voltage, the leakage current Ireak is reduced from the description of FIG. Reduced. The circuit shown in FIG. 4A is obviously applicable to the cases of FIGS. 3A to 3C as in FIG. 2A. Therefore, it is needless to say that the circuit can be applied to the matrix converter of FIG. 9B.

図5にこの発明の別の実施の形態を示す。図示のように、ゲート駆動回路GDUf,GDUrに判定回路IGCの機能を持たせるようにしたものと言える。
図5(a)ではQru,Qurのゲート電流を検出する電流検出器CTf,CTrの出力信号を、互いに逆並列に接続されている逆阻止IGBTのゲート駆動回路GDUf,GDUrに入力する。ここで、電流検出器CTf,CTrは電気的に絶縁されているので、逆並列に接続されているゲート駆動回路GDUf,GDUrに入力することができる。
FIG. 5 shows another embodiment of the present invention. As shown in the figure, it can be said that the gate drive circuits GDUf and GDUr have the function of the determination circuit IGC.
In FIG. 5A, the output signals of the current detectors CTf and CTr that detect the gate currents of Qru and Qur are input to the gate drive circuits GDUf and GDUr of the reverse blocking IGBTs connected in antiparallel to each other. Here, since the current detectors CTf and CTr are electrically insulated, they can be input to the gate drive circuits GDUf and GDUr connected in antiparallel.

図5(a)にはゲート駆動回路GDUfのみを詳細に示しているが、これにQru,Qurのゲート電流検出信号を入力し、積分器I,サンプルホールド回路S/Hを介して比較器Cmpに与える。図4A,Bと同様に比較器Cmpの出力Vsより、Qruがターンオフしたことを検出したとき、Qurには逆電圧が印加されているから、オア回路ORによりオン・オフ信号との論理和がとられ、Qurのゲート電圧はオンになる。Qurには逆電圧が印加されているため負荷電流は流れず、また、図5(b)の漏れ電流特性より漏れ電流Ireakは減少することになる。以上の動作は、GDUrについても同様である。   FIG. 5A shows only the gate drive circuit GDUf in detail. The gate current detection signals of Qru and Qur are input to this, and the comparator Cmp is connected via the integrator I and the sample hold circuit S / H. To give. Similar to FIGS. 4A and 4B, when it is detected from the output Vs of the comparator Cmp that Qru is turned off, a reverse voltage is applied to Qur. Qur gate voltage is turned on. Since a reverse voltage is applied to Qur, the load current does not flow, and the leakage current Ireak decreases from the leakage current characteristic of FIG. The above operation is the same for GDUr.

また、図5(c)のように、期間IIIの時刻t0以降はVrとVsの電位差Er−sは小さくなる。したがって、VCEが小さくなるから、例えばQruのターンオフ時のゲート電流から検出される電荷量Qgも、図8(a)の特性にしたがって小さくなるので、比較器Cmpの出力電圧Vsは小さくなる。その結果、オア回路ORの入力はH(ハイ)レベルのしきい値まで達しないので、L(ロー)レベルとなる。よって、期間IIIからIVに
遷移する直前では、逆電圧のゲートをオンしなくなる。ただし、図5(b)の特性より、印加される逆電圧が小さいので、漏れ電流Ireakも小さく効率低下には寄与しない。なお、図5(a)では判定回路をゲート駆動回路に設けるようにしたが、電流検出器の出力は主回路とは絶縁されていることから、図6(a)のように制御装置に取り込み、その演算器の結果に応じてオン・オフを決定するようにしても良い。
Further, as shown in FIG. 5C, the potential difference Er-s between Vr and Vs becomes small after time t0 in period III. Therefore, since VCE becomes small, for example, the charge amount Qg detected from the gate current at the turn-off time of Qru also becomes small according to the characteristics of FIG. 8A, so the output voltage Vs of the comparator Cmp becomes small. As a result, the input of the OR circuit OR does not reach the H (high) level threshold value, and thus becomes the L (low) level. Therefore, the gate of the reverse voltage is not turned on immediately before the transition from the period III to IV. However, since the applied reverse voltage is small from the characteristic of FIG. 5B, the leakage current Ireak is also small and does not contribute to the efficiency reduction. In FIG. 5A, the determination circuit is provided in the gate drive circuit. However, since the output of the current detector is insulated from the main circuit, it is taken into the control device as shown in FIG. 6A. On / off may be determined according to the result of the arithmetic unit.

この発明の原理を示す構成図Configuration diagram showing the principle of the present invention 図1の応用例を示す回路図Circuit diagram showing an application example of FIG. 図2Aの動作を説明する波形図Waveform diagram explaining the operation of FIG. 2A 図2Aの第1変形例を示す回路図Circuit diagram showing a first modification of FIG. 2A 図2Aの第2変形例を示す回路図Circuit diagram showing a second modification of FIG. 2A 図2Aの第3変形例を示す回路図Circuit diagram showing a third modification of FIG. 2A この発明の実施の形態を示す回路図Circuit diagram showing an embodiment of the present invention 図4Aの動作を説明する波形図Waveform diagram illustrating the operation of FIG. 4A この発明の別の実施の形態を説明する説明図Explanatory drawing explaining another embodiment of this invention この発明の他の実施の形態を説明する説明図Explanatory drawing explaining other embodiment of this invention IGBTとその駆動回路例を示す説明図Explanatory drawing which shows IGBT and its drive circuit example IGBTのゲート電荷を説明する説明図Explanatory drawing explaining the gate charge of IGBT 一般的なコンバータ例を示す回路図Circuit diagram showing a typical converter example 双方向スイッチの説明図Illustration of bidirectional switch 逆阻止IGBTの漏れ電流特性説明図Reverse leakage IGBT leakage current characteristics explanatory diagram 電力変換装置の一般的な例を示す回路図Circuit diagram showing a general example of a power converter 図12の動作を説明する遷移図Transition diagram for explaining the operation of FIG.

符号の説明Explanation of symbols

Qru,Qur,Qus,Qsu…IGBT(絶縁ゲートバイポーラトランジスタ)、CTf,CTr…電流検出器、GDUf,GDUr…ゲート駆動回路、IGC…判定回路、I…積分回路、S/H…サンプルホールド回路、L…負荷、Er−s…可変電源、Cmp…比較器、PC…フォトカプラ、As…増幅器、OR…オア回路。

Qru, Qur, Qus, Qsu ... IGBT (insulated gate bipolar transistor), CTf, CTr ... current detector, GDUf, GDUr ... gate drive circuit, IGC ... determination circuit, I ... integration circuit, S / H ... sample hold circuit, L: load, Er-s: variable power supply, Cmp: comparator, PC: photocoupler, As: amplifier, OR: OR circuit.

Claims (4)

コレクタ−エミッタ間に印加される順方向の電圧は、ゲート駆動回路からゲート端子に対して順電圧または逆電圧を与えることで制御し、コレクタ−エミッタ間に印加される逆方向の電圧は阻止する機能を有する逆阻止型半導体素子を、互いに逆並列に接続した双方向スイッチからなる電力変換装置において、
互いに逆並列に接続される前記逆阻止型半導体素子のゲート端子に流れる電流を個別に検出する電流検出手段と、検出された電流値を比較する比較手段とを設けたことを特徴とする電力変換装置。
The forward voltage applied between the collector and the emitter is controlled by applying a forward voltage or a reverse voltage from the gate drive circuit to the gate terminal, and the reverse voltage applied between the collector and the emitter is blocked. In a power conversion device composed of bidirectional switches in which reverse blocking semiconductor elements having functions are connected in antiparallel to each other,
Power conversion comprising: current detection means for individually detecting currents flowing through the gate terminals of the reverse blocking semiconductor elements connected in antiparallel to each other; and comparison means for comparing the detected current values apparatus.
前記比較手段による比較結果に応じて前記逆阻止型半導体素子のオン・オフを決定することを特徴とする請求項1に記載の電力変換装置。   The power converter according to claim 1, wherein on / off of the reverse blocking semiconductor element is determined according to a comparison result by the comparison unit. 前記電流検出手段の出力を、前記双方向スイッチを構成し逆阻止型半導体素子対応に設けられるゲート駆動回路にそれぞれ入力するとともに、前記比較手段をゲート駆動回路に設け、この比較手段にて前記検出された電流値を比較することを特徴とする請求項1または2に記載の電力変換装置。   The output of the current detection means is input to a gate drive circuit that constitutes the bidirectional switch and is provided for the reverse blocking semiconductor element, and the comparison means is provided in the gate drive circuit. The power converter according to claim 1, wherein the current values are compared. 前記電流検出手段の出力を全て制御装置に取り込み、制御装置による演算結果に応じて前記逆阻止型半導体素子のオン・オフを決定することを特徴とする請求項1に記載の電力変換装置。

2. The power converter according to claim 1, wherein all the outputs of the current detection means are taken into a control device, and ON / OFF of the reverse blocking semiconductor element is determined according to a calculation result by the control device.

JP2004353708A 2004-12-07 2004-12-07 Power converter Expired - Fee Related JP4635587B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004353708A JP4635587B2 (en) 2004-12-07 2004-12-07 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004353708A JP4635587B2 (en) 2004-12-07 2004-12-07 Power converter

Publications (2)

Publication Number Publication Date
JP2006166582A true JP2006166582A (en) 2006-06-22
JP4635587B2 JP4635587B2 (en) 2011-02-23

Family

ID=36667975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004353708A Expired - Fee Related JP4635587B2 (en) 2004-12-07 2004-12-07 Power converter

Country Status (1)

Country Link
JP (1) JP4635587B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4626722B1 (en) * 2009-08-26 2011-02-09 ダイキン工業株式会社 Power converter and control method thereof
WO2013145854A1 (en) * 2012-03-30 2013-10-03 富士電機株式会社 Electrical power conversion apparatus

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285971A (en) * 1989-04-24 1990-11-26 Yaskawa Electric Mfg Co Ltd Gate drive circuit for inverter
JPH07307469A (en) * 1994-03-14 1995-11-21 Toshiba Corp Semiconductor device
JP2000139076A (en) * 1998-10-30 2000-05-16 Yaskawa Electric Corp Protective apparatus of pwm cycloconverter and its protecting method
JP2000269353A (en) * 1999-03-19 2000-09-29 Toshiba Corp Ac switching element and ac switching circuit
JP2001165966A (en) * 1999-12-10 2001-06-22 Yaskawa Electric Corp Apparatus for detecting voltage/current polarity
JP2003333851A (en) * 2002-05-14 2003-11-21 Fuji Electric Co Ltd Commutation method for direct power converter
JP2004229492A (en) * 2002-11-29 2004-08-12 Hitachi Ltd Controller for matrix converter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285971A (en) * 1989-04-24 1990-11-26 Yaskawa Electric Mfg Co Ltd Gate drive circuit for inverter
JPH07307469A (en) * 1994-03-14 1995-11-21 Toshiba Corp Semiconductor device
JP2000139076A (en) * 1998-10-30 2000-05-16 Yaskawa Electric Corp Protective apparatus of pwm cycloconverter and its protecting method
JP2000269353A (en) * 1999-03-19 2000-09-29 Toshiba Corp Ac switching element and ac switching circuit
JP2001165966A (en) * 1999-12-10 2001-06-22 Yaskawa Electric Corp Apparatus for detecting voltage/current polarity
JP2003333851A (en) * 2002-05-14 2003-11-21 Fuji Electric Co Ltd Commutation method for direct power converter
JP2004229492A (en) * 2002-11-29 2004-08-12 Hitachi Ltd Controller for matrix converter

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8773870B2 (en) 2009-08-26 2014-07-08 Daikin Industries, Ltd. Power converter and method for controlling same
WO2011024351A1 (en) * 2009-08-26 2011-03-03 ダイキン工業株式会社 Power conversion device and control method therefor
JP2011072175A (en) * 2009-08-26 2011-04-07 Daikin Industries Ltd Power conversion device and control method therefor
CN102474192A (en) * 2009-08-26 2012-05-23 大金工业株式会社 Power conversion device and control method therefor
KR101343189B1 (en) 2009-08-26 2013-12-19 다이킨 고교 가부시키가이샤 Power conversion device and control method therefor
JP4626722B1 (en) * 2009-08-26 2011-02-09 ダイキン工業株式会社 Power converter and control method thereof
WO2013145854A1 (en) * 2012-03-30 2013-10-03 富士電機株式会社 Electrical power conversion apparatus
CN104054253A (en) * 2012-03-30 2014-09-17 富士电机株式会社 Electrical power conversion apparatus
EP2793387A4 (en) * 2012-03-30 2015-07-01 Fuji Electric Co Ltd Electrical power conversion apparatus
JPWO2013145854A1 (en) * 2012-03-30 2015-12-10 富士電機株式会社 Power converter
US9496801B2 (en) 2012-03-30 2016-11-15 Fuji Electric Co., Ltd. Power conversion device including bidirectional switch having reverse-blocking insulated gate bipolar transistors
CN110022078A (en) * 2012-03-30 2019-07-16 富士电机株式会社 Power-converting device
CN110022078B (en) * 2012-03-30 2021-05-04 富士电机株式会社 Power conversion device

Also Published As

Publication number Publication date
JP4635587B2 (en) 2011-02-23

Similar Documents

Publication Publication Date Title
US8531212B2 (en) Drive circuit for voltage-control type of semiconductor switching device
Empringham et al. Intelligent commutation of matrix converter bi-directional switch cells using novel gate drive techniques
TWI539735B (en) Inverting apparatus
KR101297545B1 (en) Bidirectional switch circuit and power converter provided with same
US9142956B2 (en) Multilevel power converter
JP6319045B2 (en) Semiconductor device drive circuit and semiconductor device drive system
US11139749B2 (en) Semiconductor device
US9042140B2 (en) Bridge-less step-up switching power supply device
Lee et al. Robust and efficient synchronous buck converter with near-optimal dead-time control
JP2010252451A (en) Switching element drive circuit of power converter
US20210159795A1 (en) Multi-level buck converter
JP2013141409A (en) Switching element drive circuit for electric power conversion system
WO2023074636A1 (en) Power conversion device and control method
WO2013171800A1 (en) Power conversion device
WO2015064206A1 (en) Semiconductor device
JP2006340579A (en) Gate circuit of insulating gate semiconductor element
US20240014731A1 (en) Noise suppression method and apparatus for totem pole pfc circuit, and electronic device
JP4635587B2 (en) Power converter
JP6022883B2 (en) Power supply
JP5298557B2 (en) Voltage-driven semiconductor device gate drive device
JP7021623B2 (en) Multi-level power converter
JP6758486B2 (en) Semiconductor element drive and power converter
US20230208416A1 (en) Thyristor current interrupter
JP2015216710A (en) Semiconductor device and power conversion device
JP2009124781A (en) Gate drive for voltage-driven semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4635587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees