JP2006165825A - 画像処理装置、画像処理方法、画像処理プログラム、及び記憶媒体 - Google Patents
画像処理装置、画像処理方法、画像処理プログラム、及び記憶媒体 Download PDFInfo
- Publication number
- JP2006165825A JP2006165825A JP2004352097A JP2004352097A JP2006165825A JP 2006165825 A JP2006165825 A JP 2006165825A JP 2004352097 A JP2004352097 A JP 2004352097A JP 2004352097 A JP2004352097 A JP 2004352097A JP 2006165825 A JP2006165825 A JP 2006165825A
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- data
- image
- pixels
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 7
- 238000012545 processing Methods 0.000 claims abstract description 100
- 230000009467 reduction Effects 0.000 claims abstract description 31
- 238000011946 reduction process Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformation in the plane of the image
- G06T3/40—Scaling the whole image or part thereof
- G06T3/4007—Interpolation-based scaling, e.g. bilinear interpolation
Abstract
【課題】 高い処理能力及び過大な記憶容量を必要とすることなく、迅速な縮小処理を可能とする。
【解決手段】 画像処理装置における描画処理では、横及び縦方向にそれぞれ所定数ずつ配置されて略矩形状を形成する複数の画素にそれぞれ対応した複数の画素データから構成される画像データを記憶する。次に、画像データを複数の領域に分けて切り出す。次に、切り出した画像データの一部又は全部に対し、画像補間による縮小処理を施して画像処理データを生成する。
【選択図】 図3
【解決手段】 画像処理装置における描画処理では、横及び縦方向にそれぞれ所定数ずつ配置されて略矩形状を形成する複数の画素にそれぞれ対応した複数の画素データから構成される画像データを記憶する。次に、画像データを複数の領域に分けて切り出す。次に、切り出した画像データの一部又は全部に対し、画像補間による縮小処理を施して画像処理データを生成する。
【選択図】 図3
Description
この発明は、画像データを縮小処理する画像処理装置、画像処理方法、画像処理プログラム、及び画像処理プログラムが記憶された記憶媒体に関する。
ビデオ装置やテレビジョン装置やビデオゲーム装置などの画像処理装置は、受信や記録媒体の再生などによって外部から得た画像データを処理して表示装置に表示させる。この外部から得られる画像データは、所定の解像度に設定されている。すなわち、画像データは、横方向及び縦方向にそれぞれ所定数ずつ配置されて略矩形状を形成する複数の画素にそれぞれ対応した複数の画素データから構成されている。しかし、この画像データの解像度と表示装置の解像度とは、必ずしも一致するとは限らず、表示装置の表示領域の横方向及び縦方向の画素数が、画像データの横方向及び縦方向の画素数よりも少ない場合が生じる。特に、表示装置を一体的に有する携帯可能な小型の画像処理装置の場合、表示装置の画素数は画像データの画素数よりも少なくなる場合が多い。このように、表示領域の画素数が画像データの画素数よりも少ない場合、画像処理装置は、画像データに対して画像補間による縮小処理を施して表示装置へ出力する。なお、係る画像補間には、ニアレストネイバー法やバイリニア法やバイキュービック法などがある。
しかし、同時に描画する全ての画素データに対して一括して縮小処理を施すと、画像処理装置に対する負荷が増大し、縮小処理の迅速化を図るためには、画像処理装置に対して高い処理能力が要求される。特に、動画像を表示する場合、縮小処理の迅速化に対する要求が高くなり、縮小処理を実行する回路の大型化を招く。
また、係る縮小処理を施す場合、縮小処理を実行している最中の画像データを一時的に記憶させておく必要がある。このため、全ての画素データに対し一括して縮小処理を施す場合、必要なメモリの容量が過大となる。
本発明は、上記実情に鑑みてなされたものであって、高い処理能力及び過大な記憶容量を必要とせず、且つ縮小処理を迅速に行うことが可能な画像処理装置を提供することを目的とする。
上記目的を達成するため、本発明に係る画像処理装置は、記憶手段と、データ切り出し手段と、画像処理手段と、を備える。記憶手段は、直交する2方向にそれぞれ所定数ずつ配置されて略矩形状を形成する複数の画素にそれぞれ対応した複数の画素データから構成される画像データを記憶する。切り出し手段は、記憶手段から画像データを複数の領域に分けて切り出す。画像処理手段は、データ切り出し手段が切り出した画像データの一部又は全部に対し、画像補間による縮小処理を施して画像処理データを生成する。
上記構成によれば、同時に描画する画像データに対して一括に縮小処理を行わず、複数の領域に分けて切り出して縮小処理を行っているので、画像処理手段にかかる負荷が軽減される。従って、高い処理能力を有する画像処理装置を使用することなく、迅速な処理を行うことができる。
また、縮小処理の実行中に画像処理データを一時的に記憶させておく記憶領域の容量を、小さく抑えることができる。
また、画像データと画像処理データとが、直交する2方向のうち1方向における画素数の比がN:M(N,Mは共に自然数で且つN>M)となるように設定されている場合、画像処理手段が縮小処理を施す領域の上記1方向における画素数を、Nの倍数に設定してもよい。
上記構成では、画像データに対応する画素領域を横方向に分割して縮小処理する際に、その処理対象となる領域の横方向の画素数をNの倍数に設定しているので、処理対象となる領域間の境界においても、他の部分と同様に適正な縮小処理を行うことができ、この境界における画像の劣化等を確実に防止することができる。
また、データ切り出し手段が画像データから切り出す領域のうち隣接する2つの領域は、相互に重複する領域を有してもよい。
上記構成では、直交する2方向のうち1方向における画素数の比がN:M(N,Mは共に自然数で且つN>M)となるように設定されている場合であって、画像処理手段が縮小処理を施す領域の上記1方向における画素数を、Nの倍数に設定することが不可能であり、縮小処理のために、その処理対象となる領域に隣接する他の領域内の画像データが必要となる場合であっても、データ切り出し手段が画像データから切り出す領域のうち隣接する2つの領域は、相互に重複する領域を有しているため、縮小倍率の変更に対応した縮小処理を行うことができる。
本発明によれば、高い処理能力及び過大な記憶容量を要することなく、縮小処理を迅速に行うことができる。
本発明の実施の形態について図面を参照して説明する。
図1は、本発明の実施の形態に係る画像処理装置の概略を示すブロック構成図である。
画像処理装置1は、表示装置であるLCD(液晶ディスプレイ:Liquid Crystal Display)2を一体的に有する携帯可能な小型のタイプであり、その内部に、CPU(中央処理装置:Central Processing Unit)3、GPU(描画処理装置:Graphics Processing Unit)4、DRAM(Dynamic Random Access Memory)5、DMAC(Direct Memory Access Controller)6、及びドライブ(Drive)7を備えている。CPU3とGPU4とDRAM5とDMAC6とは、メインバス8を介して接続され、DMAC6とドライブ7とLCD2とは、サブバス9を介して接続されている。
CPU3は、アプリケーションプログラム等の種々のプログラムに基づいて信号処理や内部構成要素の制御を行う。GPU4は、その内部にVRAM(Video Random Access Memory)10を有し、後述する縮小処理を含む所定の画像処理を行う。
DRAM5には、CPU3により実行されるプログラムやデータなどが記憶される。VRAM10は、表示用のバッファエリアやテクスチャの格納などGPU4のワークエリアとして機能する。
ドライブ7は、画像データを含む種々のマルチメディアデータやアプリケーションプログラム等の種々のプログラムが記録されているDVD−ROMやCD−ROM等の光ディスク(図示省略)を再生し、これらマルチメディアデータやプログラムを読み出す。なお、ドライブ7からの再生出力に対しては、CD/DVDデジタルプロセッサ(図示省略)によって誤り訂正処理(CIRC処理)や圧縮符号化されているデータの伸長複合化処理等が施される。DRAM5は、ドライブ7が読み出したマルチメディアデータやプログラムを含む種々のデータやプログラムを記憶する。GPU4は、CPU3からの指示に従って、画像データに対して所定の処理を施し、VRAM10内に画像処理データを一時的に格納する。
DMAC6は、CPU3の制御により、CPU3、GPU4、DRAM5、ドライブ7,LCD2との間で、DRAM転送を行う。例えば、ドライブ7が読み出した画像データをDRAM5へ格納し、このDRAM5に格納された画像データをVRAM10へ転送し、またVRAM10に格納された画像処理データをLCD2へ出力する。
光ディスクに記録されている画像データの解像度は、図2(a)に示すように、横×縦が720画素(ピクセル)×480画素(ピクセル)である。すなわち、画像データは、横方向の画素数が720であり縦方向の画素数が480となるように矩形状に配置される複数の画素(345,600画素)に対して、それぞれ設定された複数の画素データから構成されている。このうち、有効描画エリアは、横方向両端の8画素(計16画素)を除いた704画素×480画素の領域であり、この有効描画エリアに含まれる画像データに対して、後述する縮小処理が施される。また、各画素データは、色を輝度(Y)及び色差(Cr,Cb)によって表したデジタルデータである。
一方、LCD2の解像度は、図2(b)に示すように、横×縦が480画素×272画素(計130,560画素)であり、画像データの解像度よりも小さい。なお、480画素×272画素のうち、上端の1画素及び下端の1画素(計2画素)を除いた領域(480画素×270画素)が表示領域として使用され、上端の1画素ライン分と下端の1画素ライン分とには、何も表示されない。
従って、光ディスクから画像データを読み出してLCD2に描画する場合、横方向の画素数を480/704=15/22倍に、縦方向の画素数を270/480=9/16倍に、それぞれ減少させる(画像サイズを縮小する)必要があり、GPU4は、画像データに対して画像補間による縮小処理を施す。係る画像補間には、ニアレストネイバー法やバイリニア法やバイキュービック法などがある。ニアレストネイバー法とは、補間される画素に最も近い画素の濃度値を採用する方法である。バイリニア法とは、補間される画素の周りの4点の画素を用いて1次近似を行い濃度値を決める方法である。また、バイキュービック法とは、補間される画素の周りの16点の画素を用いて3次近似を行い濃度値を決める方法である。本実施形態では、これらの方法のうちバイリニア法を用いて縮小処理を行っている。
次に、画像処理装置1において実行される画像処理について、図3のフローチャートを参照して説明する。
まず、ドライブ7が光ディスクを再生し、画像データを読み出し(ステップS1)、読み出された画像データを、DMAC6がDRAM5に格納する(ステップS2)。このとき、動画データはデコードされ、フレーム画像としてDRAM5に格納される。
次に、DRAM5が、DMAC6内の画像データのうち同時に描画する画像データを4つの領域に分けて切り出し、VRAM10へ順次転送し格納する(ステップS3)。
ここで、同時に描画する画像データは、横×縦が720画素×480画素となるように矩形状に配置される複数の画素(345,600画素)に対応してそれぞれ設定された複数の画素データであり、この720画素×480画素の領域のうち、一回に切り出される各領域は、図4に示すように、横×縦が192画素×480画素となる短冊状の領域に設定されている。すなわち、この192画素×480画素の領域に含まれる全ての画素データが、一回に転送される画像データとなる。また、一回に切り出される領域のうち隣接する領域同士は、16画素分の重複領域を有している。従って、切り出される192画素×480画素の領域のうち、有効描画エリアに含まれるのは横方向両端の8画素(計16画素)を除いた176画素×480画素の領域である。なお、DMAC6からVRAM10への画像データの転送は、後述するステップS4の処理の完了に伴って順次行われる。
また、DMAC6からVRAM10への画像データの転送に際し、各画素データは、輝度(Y)及び色差(Cr,Cb)によって表されたデジタルデータから、光の三原色(R,G,B)によって表されたデジタルデータに変換処理される。すなわち、VRAM10内の画素データは、光の三原色(R,G,B)によって表されたデジタルデータとなる。
次に、GPU4が、VRAM10内の画像データをさらに2つの領域に分けて切り出してバイリニア法による縮小処理を施し、縮小後の画像処理データをVRAM10に再度格納する(ステップS4)。
ここで、縮小前のVRAM10内の画像データは、横×縦が192画素×480画素となる領域に対応しており、この192画素×480画素の領域のうち、一回に切り出される各領域は、図5に示すように、横×縦が96画素×480画素となる短冊状の領域に設定されている。また、この96画素×480画素の領域のうち、横方向の一端(図中右側の領域の場合は右端、左側の領域の場合は左端)の8画素を除いた88画素×480画素の領域に対して、縮小処理が施される。
すなわち、縮小処理は、当初の画像データ(720画素×480画素)の有効描画エリア(704画素×480画素)を、8等分に縦割りした細長短冊状の各領域(88画素×480画素)に対して施される。
このように、同時に描画する画像データに対して一括に縮小処理を行わず、複数の領域に分けて切り出して縮小処理を行うことによって、一度に処理する画像データのデータ量が著しく減少するため、GPU4にかかる負荷が軽減される。すなわち、高い処理能力を有するGPU4を使用することなく、迅速な処理を行うことができる。また、VRAM10の記憶容量も小さく抑えることができる。
また、縮小処理を行う領域を88画素×480画素に設定したのは、以下の理由による。
本実施形態は、横方向を15/22倍に、縦方向を9/16倍に、それぞれ縮小している。換言すると、有効描画エリアにおいて、画像データと画像処理データとは、横方向における画素数の比が22:15となるように、また横方向における画素数の比が16:9となるように、それぞれ設定されている。これは、図6(a)(b)に示すように、22画素×16画素の領域(単位領域)に対応する画像データを、15画素×9画素の領域に対応する画像処理データに縮小処理することに相当し、処理対象となる領域(処理対象領域)では、図7(a)に示すように横4列×縦30段の単位領域(22画素×16画素)がそれぞれ15画素×9画素に縮小されて図7(b)に示す状態となる。従って、画像データに対応する画素領域を横方向に分割して縮小処理する際に、その処理対象領域の横方向の画素数を22の倍数である88画素に設定することにより、処理対象領域間の境界においても、他の部分と同様に適正な縮小処理を行うことができ、この境界における画像の劣化等を確実に防止することができる。
次に、上記ステップS4の処理が8回繰り返され、同時に描画する画像処理データがVRAM10に全て格納されると、GPU4がこれらを合成し、DMAC6が合成された画像処理データをLCD2へ転送出力する。
以上説明したように、本実施形態によれば、同時に描画する画像データに対して一括に縮小処理を行わず、複数の領域に分けて切り出して縮小処理を行っているので、GPU4にかかる負荷が軽減される。従って、高い処理能力を有するGPU4を使用することなく、迅速な処理を行うことができる。また、VRAM10の記憶容量も小さく抑えることができる。
また、画像データに対応する画素領域を横方向に分割して縮小処理する際に、その処理対象領域の横方向の画素数を22の倍数である88画素に設定しているので、処理対象領域間の境界においても、他の部分と同様に適正な縮小処理を行うことができ、この境界における画像の劣化等を確実に防止することができる。
また、縮小倍率の変更に際し、有効描画エリアにおいて、横方向画素数の比がN1:M1(N1,M1は共に自然数で且つN1>M1)となるように設定し、且つGPU4が縮小処理を施す処理対象領域の横方向における画素数を、N1の倍数に設定しておくことにより、倍率の変更後も上記と同様の効果を得ることができる。
さらに、縮小倍率の変更に際し、GPU4が縮小処理を施す処理対象領域の横方向における画素数を、上記N1の倍数に設定することが不可能の場合、縮小処理のため隣接する他の処理対象領域内の画像データが必要となる場合ある。係る場合であっても、DRAM5が、DMAC6内の画像データから一回に切り出す領域のうち隣接する領域同士は16画素分の重複領域を有しているため、縮小倍率の変更に対応した縮小処理を行うことができる。
なお、本実施形態では、光ディスクを再生して画像を描画する画像処理装置1について説明したが、本発明はこれに限定されるものではなく、ビデオ装置やテレビジョン装置やビデオゲーム装置など様々な画像処理装置に適用することができる。
すなわち、本発明は、以上の実施形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
1 画像処理装置
2 LCD
3 CPU
4 GPU
5 DRAM
6 DMAC
7 ドライブ
8 メインバス
9 サブバス
10 VRAM
2 LCD
3 CPU
4 GPU
5 DRAM
6 DMAC
7 ドライブ
8 メインバス
9 サブバス
10 VRAM
Claims (10)
- 直交する2方向にそれぞれ所定数ずつ配置されて略矩形状を形成する複数の画素にそれぞれ対応した複数の画素データから構成される画像データに対して、画像補間による縮小処理を施して画像処理データを生成する画像処理装置であって、
上記画像データを記憶する記憶手段と、
上記記憶手段から上記画像データを複数の領域に分けて切り出すデータ切り出し手段と、
上記データ切り出し手段が切り出した画像データの一部又は全部に対し、上記縮小処理を施して画像処理データを生成する画像処理手段と、
を備えたことを特徴とする画像処理装置。 - 請求項1に記載の画像処理装置であって、
上記画像データと上記画像処理データとは、上記直交する2方向のうち1方向における画素数の比がN:M(N,Mは共に自然数で且つN>M)となるように設定され、
上記画像処理手段が上記縮小処理を施す領域の上記1方向における画素数は、Nの倍数に設定されている
ことを特徴とする画像処理装置。 - 請求項1に記載の画像処理装置であって、
上記データ切り出し手段が上記画像データから切り出す領域のうち隣接する2つの領域は、相互に重複する領域を有する
ことを特徴とする画像処理装置。 - 直交する2方向にそれぞれ所定数ずつ配置されて略矩形状を形成する複数の画素にそれぞれ対応した複数の画素データから構成される画像データに対して、画像補間による縮小処理を施して画像処理データを生成する画像処理方法であって、
記憶手段が、上記画像データを記憶するステップと、
データ切り出し手段が、上記記憶手段から上記画像データを複数の領域に分けて切り出すステップと、
上記データ切り出し手段が切り出した画像データの一部又は全部に対し、画像処理手段が上記縮小処理を施して画像処理データを生成するステップと、
を備えたことを特徴とする画像処理方法。 - 請求項4に記載の画像処理方法であって、
上記画像データと上記画像処理データとは、上記直交する2方向のうち1方向における画素数の比がN:M(N,Mは共に自然数で且つN>M)となるように設定され、
上記画像処理手段が上記縮小処理を施す領域の上記1方向における画素数は、Nの倍数に設定されている
ことを特徴とする画像処理方法。 - 請求項4に記載の画像処理方法であって、
上記データ切り出し手段が上記画像データから切り出す領域のうち隣接する2つの領域は、相互に重複する領域を有する
ことを特徴とする画像処理方法。 - 直交する2方向にそれぞれ所定数ずつ配置されて略矩形状を形成する複数の画素にそれぞれ対応した複数の画素データから構成される画像データを記憶するステップと、
上記画像データを複数の領域に分けて切り出すステップと、
上記切り出した画像データの一部又は全部に対し、画像補間による縮小処理を施して画像処理データを生成するステップと、
をコンピュータに実行させる画像処理プログラム。 - 請求項7に記載の画像処理プログラムであって、
上記画像データと上記画像処理データとは、上記直交する2方向のうち1方向における画素数の比がN:M(N,Mは共に自然数で且つN>M)となるように設定され、
上記画像処理手段が上記縮小処理を施す領域の上記1方向における画素数は、Nの倍数に設定されている
ことを特徴とする画像処理プログラム。 - 請求項7に記載の画像処理プログラムであって、
上記データ切り出し手段が上記画像データから切り出す領域のうち隣接する2つの領域は、相互に重複する領域を有する
ことを特徴とする画像処理プログラム。 - 請求項7〜請求項9の何れかに記載の画像処理プログラムが記憶されたコンピュータ読み取り可能な記憶媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004352097A JP2006165825A (ja) | 2004-12-03 | 2004-12-03 | 画像処理装置、画像処理方法、画像処理プログラム、及び記憶媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004352097A JP2006165825A (ja) | 2004-12-03 | 2004-12-03 | 画像処理装置、画像処理方法、画像処理プログラム、及び記憶媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006165825A true JP2006165825A (ja) | 2006-06-22 |
Family
ID=36667361
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004352097A Pending JP2006165825A (ja) | 2004-12-03 | 2004-12-03 | 画像処理装置、画像処理方法、画像処理プログラム、及び記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006165825A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008055381A1 (en) * | 2006-11-08 | 2008-05-15 | Intel Corporation | Graphics processor pipelined reduction operations |
JP2012151638A (ja) * | 2011-01-19 | 2012-08-09 | Sony Corp | 画像変換装置、画像変換方法、プログラム、および電子機器 |
-
2004
- 2004-12-03 JP JP2004352097A patent/JP2006165825A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008055381A1 (en) * | 2006-11-08 | 2008-05-15 | Intel Corporation | Graphics processor pipelined reduction operations |
JP2012151638A (ja) * | 2011-01-19 | 2012-08-09 | Sony Corp | 画像変換装置、画像変換方法、プログラム、および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4971442B2 (ja) | ピクセルデータ変換のための画像処理装置及び方法 | |
JP4114494B2 (ja) | 画像処理装置及び画像処理プログラム、並びに画像処理方法 | |
CN113672183B (zh) | 图像处理装置与图像处理方法 | |
JP2008071261A (ja) | 画像処理システム及び画像処理方法 | |
JP2008124742A (ja) | 画像処理装置、画像処理方法、およびプログラム | |
JP4623207B2 (ja) | 表示制御装置、表示制御方法、およびプログラム | |
JP4843377B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2005077522A (ja) | 画像処理装置および画像処理方法 | |
JP4380740B2 (ja) | 画像処理装置 | |
US20100053166A1 (en) | Information processing apparatus, and super-resolution achievement method and program | |
JP2008072585A (ja) | 演算処理用データ供給方法および画像処理装置 | |
JP2006165825A (ja) | 画像処理装置、画像処理方法、画像処理プログラム、及び記憶媒体 | |
JP2008129208A (ja) | 画像処理装置、液晶表示装置および画像処理方法 | |
JP2010182000A (ja) | 画像処理装置、プログラム | |
JP5738639B2 (ja) | データ処理装置およびデータ処理方法 | |
JP4380741B2 (ja) | 画像処理装置 | |
JP4746912B2 (ja) | 画像信号処理回路および画像表示装置 | |
JP2016058832A (ja) | 画像処理装置、その制御方法、及びプログラム | |
US6489967B1 (en) | Image formation apparatus and image formation method | |
JP5018486B2 (ja) | 画像処理回路、画像処理装置 | |
JP2007310577A (ja) | 描画データ抽出装置、方法、およびプログラム | |
JP5003739B2 (ja) | 画像表示装置および画像表示方法 | |
JP2016095667A (ja) | 画像処理装置および電子機器 | |
JP2007325031A (ja) | 画像処理装置および画像処理方法 | |
JP5892618B2 (ja) | 描画表示装置および描画表示方法 |