JP2006165358A - Manufacturing method of ceramic sintered substrate - Google Patents
Manufacturing method of ceramic sintered substrate Download PDFInfo
- Publication number
- JP2006165358A JP2006165358A JP2004356156A JP2004356156A JP2006165358A JP 2006165358 A JP2006165358 A JP 2006165358A JP 2004356156 A JP2004356156 A JP 2004356156A JP 2004356156 A JP2004356156 A JP 2004356156A JP 2006165358 A JP2006165358 A JP 2006165358A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polyimide sheet
- ceramic
- thin film
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、導体を有するセラミック多層焼結基板の平坦化および薄膜パッド形成に関するものである。 The present invention relates to planarization and thin film pad formation of a ceramic multilayer sintered substrate having conductors.
従来の導体を有するセラミック多層焼結基板表面の平坦化および薄膜パッド形成方法の一例を図1を用いて説明する。従来例では、セラミック多層焼結基板1表面を直接研磨し平坦化(工程2)した後薄膜パッド3を形成する(工程3)。図2は従来例の他の例を示す。セラミック多層焼結基板1の表面導体パッド上にめっきガイドレジスト5を形成し(工程2)、薄膜ビア6を形成(工程4)した後、例えば日立化成工業(株)のPIQのような有機絶縁膜7をスピンコート法により重ね塗布・キュアベークし(工程5)、その表面をテープ研磨し平坦化していた(工程6)。この種の技術は例えば特開平7−235774号公報に示される。
An example of a conventional method for flattening the surface of a ceramic multilayer sintered substrate having a conductor and forming a thin film pad will be described with reference to FIG. In the conventional example, the surface of the ceramic multilayer sintered
上記従来技術のうち、前者の方法は、基板表面を直接研磨するため、セラミック表面にマイクロクラックが発生するという問題が有った。一方後者は、スピンコート法により塗布するため1回の塗布膜厚は10μm程度が限界であり、重ね塗りするために、工程が長くなりコストも高くなるという問題が有った。本発明は、導体を有するセラミック多層焼結基板表面を製造するにあたり、基板を平坦化し薄膜パッドを形成する際に基板に与えるダメージを軽減できる技術を提供することを目的とする。さらに基板に与えるダメージを少なくしかつ工程を短くする技術を提供することを目的とする。 Among the above prior arts, the former method has a problem that microcracks are generated on the ceramic surface because the substrate surface is directly polished. On the other hand, the latter has a problem that the coating film thickness is limited to about 10 μm because it is applied by the spin coating method, and the process becomes longer and the cost becomes higher because of repeated coating. An object of the present invention is to provide a technique capable of reducing damage to a substrate when the surface of a ceramic multilayer sintered substrate having conductors is manufactured and a thin film pad is formed by flattening the substrate. Furthermore, it aims at providing the technique which reduces the damage given to a board | substrate and shortens a process.
上記目的を達成するために、本発明では、導体を有するセラミック多層焼結基板表面の平坦化および薄膜パッド形成を、基板表面に貼りつけたポリイミドシートおよび電気めっきにより形成された薄膜ビアパッドを同時に研磨することにより行う。 In order to achieve the above object, in the present invention, the surface of a ceramic multilayer sintered substrate having conductors and the formation of a thin film pad are simultaneously polished on a polyimide sheet affixed to the substrate surface and a thin film via pad formed by electroplating. To do.
基板表面に貼りつけたポリイミドシート及び薄膜ビアパッドを研磨するので、基板自体にダメージを与えずに平坦化が可能となる。また、ポリイミドシートの厚さは基板反り量に合わせて一括で貼りつけするため、工程短縮およびコスト低減が可能である。 Since the polyimide sheet and thin film via pad attached to the substrate surface are polished, planarization is possible without damaging the substrate itself. Further, since the thickness of the polyimide sheet is affixed at a time in accordance with the amount of warpage of the substrate, the process can be shortened and the cost can be reduced.
導体を有するセラミック多層焼結基板の表面平坦化および薄膜パッド形成を短工程、低コストで実現した例を以下に示す。 An example in which surface flattening and thin film pad formation of a ceramic multilayer sintered substrate having conductors is realized in a short process and at low cost is shown below.
まず、導体を有するセラミック多層焼結基板表面の平坦化および薄膜パッド形成を、基板表面に貼りつけたポリイミドシートを研磨することで得るセラミック多層焼結基板の製造方法を説明する。図3はこの製造方法を実行したときに得られる基板の断面図を工程順に示す。図3中、1はセラミック多層焼結基板、2は導体、4は導体パッド、9はポリイミドシート、10はバリアメタル、6はめっきビア、13はビア用電極膜を示す。 First, a method for manufacturing a ceramic multilayer sintered substrate obtained by polishing a polyimide sheet attached to the substrate surface for flattening the surface of the ceramic multilayer sintered substrate having conductors and forming a thin film pad will be described. FIG. 3 shows sectional views of the substrate obtained when this manufacturing method is executed in the order of steps. In FIG. 3, 1 is a ceramic multilayer sintered substrate, 2 is a conductor, 4 is a conductor pad, 9 is a polyimide sheet, 10 is a barrier metal, 6 is a plating via, and 13 is an electrode film for via.
本実施例のセラミック多層焼結基板の製造方法では、まずセラミック多層焼結基板表面に基板表面の反り量以上の厚みがあるポリイミドシート9を貼りつける(工程2)。ポリイミドシートとしては例えば宇部興産(株)のユーピレックスSを用いることができる。
In the method for producing a ceramic multilayer sintered substrate of this embodiment, first, a
次に、ポリイミドシート9にスルーホール12をレーザにより形成するためのスルーホール加工用バリアメタル10を形成する(工程3)。ここでスルーホール加工用バリアメタルにはスパッタリングによるCu膜を用いる。また、スルーホール加工用バリアメタルはフォトリソ技術を用いてパターン加工する。このスルーホール加工用バリアメタルは、後工程の平坦化時に研磨にて除去するためエッチングなどの処理は行わない。
Next, a
次に、バリアメタル10を形成した基板にレーザ照射を施しスルーホール12を形成する(工程4)。この時のレーザの種類にはエキシマ、YAG、CO2レーザを用いる。レーザ光11はポリイミドシート9のうちスルーホール加工用バリアメタル10が無い面のみに当たることでスルーホール12が形成される。スルーホール加工用バリアメタル10は上述したようにフォトリソ技術でパターン加工しているためスルーホール12の寸法・位置精度を高精度とできる。
Next, the substrate on which the
次に、めっきビア用電極膜13を基板裏面に形成し、めっきビア用6を電気めっきで成長させて形成する(工程5)。この時めっき膜厚を基板表面反り量より多くなるように形成する。後工程で研磨されるため基板表面反り量以上形成されれば問題なくそれほど精度を必要としない。 Next, a plating via electrode film 13 is formed on the back surface of the substrate, and a plating via 6 is grown by electroplating (step 5). At this time, the plating film thickness is formed to be larger than the substrate surface warpage amount. Since it is polished in a subsequent process, if it is formed more than the amount of warpage of the substrate surface, it does not require much accuracy without problems.
次に、めっきビア用電極膜13を除去し、最後に、ポリイミドシート9、スルーホール加工用バリアメタル10、めっきビア6を平坦になるまで同時にラップ研磨する(工程6)。この研磨により、平坦化と薄膜ビアパッド形成が同時に完了する。
Next, the plating via electrode film 13 is removed, and finally, the
更に上記手法により製造されたセラミック基板のビアパッド上ににICなどのチップ部品をマウントすることでマルチチップモジュールが製造される。 Furthermore, a multi-chip module is manufactured by mounting a chip component such as an IC on a via pad of a ceramic substrate manufactured by the above method.
実施例1では基板裏面に形成しためっきビア用電極膜を基板表面(上面)に形成するセラミック基板の製造方法の例を示す。この方法は、薄膜ビアパッドを形成する導体が基板裏面と導通が無い場合有効である。図4はこの製造方法を実行したときに得られる基板の断面図を工程順に示す。工程1から工程4までは、実施例1と同プロセスで形成される。
工程5において、めっきビア用電極膜13を基板表面(上面)に形成し、電機めっき処理にて基板表面(上面)全面にめっきビア6を成長させる。この時のめっき膜厚も実施例1同様、基板表面反り量以上になるように形成する。後工程で研磨するため高い精度で形成する必要はない。またスルーホール加工用バリアメタル10上のめっきビア用電極膜13は、平坦化時の研磨にて除去するためエッチングなどの処理は不要である。最後に、めっきビア6、めっきビア用電極膜13、スルーホール加工用バリアメタル10、ポリイミドシート9を一緒に、平坦になるまでラップ研磨する。この研磨により、平坦化と薄膜ビアパッド形成が同時に完了する。
Example 1 shows an example of a method for manufacturing a ceramic substrate in which a plating via electrode film formed on the back surface of the substrate is formed on the substrate surface (upper surface). This method is effective when the conductor forming the thin film via pad is not electrically connected to the back surface of the substrate. FIG. 4 shows a cross-sectional view of a substrate obtained when this manufacturing method is executed in the order of steps.
In step 5, a plating via electrode film 13 is formed on the substrate surface (upper surface), and a plating via 6 is grown on the entire surface of the substrate (upper surface) by electroplating. The plating film thickness at this time is also formed so as to be equal to or greater than the substrate surface warpage amount as in the first embodiment. Since it is polished in a later process, it is not necessary to form it with high accuracy. Further, the plating via electrode film 13 on the through-hole
1…セラミック多層焼結基板、2…導体、3…薄膜パッド、4…導体パッド、5…めっきガイドレジスト、6…めっきビア、7…有機絶縁膜、8…薄膜ビアパッド、9…ポリイミドシート、10…スルーホール加工用バリアメタル、11…レーザ光、12…スルーホール、13…めっき電極膜。
DESCRIPTION OF
Claims (4)
導体を施したセラミック焼結基板にポリイミドシートを貼り付け、
該ポリイミドシートの貫通穴にめっきビアを形成し、
前記ポリイミドシート及びめっきビアをともに研磨することにより平坦化処理を行うことを特徴とするセラミック基板の製造方法。 In the method of manufacturing a ceramic substrate,
A polyimide sheet is attached to a ceramic sintered substrate with conductors applied.
Forming a plating via in the through hole of the polyimide sheet;
A method for producing a ceramic substrate, comprising performing planarization by polishing both the polyimide sheet and the plating via.
該ポリイミドシートの貫通穴にめっきビアを形成し、
前記ポリイミドシート及びめっきビアをともに研磨することにより平坦化処理を行うことにより製造されるセラミック基板に、集積回路を搭載することにより製造されたマルチチップモジュール。
A polyimide sheet is attached to a ceramic sintered substrate with conductors applied.
Forming a plating via in the through hole of the polyimide sheet;
A multi-chip module manufactured by mounting an integrated circuit on a ceramic substrate manufactured by performing a planarization process by polishing both the polyimide sheet and the plating via.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004356156A JP2006165358A (en) | 2004-12-09 | 2004-12-09 | Manufacturing method of ceramic sintered substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004356156A JP2006165358A (en) | 2004-12-09 | 2004-12-09 | Manufacturing method of ceramic sintered substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006165358A true JP2006165358A (en) | 2006-06-22 |
Family
ID=36667021
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004356156A Withdrawn JP2006165358A (en) | 2004-12-09 | 2004-12-09 | Manufacturing method of ceramic sintered substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006165358A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302089A (en) * | 2008-06-10 | 2009-12-24 | Ngk Spark Plug Co Ltd | Ceramic parts and manufacturing method thereof, and wiring board |
-
2004
- 2004-12-09 JP JP2004356156A patent/JP2006165358A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009302089A (en) * | 2008-06-10 | 2009-12-24 | Ngk Spark Plug Co Ltd | Ceramic parts and manufacturing method thereof, and wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101089959B1 (en) | Printed circuit board and fabricating method of the same | |
US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
JP2008258646A (en) | Wiring board and its manufacturing method, and semiconductor device and method of manufacturing semiconductor device | |
JP3934104B2 (en) | Method for producing ball grid array substrate | |
JP2005203695A (en) | Semiconductor device and manufacturing method thereof | |
CN103974522A (en) | Wiring board and method for manufacturing the same | |
KR101082778B1 (en) | Method of fabricating a fine-pitch printed circuit board | |
JP6233973B2 (en) | Metal-ceramic circuit board manufacturing method | |
US9549465B2 (en) | Printed circuit board and method of manufacturing the same | |
JP2002118204A (en) | Semiconductor device, substrate for mounting semiconductor and method for manufacturing the same | |
KR20040001048A (en) | PCB having a fine pitch circuit pattern making method | |
JP2006165358A (en) | Manufacturing method of ceramic sintered substrate | |
JP3890901B2 (en) | Electronic component mounting substrate and manufacturing method thereof | |
JP2012104521A (en) | Method of manufacturing circuit board | |
JP2005347299A (en) | Method for manufacturing built-in chip substrate | |
JP3523815B2 (en) | Semiconductor device | |
JP2008028336A (en) | Method of manufacturing electronic component | |
KR20110052989A (en) | A fabricating method of printed circuit board | |
JP2001358257A (en) | Method for manufacturing substrate for semiconductor device | |
JP5263830B2 (en) | Printed circuit board and manufacturing method thereof | |
KR20100110459A (en) | Method of fabricating a ultra-thin metal printed circuit board | |
JP2009253118A (en) | Method for manufacturing wiring board | |
WO2003002786A1 (en) | Electroplating method and printed wiring board manufacturing method | |
KR102396144B1 (en) | Method for Manufacturing Glass Interposer | |
KR101071306B1 (en) | Method for forming window BGA substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060425 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070312 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090609 |