KR102396144B1 - Method for Manufacturing Glass Interposer - Google Patents

Method for Manufacturing Glass Interposer Download PDF

Info

Publication number
KR102396144B1
KR102396144B1 KR1020140099576A KR20140099576A KR102396144B1 KR 102396144 B1 KR102396144 B1 KR 102396144B1 KR 1020140099576 A KR1020140099576 A KR 1020140099576A KR 20140099576 A KR20140099576 A KR 20140099576A KR 102396144 B1 KR102396144 B1 KR 102396144B1
Authority
KR
South Korea
Prior art keywords
substrate
pattern
glass
laminate
plating
Prior art date
Application number
KR1020140099576A
Other languages
Korean (ko)
Other versions
KR20160016095A (en
Inventor
정헌
김애림
이건천
이규원
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140099576A priority Critical patent/KR102396144B1/en
Publication of KR20160016095A publication Critical patent/KR20160016095A/en
Application granted granted Critical
Publication of KR102396144B1 publication Critical patent/KR102396144B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 신뢰성 있는 미세회로를 구비하는 글래스 인터포저의 제조 방법에 관한 것으로, 글래스 인터포저 제조 방법은, 감광성 글래스인 제1기판에 패턴을 형성하는 단계, 감광성 글래스인 제2기판에 비아를 형성하는 단계, 및 제1기판과 제2기판을 합쳐 적층체를 형성하는 단계를 포함한다.The present invention relates to a method for manufacturing a glass interposer having a reliable microcircuit, the method comprising: forming a pattern on a first substrate that is photosensitive glass; and forming a via on a second substrate that is photosensitive glass and forming a laminate by combining the first substrate and the second substrate.

Description

글래스 인터포저 제조 방법{Method for Manufacturing Glass Interposer}Method for Manufacturing Glass Interposer

본 발명의 실시예들은 인터포저의 제조 방법에 관한 것으로, 보다 상세하게는 신뢰성 있는 미세회로를 구비하는 글래스 인터포저의 제조 방법에 관한 것이다.Embodiments of the present invention relate to a method of manufacturing an interposer, and more particularly, to a method of manufacturing a glass interposer having a reliable microcircuit.

인터포저(Interposer)는 기판 위에 칩들을 얹거나 실장하기 위해 기판에 비아를 형성하여 칩들 간, 칩과 인쇄회로기판(PCB) 간을 연결하는 전자 부품의 일종이다. 인터포저의 제작에 사용되는 기판 소재는 크게 실리콘(Silicon)과 유리(Glass)로 나누어진다. 실리콘을 이용하면, 실리콘이 전기적으로 손실이 있는 기판임에도 불구하고 그 물성을 용이하게 조절할 수 있고 열전도도가 높으며 미세 패턴이 가능한 장점이 있다. 글래스를 이용하면, 전기적으로 부도체이고 가격이 싸다는 장점이 있으며, 특히 디스플레이 산업의 발달로 인해 실리콘으로는 생각할 수 없는 패널 크기로 공정을 개발할 수 있는 이점이 있어 대량 생산을 통한 저가격화에 유리하다.An interposer is a type of electronic component that connects chips and a printed circuit board (PCB) between chips and a printed circuit board (PCB) by forming vias on a board to mount or mount chips on the board. The substrate material used for manufacturing the interposer is largely divided into silicon and glass. When silicon is used, although silicon is a substrate having an electrical loss, its physical properties can be easily controlled, thermal conductivity is high, and a fine pattern is possible. When glass is used, it has the advantage of being an electrically insulator and low price. In particular, due to the development of the display industry, it has the advantage of being able to develop a process with a panel size that cannot be considered with silicon, which is advantageous for low price through mass production. .

글래스 인터포저의 제조 공법으로는, 먼저 동박을 포함하는 절연 부재 상에 드라이 필름을 도포한 후, 노광 및 현상을 통해 드라이 필름 패턴을 형성하고 에칭을 통해 회로 회로를 형성하는 감법(Subtractive) 방법이 대표적이다.As a manufacturing method of the glass interposer, a dry film is first applied on an insulating member including copper foil, then a dry film pattern is formed through exposure and development, and a circuit circuit is formed through etching. For example.

한편, 종래의 글래스 인터포저는 RDL(Re Design Layer) 역할을 위해 L/S 약 5/5㎛ 이하의 구현이 필요하나, 드라이 필름을 사용하는 패터닝 방법으로 필요한 해상도를 얻을 수 없어 미세회로 구현이 어렵다. 게다가, 드라이 필름이 기판에 안정적으로 밀착하지 못하여 회로 단선이나 회로 오픈(open)의 불량을 유발한다.On the other hand, the conventional glass interposer requires the implementation of L/S of about 5/5 μm or less for the role of the RDL (Re Design Layer), but the required resolution cannot be obtained with the patterning method using the dry film, so the implementation of the microcircuit is difficult. it's difficult. In addition, the dry film does not stably adhere to the substrate, thereby causing circuit breakage or circuit open failure.

더욱이, 종래의 글래스 인터포저의 제조 공법에서는 기판상에 드라이 필름을 밀착시키고 제거하는 공정으로 인하여 파손 및 재료 비용이 증가한다. 이러한 문제점은 신뢰성 있는 미세회로 구현에 있어서 네거티브한 상관 관계를 가지며, 따라서 글래스 인터포저에서 미세 회로를 구현하기 위해 현재 새로운 공법이 요구되고 있는 실정이다.Moreover, in the conventional manufacturing method of the glass interposer, damage and material cost increase due to the process of adhering and removing the dry film on the substrate. These problems have a negative correlation in realizing a reliable microcircuit, and therefore, a new method is currently required to implement a microcircuit in a glass interposer.

본 발명의 일실시예에서는 드라이 필름 밀착 불량 등에 의한 종래 기술의 문제점을 해결할 수 있고, 신뢰성 있는 미세회로를 형성할 수 있는 글래스 인터포저 제조 방법을 제공하고자 한다.In one embodiment of the present invention, it is an object of the present invention to provide a method of manufacturing a glass interposer that can solve problems of the prior art due to poor adhesion of dry film and the like, and can form a reliable microcircuit.

상기 기술적 과제를 해결하기 위하여 본 발명의 일측면에 따른 글래스 인터포저 제조 방법은, 감광성 글래스인 제1기판에 패턴을 형성하는 단계, 감광성 글래스인 제2기판에 비아를 형성하는 단계, 및 제1기판과 제2기판을 합쳐 적층체를 형성하는 단계를 포함한다.In order to solve the above technical problem, a method for manufacturing a glass interposer according to an aspect of the present invention includes the steps of forming a pattern on a first substrate that is photosensitive glass, forming a via on a second substrate that is photosensitive glass, and a first and combining the substrate and the second substrate to form a laminate.

일실시예에서, 글래스 인터포저 제조 방법은, 패턴과 비아에 금속재료가 충진되도록 적층체를 도금하는 단계를 더 포함한다.In one embodiment, the method of manufacturing a glass interposer further includes plating the laminate to fill the pattern and the via with a metal material.

일실시예에서, 금속재료는 금, 구리, 티타늄, 니켈 또는 이들 중 적어도 어느 하나의 성분을 함유하는 금속성 합금이다.In one embodiment, the metallic material is gold, copper, titanium, nickel, or a metallic alloy containing at least one of these components.

일실시예에서, 글래스 인터포저 제조 방법은, 패턴이 금속재료로 도금된 제1기판과 비아가 금속재료로 도금된 제2기판을 연마하는 단계를 더 포함한다.In one embodiment, the method for manufacturing a glass interposer further includes polishing a first substrate having a pattern plated with a metal material and a second substrate having vias plated with a metal material.

일실시예에서, 제1기판 또는 제2기판을 형성하는 단계는, 감광성 글래스 기판을 자외선 또는 레이저 소스를 통해 노광하는 단계, 노광 후에 감광성 글래스 기판을 열처리하는 단계, 및 열처리 후에 감광성 글래스 기판을 습식 에칭하는 단계를 포함한다.In one embodiment, forming the first substrate or the second substrate includes exposing the photosensitive glass substrate through an ultraviolet or laser source, heat treating the photosensitive glass substrate after exposure, and wet the photosensitive glass substrate after the heat treatment etching;

본 발명의 다른 측면에 따른 글래스 인터포저 제조 방법은, 감광성 글래스 기판을 패터닝하여 적어도 일면에 패턴을 가진 패턴기판을 형성하는 단계, 패턴기판의 타면 상에 글래스기판을 합쳐 적층체를 형성하는 단계, 패턴에 금속재료가 충진되도록 적층체를 도금하는 단계, 및 금속재료가 도금된 패턴기판과 글래스기판을 연마하는 단계를 포함한다.A method for manufacturing a glass interposer according to another aspect of the present invention comprises the steps of: forming a patterned substrate having a pattern on at least one surface by patterning a photosensitive glass substrate; combining the glass substrates on the other surface of the patterned substrate to form a laminate; and plating the laminate so that the pattern is filled with a metal material, and polishing the pattern substrate and the glass substrate on which the metal material is plated.

일실시예에서, 감광성 글래스 기판은 무기 글래스를 포함하고, 무기 글래스는 주요 재료로서 실리케이트(Silicate)를 포함한다.In one embodiment, the photosensitive glass substrate includes inorganic glass, and the inorganic glass includes silicate as a main material.

일실시예에서, 적층체를 도금하는 단계는, 적층체에 무전해 도금을 통해 금속시드층을 형성하는 단계, 및 금속시드층이 형성된 적층체에 전해 도금을 통해 연결패턴 또는 TGV(Through glass via)패턴을 형성하는 단계를 포함한다.In an embodiment, the plating of the laminate includes forming a metal seed layer on the laminate through electroless plating, and a connection pattern or through glass via (TGV) through electroplating on the laminate on which the metal seed layer is formed. ) to form a pattern.

본 발명에 의하면, 연결패턴 글래스 기판과 TGV(Through glass via) 글래스 기판을 준비하고, 두 글래스 기판을 일체로 적층한 후, 구리 충진 도금을 통해 일련의 패턴 즉 미세회로를 형성하며, 이에 의해 신뢰성 있는 미세회로 형성이 가능한 글래스 인터포저 제조 방법을 제공할 수 있다.According to the present invention, a connection pattern glass substrate and a TGV (Through glass via) glass substrate are prepared, the two glass substrates are laminated integrally, and then a series of patterns, that is, microcircuits are formed through copper-filled plating, whereby reliability It is possible to provide a method for manufacturing a glass interposer capable of forming a microcircuit.

즉, 본 발명에 의하면, 드라이 필름 등의 기존 감광성 물질에 의지한 제조 방법에서 기판 표면과 드라이 필름 간의 약한 밀착력에 의해 발생하는 회로 오픈, 회로 단락, 도금 시드층 잔사 등의 불량을 차단할 뿐 아니라, 감광성 물질을 사용하지 않아 밀착(Lamination), 박리(Stripping) 공정을 생략할 수 있고, 연마 공정을 통해 최종적으로 사용자가 원하는 기판 두께의 글래스 인터포저를 제조할 수 있다.That is, according to the present invention, defects such as circuit open, short circuit, and plating seed layer residue caused by weak adhesion between the substrate surface and the dry film in a manufacturing method relying on a conventional photosensitive material such as a dry film are blocked, Since a photosensitive material is not used, lamination and stripping processes can be omitted, and a glass interposer having a thickness desired by a user can be finally manufactured through a polishing process.

도 1은 본 발명의 일실시예에 따른 글래스 인터포저 제조 방법의 순서도
도 2는 도 1의 글래스 인터포저 제조 방법 중 연결패턴 글래스 기판을 준비하는 과정에 대한 공정 흐름도
도 3은 도 1의 글래스 인터포저 제조 방법 중 TGV(Through glass via) 글래스 기판을 준비하는 과정에 대한 공정 흐름도
도 4a 및 도 4b는 도 1의 글래스 인터포저 제조 방법 중 연결패턴 글래스 기판과 TGV 글래스 기판을 합쳐 미세회로를 형성하는 과정에 대한 공정 흐름도
도 5는 본 발명의 다른 실시예에 따른 글래스 인터포저 제조 방법의 순서도
도 6a 및 도 6b는 도 5의 글래스 인터포저 제조 방법에 대한 공정 흐름도
도 7은 도 6a의 글래스 인터포저 제조 방법 중 글래스 적층체에 도금하는 과정에 대한 공정 흐름도
1 is a flowchart of a method for manufacturing a glass interposer according to an embodiment of the present invention;
FIG. 2 is a process flow diagram illustrating a process of preparing a connection pattern glass substrate in the method of manufacturing the glass interposer of FIG. 1 ;
3 is a process flow diagram illustrating a process of preparing a TGV (through glass via) glass substrate in the method of manufacturing the glass interposer of FIG. 1 ;
4A and 4B are process flow charts illustrating a process of forming a microcircuit by combining a connection pattern glass substrate and a TGV glass substrate in the method of manufacturing the glass interposer of FIG. 1 ;
5 is a flowchart of a method of manufacturing a glass interposer according to another embodiment of the present invention;
6A and 6B are process flow charts for the method of manufacturing the glass interposer of FIG. 5
7 is a process flow diagram illustrating a process of plating a glass laminate in the method of manufacturing the glass interposer of FIG. 6A.

이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시예를 상세히 설명한다. 다만 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 일 실시예에 불과할 뿐이고, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다. 또한, 본 발명의 바람직한 실시예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다. 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment in which a person of ordinary skill in the art to which the present invention pertains can easily practice the present invention will be described in detail. However, it should be understood that the configuration shown in the embodiments and drawings described in this specification is only a preferred embodiment of the present invention, and there may be various equivalents and modifications that can be substituted for them at the time of the present application. In addition, when it is determined that a detailed description of a related well-known function or configuration may unnecessarily obscure the gist of the present invention in describing the operating principle of the preferred embodiment of the present invention in detail, the detailed description thereof will be omitted. The terms described below are terms defined in consideration of functions in the present invention, and the meaning of each term should be interpreted based on the content throughout this specification. The same reference numerals are used throughout the drawings to refer to parts having similar functions and functions.

도 1은 본 발명의 일실시예에 따른 글래스 인터포저 제조 방법의 순서도이다.1 is a flowchart of a method of manufacturing a glass interposer according to an embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 글래스 인터포저 제조 방법은, 먼저 감광성 글래스(Photo sensitive Glass)의 제1기판에 패턴을 형성한다(S11). 다음, 감광성 글래스의 제2기판에 비아를 형성한다(S12). 다음, 제1기판과 제2기판을 합쳐 적층체를 형성한다(S13). 그런 다음, 적층체를 도금한다(S14). 그리고, 도금된 적층체를 연마한다(S15).Referring to FIG. 1 , in the method of manufacturing a glass interposer according to the present embodiment, a pattern is first formed on a first substrate of photo sensitive glass ( S11 ). Next, a via is formed on the second substrate of the photosensitive glass (S12). Next, a laminate is formed by combining the first substrate and the second substrate (S13). Then, the laminate is plated (S14). Then, the plated laminate is polished (S15).

위의 제조방법에 따라 제조된 글래스 인터포저는 저가의 신뢰성 있는 미세회로를 구비한다. 이러한 글래스 인터포저에 대하여 도 2 내지 도 4b를 참조하여 아래에서 상세히 설명하기로 한다.The glass interposer manufactured according to the above manufacturing method has a low-cost and reliable microcircuit. Such a glass interposer will be described in detail below with reference to FIGS. 2 to 4B .

도 2는 도 1의 글래스 인터포저 제조 방법 중 연결패턴 글래스 기판을 준비하는 과정에 대한 공정 흐름도이다.FIG. 2 is a process flow diagram illustrating a process of preparing a connection pattern glass substrate in the method of manufacturing the glass interposer of FIG. 1 .

도 2의 공정은 도 1의 제1단계(S11)의 상세 공정에 해당하는 것으로, 노광, 열처리 및 습식식각 공정들을 포함한다.The process of FIG. 2 corresponds to the detailed process of the first step S11 of FIG. 1 , and includes exposure, heat treatment, and wet etching processes.

먼저, 도 2의 (a)에 나타낸 바와 같이, 연결패턴용 비아를 구비하는 연결패턴 글래스 기판(이하, 패턴기판)(10)의 제조를 위해, 먼저 감광성 글래스인 제1기판(11)을 마스크(12)를 통해 노광한다.First, as shown in FIG. 2A , in order to manufacture a connection pattern glass substrate (hereinafter, a pattern substrate) 10 having a via for connection pattern, the first substrate 11, which is a photosensitive glass, is first masked. Exposure through (12).

노광은 제1기판(11) 상에 마스크(12)를 배열한 후 마스크(12)를 통해 높은 밀도의 자외선(Ultraviolet)이나 레이저 소스(Laser Source)의 빛(Light)을 제1기판(11)에 노출시키는 것을 포함한다.The exposure is performed by arranging the mask 12 on the first substrate 11 and then applying high-density ultraviolet (Ultraviolet) or laser source light through the mask 12 to the first substrate 11 . including exposure to

포지티브 또는 네거티브 감광성 글래스인 제1기판(11)의 노광을 위해, 마스크(12)는 제1기판(11)에 배치하고자 하는 연결패턴에 따라 제1기판(11)의 일면 상에 위치하는 소정의 개구부 또는 윈도우(12a)를 가질 수 있다. 이하의 설명에서는 설명의 편의상 제1기판(11)이 포지티브 감광성 글래스인 것으로 가정한다.For exposure of the first substrate 11 which is positive or negative photosensitive glass, the mask 12 is a predetermined predetermined position on one surface of the first substrate 11 according to a connection pattern to be arranged on the first substrate 11 . It may have an opening or window 12a. In the following description, it is assumed that the first substrate 11 is positive photosensitive glass for convenience of description.

다음, 도 2의 (b)에 나타낸 바와 같이, 노광된 제1기판(11)을 열처리한다. 열처리(13)는 제1기판(11)에서 연결패턴을 형성하고자 하는 패턴영역(14)의 물성을 변화시켜 패턴영역(14)의 기판 소재가 습식 식각에 의해 쉽게 제거될 수 있도록 하기 위한 것이다. 본 실시예의 열처리 공정에서는 핫 플레이트(hot plate)의 온도 또는 제1기판(11)의 일면에서의 온도를 120~130℃로 하고 제1기판(11)의 두께에 따라 약 30초 내지 5분간 제1기판(11)을 열처리한다.Next, as shown in FIG. 2B , the exposed first substrate 11 is heat-treated. The heat treatment 13 is for changing the physical properties of the pattern region 14 in which the connection pattern is to be formed in the first substrate 11 so that the substrate material of the pattern region 14 can be easily removed by wet etching. In the heat treatment process of this embodiment, the temperature of the hot plate or the temperature on one surface of the first substrate 11 is 120 to 130° C. One substrate 11 is heat-treated.

다음, 도 2의 (c)에 나타낸 바와 같이, 열처리된 제1기판(11)을 습식 식각한다. 제1기판(11)을 습식 식각하면, 제1기판(11)의 패턴영역(14)이 식각되어 이후의 공정에서 도전성 재료를 도금하여 연결패턴을 형성할 수 있는 비아(16)가 마련된다.Next, as shown in FIG. 2C , the heat-treated first substrate 11 is wet-etched. When the first substrate 11 is wet-etched, the pattern region 14 of the first substrate 11 is etched to provide vias 16 capable of forming a connection pattern by plating a conductive material in a subsequent process.

습식 식각(15)은 불산(Hydrofluoric acid, HF)을 이용할 수 있다. 예를 들어, 습식 식각은 물에 불산을 희석시킨 용액(Diluted hydrofluoric acid, DHF)을 이용하는 전용조(Batch) 타입 단조식(single-tank) 공법이나, HF 전용조가 필요없는 대칭형 연속 유압식(continuous-flow) 공법 등으로 구현될 수 있다. 전용조 타입 단조식 공법을 이용하면, 단조식 공법의 장점인 장치점유면적(Footprint)의 축소와 이중조(dual-tank) 타입 공법의 장점인 균일성을 함께 실현할 수 있다.The wet etching 15 may use hydrofluoric acid (HF). For example, wet etching is a batch-type single-tank method using a solution diluted with hydrofluoric acid (DHF) in water, but a symmetrical continuous-hydraulic method that does not require a dedicated HF bath. flow) method, etc. can be implemented. If the dedicated tank type forging method is used, it is possible to reduce the footprint of the forging method, which is the advantage of the forging method, and realize the uniformity, which is the advantage of the dual-tank type method.

또한, 습식 식각의 부식액(etchant)으로는 불산 외에 질산(HNO3), 초산(CH3COOH) 또는 이들의 혼합물(불산 포함)을 사용할 수 있으며, 실리케이트(Silicate)를 재료로 하는 글래스 기판에 습식 식각으로 비아(16)를 형성할 수 있는 부식액이라면 특별히 한정되지 않고 대부분 적용 가능하다.In addition, as an etchant for wet etching, nitric acid (HNO 3 ), acetic acid (CH 3 COOH), or a mixture thereof (including hydrofluoric acid) may be used in addition to hydrofluoric acid. It is not particularly limited as long as it is an etchant capable of forming the via 16 by etching, and most of it is applicable.

전술한 공정을 통해 패턴기판(10)을 형성한다. 패턴기판(10)은 제1기판(11)과 제1기판(11)에 설치되고 연결패턴용 도전성 재료를 도금할 수 있는 비아(16)를 구비하는 것에 대응한다. 패턴기판(10)의 비아(16) 또는 이후에 형성되는 연결패턴은 도 2의 (d)에 나타낸 바와 같이, 제1기판(11)의 일면(17)에 소정 형태의 외부패턴(18)으로 노출될 수 있다.The patterned substrate 10 is formed through the above-described process. The patterned substrate 10 corresponds to the first substrate 11 and the vias 16 provided on the first substrate 11 and capable of plating a conductive material for a connection pattern. The via 16 of the pattern substrate 10 or the connection pattern formed thereafter is formed as an external pattern 18 in a predetermined shape on one surface 17 of the first substrate 11, as shown in FIG. 2(d). may be exposed.

도 3은 도 1의 글래스 인터포저 제조 방법 중 TGV 글래스 기판을 준비하는 과정에 대한 공정 흐름도이다.3 is a process flow diagram illustrating a process of preparing a TGV glass substrate in the method of manufacturing the glass interposer of FIG. 1 .

도 3의 공정은 도 1의 제2단계(S12)의 상세 공정에 해당하는 것으로, 노광 공정, 열처리 공정 및 습식식각 공정을 포함한다.The process of FIG. 3 corresponds to the detailed process of the second step S12 of FIG. 1 , and includes an exposure process, a heat treatment process, and a wet etching process.

먼저, 도 3의 (a)에 나타낸 바와 같이, TGV(Through Glass Via)를 구비하는 TGV 글래스 기판(이하, TGV기판)(20)의 제조를 위해, 먼저 감광성 글래스인 제2기판(21)을 마스크(22)를 통해 노광한다.First, as shown in FIG. 3A , in order to manufacture a TGV glass substrate (hereinafter, TGV substrate) 20 having a TGV (Through Glass Via), a second substrate 21, which is a photosensitive glass, is first formed. Exposure is carried out through the mask 22 .

노광은 제2기판(21) 상에 마스크(22)를 배열한 후 마스크(22)를 통해 높은 밀도의 자외선이나 레이저 소스의 빛(Light)을 제2기판(11)에 노출시키는 것을 포함한다.The exposure includes arranging the mask 22 on the second substrate 21 and then exposing the second substrate 11 to high-density ultraviolet light or light from a laser source through the mask 22 .

포지티브 또는 네거티브 감광성 글래스인 제2기판(21)의 노광을 위해, 마스크(22)는 제2기판(21)에 배치하고자 하는 TGV의 배열에 따라 제2기판(21)의 일면 상에 위치하는 소정의 개구부 또는 윈도우(22a)를 가질 수 있다. 이하의 설명에서는 설명의 편의상 제2기판(21)이 포지티브 감광성 글래스인 것으로 가정한다.For exposure of the second substrate 21 that is positive or negative photosensitive glass, the mask 22 is a predetermined position on one surface of the second substrate 21 according to the arrangement of TGVs to be arranged on the second substrate 21 . of an opening or window 22a. In the following description, it is assumed that the second substrate 21 is positive photosensitive glass for convenience of description.

다음, 도 3의 (b)에 나타낸 바와 같이, 노광된 제2기판(21)을 열처리한다. 열처리(23)는 제2기판(21)에서 미세회로를 형성하고자 하는 TGV영역(24)의 물성을 변화시켜 TGV영역(24)의 기판 소재가 습식 식각에 의해 쉽게 제거될 수 있도록 기능한다. 본 실시예의 열처리 공정에서는 핫 플레이트(hot plate)의 온도 또는 제2기판(21)의 일면에서의 온도를 120~130℃로 하고 제2기판(21)의 재료나 두께에 따라 약 30초 내지 5분간 열처리할 수 있다.Next, as shown in FIG. 3B , the exposed second substrate 21 is heat-treated. The heat treatment 23 changes the physical properties of the TGV region 24 in which the microcircuit is to be formed on the second substrate 21 so that the substrate material of the TGV region 24 can be easily removed by wet etching. In the heat treatment process of this embodiment, the temperature of the hot plate or the temperature on one surface of the second substrate 21 is 120 to 130° C., and depending on the material or thickness of the second substrate 21 , about 30 seconds to 5 seconds It can be heat treated for minutes.

다음, 도 3의 (c)에 나타낸 바와 같이, 열처리된 제2기판(21)을 습식 식각한다. 제2기판(21)을 습식 식각하면, 제2기판(21)의 TGV영역(24)이 식각되어 이후의 공정에서 도전성 재료를 도금하여 TGV패턴을 형성할 비아 즉 TGV(26)가 마련된다. TGV(26)는 사이즈(예컨대, 직경, 길이), 배열 구조 등이 다를 뿐, 도 2의 비아(16)와 실질적으로 동일할 수 있다.Next, as shown in FIG. 3C , the heat-treated second substrate 21 is wet-etched. When the second substrate 21 is wet-etched, the TGV region 24 of the second substrate 21 is etched to prepare a via, ie, the TGV 26 , for forming a TGV pattern by plating a conductive material in a subsequent process. The TGV 26 may be substantially the same as the via 16 of FIG. 2 except that the size (eg, diameter, length) and arrangement structure are different.

습식 식각(25)은 불산(Hydrofluoric acid, HF)을 이용할 수 있다. 또한, 습식 식각의 부식액(etchant)으로는 불산, 질산, 초산 또는 이들의 혼합물을 사용할 수 있으며, 실리케이트를 재료로 하는 글래스 기판에 습식 식각으로 TGV(26)를 형성할 수 있는 부식액이라면 특별히 한정되지 않고 모두 적용 가능하다.The wet etching 25 may use hydrofluoric acid (HF). In addition, hydrofluoric acid, nitric acid, acetic acid, or a mixture thereof may be used as an etchant for wet etching, and if it is an etchant capable of forming the TGV 26 by wet etching on a glass substrate made of silicate, it is not particularly limited. and all are applicable.

전술한 공정을 통해 TGV기판(20)을 형성한다. TGV기판(20)은 제2기판(21)과 제2기판(21)에 설치되고 TGV패턴용 도전성 재료가 도금되는 TGV(26)를 구비하는 것을 지칭한다. TGV기판(20)의 TGV(26) 혹은 이후 공정에서 형성되는 TGV패턴은 도 3의 (d)에 나타낸 바와 같이 제2기판(21)의 타면(27)에 소정 형태의 외부패턴(28)으로 노출될 수 있다.The TGV substrate 20 is formed through the above-described process. The TGV substrate 20 refers to having a second substrate 21 and a TGV 26 provided on the second substrate 21 and plated with a conductive material for a TGV pattern. The TGV 26 of the TGV substrate 20 or the TGV pattern formed in the subsequent process is an external pattern 28 in a predetermined shape on the other surface 27 of the second substrate 21 as shown in FIG. 3(d). may be exposed.

도 4a 및 도 4b는 도 1의 글래스 인터포저 제조 방법 중 연결패턴 글래스 기판과 TGV 글래스 기판을 합쳐 미세회로를 형성하는 과정에 대한 공정 흐름도이다.4A and 4B are process flow charts illustrating a process of forming a microcircuit by combining a connection pattern glass substrate and a TGV glass substrate in the method of manufacturing the glass interposer of FIG. 1 .

도 4a 및 도 4b의 공정은 도 1의 제3단계(S13), 제4단계(S14) 및 제5단계(S15)의 상세 공정에 해당하는 것으로, 적층체 형성 공정, 도금 공정 및 연마 공정을 포함한다.The process of FIGS. 4A and 4B corresponds to the detailed process of the third step (S13), the fourth step (S14), and the fifth step (S15) of FIG. include

먼저, 도 4a의 (a)에 나타낸 바와 같이, 패턴기판(10)과 TGV기판(20)을 접합한다. 본 실시예에서, 비아(16)를 가진 감광성 글래스로 이루어진 연결패턴(10)과 TGV(26)를 가진 감광성 글래스로 이루어진 TGV패턴(20)은 서로 접합된다.First, as shown in FIG. 4A (a), the patterned substrate 10 and the TGV substrate 20 are bonded. In this embodiment, the connection pattern 10 made of photosensitive glass with vias 16 and the TGV pattern 20 made of photosensitive glass with TGV 26 are bonded to each other.

패턴기판(10)과 TGV기판(20)의 접합 공정은 두 글래스 기판을 접합하는 기존의 글래스 접합 공법 중에서 적절하게 선택될 수 있다. 즉, 접합 공정은 패턴기판(10)과 TGV기판(20)을 접합하고 이들의 접합체(즉, 적층체)에 이후의 도금 공정에서 비아(16)와 TGV(26)에 도금되는 도전성 패턴(연결패턴 등)을 신뢰성 있게 형성할 수 있는 공정이라면, 특별히 한정되지 않는다.The bonding process of the patterned substrate 10 and the TGV substrate 20 may be appropriately selected from existing glass bonding methods for bonding the two glass substrates. That is, in the bonding process, the pattern substrate 10 and the TGV substrate 20 are bonded, and the conductive pattern (connection) plated on the via 16 and the TGV 26 in the subsequent plating process on the bonded body (ie, the laminate). If it is a process which can form a pattern etc. reliably, it will not specifically limit.

다음, 도 4a의 (b)에 나타낸 바와 같이, 적층체를 도전성 재료(30)로 도금한다. 본 실시예에서는, 제조되는 장치를 반도체 패키지의 인터포저(Interposer)로 사용할 수 있도록 도금 공정을 무전해 도금과 전해 도금의 순차 도금 공정으로 구현하고, 이를 통해 연결패턴 자체, TGV패턴 자체, 그리고 연결패턴과 TGV패턴 간의 패턴 접속에 대한 신뢰성을 확보한다. 예를 들어, 도금 공정은 무전해 도금을 통해 금속시드층을 형성한 후 전해 도금을 통해 충분히 금속층을 형성하도록 구현될 수 있다.Next, as shown in FIG. 4A ( b ), the laminate is plated with a conductive material 30 . In this embodiment, the plating process is implemented as a sequential plating process of electroless plating and electrolytic plating so that the manufactured device can be used as an interposer of a semiconductor package, and through this, the connection pattern itself, the TGV pattern itself, and the connection The reliability of the pattern connection between the pattern and the TGV pattern is ensured. For example, the plating process may be implemented to sufficiently form the metal layer through electroplating after forming the metal seed layer through electroless plating.

도금 공정의 재료로는 구리(Cu), 티타늄(Ti), 니켈(Ni) 또는 이들 중 하나 이상의 성분을 포함하는 금속성 합금이 사용될 수 있다.As a material for the plating process, copper (Cu), titanium (Ti), nickel (Ni), or a metallic alloy including at least one of these may be used.

도금 공정에 의하면, 도전성 재료(30)는 적층체의 일면(도 2의 17 참조)과, 일면의 반대측인 타면(도 3의 27 참조)과, 비아(16) 및 TGV(26)에 충진된다. 도금 공정을 통해 비아(16)에 충진되는 연결패턴과 TGV(26)에 충진되는 TGV패턴은 선택적으로 서로 연결된다. 여기서, TGV패턴은 패턴기판(10)의 비아(16)와 다른 패턴 구조나 배열을 가지고 TGV기판(20)의 TGV(26)에 형성되는 것을 제외하고 연결패턴과 실질적으로 동일할 수 있다.According to the plating process, the conductive material 30 is filled on one surface (refer to 17 in FIG. 2 ) of the laminate, the other surface (refer to 27 in FIG. 3 ) opposite to the one surface, the via 16 and the TGV 26 . . The connection pattern filled in the via 16 and the TGV pattern filled in the TGV 26 are selectively connected to each other through a plating process. Here, the TGV pattern may be substantially the same as the connection pattern except that it has a different pattern structure or arrangement from the via 16 of the patterned substrate 10 and is formed on the TGV 26 of the TGV substrate 20 .

다음, 도 4b의 (c)에 나타낸 바와 같이, 도금된 적층체를 연마한다. 본 실시예에서 연마 공정은 도금이 완료된 적층체를 원하는 두께까지 적층체의 양면을 물리적으로 연마하는 것을 포함한다. 물리적인 연마는 그라인딩(Grinding) 및 폴리싱(Polishing)을 포함한다.Next, as shown in FIG. 4B (c), the plated laminate is polished. In this embodiment, the polishing process includes physically polishing both surfaces of the plated laminate to a desired thickness. Physical polishing includes grinding and polishing.

그라인딩은 적층체 연마의 첫 단계로서 다음 단계의 폴리싱을 위해 적층체에 가능한 최소한의 변형을 주도록 이루어진다. 예를 들어, 그라인딩은 다이아몬드, SiC 등의 연마제가 접착된 디스크(40)(또는 페이퍼, 패드 등)를 이용하여 도전성 재료(30)가 도금된 적층체의 일면 및 타면의 표면을 평탄하게 연마하도록 구현될 수 있다.Grinding is the first step of polishing the laminate, and is performed to give the smallest possible deformation to the laminate for polishing in the next stage. For example, grinding is performed using a disk 40 (or paper, pad, etc.) to which an abrasive such as diamond or SiC is adhered to flatly polish the surface of one side and the other side of the laminate on which the conductive material 30 is plated. can be implemented.

그리고, 폴리싱은 정반이나 패드의 재질에 따라 소프트 폴리싱과 하드 폴리싱을 구분되며, 소프트 폴리싱은 베이스 플레이트에 상대적으로 소프트 재질의 패드를 붙여 사용하고, 하드 폴리싱은 상대적으로 단단한 재질의 정반을 사용하는 것을 지칭한다. 폴리싱은 적층체의 요구되는 면조도에 따라 하드 폴리싱과 소프트 폴리싱을 조합하여 구현될 수 있다.In addition, polishing is divided into soft polishing and hard polishing depending on the material of the surface plate or pad. Soft polishing uses a relatively soft pad to the base plate, and hard polishing uses a relatively hard surface plate. refers to Polishing may be implemented by combining hard polishing and soft polishing according to the required surface roughness of the laminate.

본 실시예에서는 적층체가 제1점선(41)과 제2점선(42) 사이의 두께를 갖도록 적층체의 양면을 물리적으로 연마한다. 이러한 구성에 의하면, 연마를 통해 최종 제품(글래스 인터포저)의 두께를 결정할 수 있으므로, 사용자가 원하는 두께로 글래스 인터포저를 용이하게 구현할 수 있고, 최종 공정에서 두께를 결정함으로써 제품의 두께 자유도를 크게 향상시킬 수 있다.In this embodiment, both surfaces of the laminate are physically polished so that the laminate has a thickness between the first dotted line 41 and the second dotted line 42 . According to this configuration, since the thickness of the final product (glass interposer) can be determined through polishing, the glass interposer can be easily implemented with a desired thickness by the user, and the freedom of thickness of the product is greatly increased by determining the thickness in the final process. can be improved

전술한 공정에 의하면, 도 4b의 (d)에 도시한 바와 같은 글래스 인터포저를 제조할 수 있다. 즉, 글래스 접합과 연마에 의해 원하는 두께를 갖는 패턴기판(10)과 TGV기판(20)의 적층체 구조로 글래스 인터포저를 제조할 수 있다.According to the above-described process, a glass interposer as shown in (d) of FIG. 4B can be manufactured. That is, the glass interposer can be manufactured in a laminate structure of the patterned substrate 10 and the TGV substrate 20 having a desired thickness by glass bonding and polishing.

제조된 글래스 인터포저에 있어서, 패턴기판(10)의 비아(16)에 형성된 연결패턴(30a)과 TGV기판(20)의 TGV(26)에 형성된 TGV패턴(30b)은 선택적으로 서로 연결된다. 그리고, 글래스 인터포저의 제1면(17a)에는 소정 형태의 제1노출패턴(18)이 구비되고, 제1면(17a)의 반대측인 제2면(27a)에는 소정 형태의 제2노출패턴(28)이 구비된다. 제1노출패턴(18)과 제2노출패턴(28)은 솔더볼 등의 연결수단을 사이에 두고 반도체 칩의 패드에 연결되거나 인쇄회로기판의 패드에 연결될 수 있다. 여기서, 제1면(17a)은 적층체의 일면(도 2의 17 참조)이 연마된 면이고, 제2면(27a)은 적층체의 타면(도 3의 27 참조)이 연마된 면이다.In the manufactured glass interposer, the connection pattern 30a formed on the via 16 of the patterned substrate 10 and the TGV pattern 30b formed on the TGV 26 of the TGV substrate 20 are selectively connected to each other. In addition, a first exposure pattern 18 having a predetermined shape is provided on the first surface 17a of the glass interposer, and a second exposure pattern having a predetermined shape is provided on the second surface 27a opposite to the first surface 17a. (28) is provided. The first exposed pattern 18 and the second exposed pattern 28 may be connected to a pad of a semiconductor chip or connected to a pad of a printed circuit board with a connecting means such as a solder ball therebetween. Here, the first surface 17a is a surface on which one surface (see 17 of FIG. 2 ) of the laminate is polished, and the second surface 27a is a surface on which the other surface (see 27 of FIG. 3 ) of the laminate is polished.

전술한 실시예에 의하면, 감광성 글래스의 특성을 활용하여 미세 패턴을 구현할 수 있다. 즉, 드라이 필름(Dry film) 등의 기존 감광성 물질을 이용하여 제조되는 기존의 인터포저에서 감광성 물질의 사용에 의해 발생하는 기판 표면과 드라이 필름 간의 약한 밀착력에 따른 회로 오프, 회로 단락, 도금 시드 잔사 등의 불량을 차단할 수 있을 뿐 아니라 감광성 물질을 사용하지 않아, 밀착(Lamination) 공정과 박리(Stripping) 공정을 생략할 수 있고, 밀착 공정과 박리 공정에서 발생하는 자재의 파손과 비용 발생의 문제를 해결할 수 있으며, 최종의 연마 공정을 통해 사용자가 원하는 두께의 글래스 인터포저를 효율적으로 제공할 수 있다. 요컨대, 본 발명에 의하면, 실리콘 대비 글래스의 장점을 살린 신뢰성 있는 글래스 인터포저를 제공할 수 있고, 그에 의해 장치의 제조 공정을 단순화하며 제조 비용을 절감하는 효과를 얻을 수 있다.According to the above-described embodiment, a fine pattern may be implemented by utilizing the characteristics of the photosensitive glass. That is, circuit off, short circuit, plating seed residue due to weak adhesion between the dry film and the substrate surface caused by the use of the photosensitive material in the existing interposer manufactured using the existing photosensitive material such as a dry film In addition to blocking defects such as, photosensitive material is not used, the lamination process and the stripping process can be omitted, and the problems of material damage and cost occurring in the adhesion process and peeling process can be avoided. It can be solved, and a glass interposer having a desired thickness can be efficiently provided through the final polishing process. In short, according to the present invention, it is possible to provide a reliable glass interposer utilizing the advantages of glass compared to silicon, thereby simplifying the manufacturing process of the device and reducing manufacturing cost.

도 5는 본 발명의 다른 실시예에 따른 글래스 인터포저 제조 방법의 순서도이다.5 is a flowchart of a method of manufacturing a glass interposer according to another embodiment of the present invention.

도 5를 참조하면, 본 실시예에 따른 글래스 인터포저 제조 방법은, 먼저 감광성 글래스(Photo sensitive Glass) 기판을 패터닝하여 적어도 일면에 패턴을 가진 패턴기판을 준비한다(S51). 다음, 패턴기판의 타면 상에 글래스 기판을 합쳐 적층체를 형성한다(S52). 그런 다음, 적층체를 도금한다(S53). 그리고, 도금된 적층체를 연마한다(S54).Referring to FIG. 5 , in the method of manufacturing a glass interposer according to the present embodiment, a photosensitive glass substrate is first patterned to prepare a patterned substrate having a pattern on at least one surface ( S51 ). Next, a laminate is formed by combining the glass substrates on the other surface of the pattern substrate (S52). Then, the laminate is plated (S53). Then, the plated laminate is polished (S54).

위의 제조방법에 따라 제조된 글래스 인터포저는 저가의 신뢰성 있는 미세회로를 구비한다. 이러한 글래스 인터포저에 대하여 도 6a, 6b 및 7을 참조하여 아래에서 상세히 설명하기로 한다.The glass interposer manufactured according to the above manufacturing method has a low-cost and reliable microcircuit. Such a glass interposer will be described in detail below with reference to FIGS. 6A, 6B and 7 .

도 6a 및 도 6b는 도 5의 글래스 인터포저 제조 방법에 대한 공정 흐름도이다. 도 7은 도 6b의 적층체 도금 과정에 대한 공정 흐름도이다.6A and 6B are process flowcharts for the method of manufacturing the glass interposer of FIG. 5 . FIG. 7 is a process flow diagram of the laminate plating process of FIG. 6B .

본 실시예에 따른 글래스 인터포저 제조 방법은, 먼저 도 6a의 (a)에 나타낸 바와 같이, 패턴기판(10)의 타면에 글래스 기판(50)을 일체로 적층하여 적층체를 형성한다.In the method of manufacturing a glass interposer according to this embodiment, first, as shown in FIG. 6A (a), a glass substrate 50 is integrally laminated on the other surface of the pattern substrate 10 to form a laminate.

패턴기판(10)은 감광성 글래스 기판(11)에 비아(16)가 형성된 것으로 도 2를 참조하여 앞서 설명한 패턴기판(10)일 수 있으나, 이에 한정되지는 않는다.The patterned substrate 10 may be the patterned substrate 10 described above with reference to FIG. 2 as vias 16 formed on the photosensitive glass substrate 11 , but is not limited thereto.

글래스 기판(50)은 패턴기판(10)과 동일한 소재의 글래스 기판이거나, 글래스 접합에 실질적인 악영향이 없는 한 패턴기판(10)과 다른 소재의 글래스 기판일 수 있다. 또한, 다양한 글래스 기판이 가능한데, 예를 들어 글래스 기판(50)은 적어도 일면 부근에 매립된 도전성 패턴을 구비하는 기판이거나, 기판 일면 상에 도전성 회로가 패터닝된 기판일 수 있다. 또한, 글래스 기판(50)은 도 3을 참조하여 앞서 설명한 TGV기판(20)에서 TGV(26)가 형성되지 않은 상태의 기판일 수 있다. 이러한 글래스 기판(50)은 이후의 도금 공정에서 실질적으로 도금 형성이 필요 없는 기판에 해당할 수 있다. 이하에서는 본 실시예의 주된 특징 중 하나로서 글래스 기판(50)이 일면 부근에 매립 패턴을 구비하는 것으로 가정한다. 이 경우, 글래스 기판(50)은 패턴매립기판이 된다.The glass substrate 50 may be a glass substrate made of the same material as the pattern substrate 10 , or may be a glass substrate made of a material different from that of the pattern substrate 10 as long as there is no substantial adverse effect on glass bonding. In addition, various glass substrates are possible. For example, the glass substrate 50 may be a substrate having a conductive pattern embedded in at least one surface thereof, or a substrate in which a conductive circuit is patterned on one surface of the substrate. In addition, the glass substrate 50 may be a substrate in a state in which the TGV 26 is not formed in the TGV substrate 20 described above with reference to FIG. 3 . The glass substrate 50 may correspond to a substrate that does not substantially require plating in a subsequent plating process. Hereinafter, it is assumed that the glass substrate 50 has a buried pattern near one surface as one of the main features of the present embodiment. In this case, the glass substrate 50 becomes a pattern-embedded substrate.

다음, 도 6a의 (b)에 나타낸 바와 같이, 적층체를 도금한다. 도금은 적층체의 일면 즉, 패턴기판(10)의 일면과 비아(16)에 대하여만 수행될 수 있다.Next, as shown in FIG. 6A (b), the laminate is plated. Plating may be performed only on one surface of the laminate, that is, one surface of the patterned substrate 10 and the via 16 .

도금 공정은 도 7에 도시한 바와 같이, 글래스 적층체의 일면에서 무전해 도금을 통해 금속시드층(Metal seed layer)을 형성하고(S531), 전해 도금을 통해 금속시드층이 형성된 적층체에 회로 즉 연결패턴을 형성하도록 이루어진다(S532).In the plating process, as shown in FIG. 7 , a metal seed layer is formed on one surface of the glass laminate through electroless plating (S531), and a circuit is formed on the laminate in which the metal seed layer is formed through electroplating. That is, it is made to form a connection pattern (S532).

도금 공정은 특히 비아(16)에 회로를 구성하는 도전성 재료를 충분히 채울 수 있고, 회로 부분의 딤플(Dimple)을 방지할 수 있도록 수행된다. 여기서, 딤플은 도금 공정에서 비아 내부를 전해 동도금에 의해 충진할 때, 동도금이 비아 내벽으로부터 성장하면서 충진된 비아의 상부가 움푹 패인 형태를 갖는 것을 지칭한다.In particular, the plating process is performed so that the via 16 can be sufficiently filled with a conductive material constituting the circuit, and dimples of the circuit part can be prevented. Here, the dimple refers to a shape in which the top of the filled via is recessed while the copper plating grows from the inner wall of the via when the inside of the via is filled by electrolytic copper plating in the plating process.

다음, 도 6b의 (c)에 나타낸 바와 같이, 글래스 적층체를 제1점선(41)과 제2점선(42) 사이의 부분을 남기도 연마한다. 연마 공정을 통해 글래스 적층체의 패턴기판(10)에서 도전성 재료(30)와 감광성 글래스 기판(11)과 비아(16)의 일부가 제거되고, 글래스 기판(50)에서 타면측 일부가 제거된다. 도금 공정에서 글래스 적층체의 표면에 도금 잔사가 남지 않도록 하는 것이 바람직하다. 이러한 연마 공정은 도 4b의 (c)와 실질적으로 동일할 수 있다.Next, as shown in FIG. 6B(c) , the glass laminate is polished to leave a portion between the first dotted line 41 and the second dotted line 42 . Through the polishing process, the conductive material 30 , the photosensitive glass substrate 11 , and the vias 16 are partially removed from the patterned substrate 10 of the glass laminate, and the other side of the glass substrate 50 is partially removed. It is preferable not to leave a plating residue on the surface of a glass laminated body in a plating process. This polishing process may be substantially the same as that of FIG. 4B (c).

전술한 공정에 의하면, 도 6b의 (d)에 나타낸 바와 같은 패턴 매립형 글래스 인터포저를 제공할 수 있다. 즉, 글래스 접합과 연마에 의해 원하는 두께를 갖는 패턴기판(10)과 글래스기판(50)의 적층체 구조로서 패턴 매립형 글래스 인터포저를 제조할 수 있다.According to the above-described process, it is possible to provide a pattern-embedded glass interposer as shown in (d) of FIG. 6B. That is, the pattern-embedded glass interposer can be manufactured as a laminate structure of the patterned substrate 10 and the glass substrate 50 having a desired thickness by glass bonding and polishing.

제조된 글래스 인터포저에 있어서, 패턴기판(10)의 비아에 형성된 연결패턴(30a)은 글래스기판(50)에 매립된 패턴(미도시)과 전기적으로 서로 연결된다. 그리고, 글래스 인터포저의 제1면(17a)에는 소정 형태의 제1노출패턴(18)이 구비된다. 물론, 제1면(17a)의 반대측인 글래스 인터포저의 제2면(27a)에는 소정 형태의 노출패턴(미도시)이 구비되거나 구비되지 않을 수 있다. 제1노출패턴(18)은 솔더볼 등의 연결수단을 사이에 두고 반도체 칩의 패드에 연결되거나 인쇄회로기판의 패드에 연결될 수 있다.In the manufactured glass interposer, the connection pattern 30a formed on the via of the pattern substrate 10 is electrically connected to the pattern (not shown) embedded in the glass substrate 50 . In addition, a first exposure pattern 18 having a predetermined shape is provided on the first surface 17a of the glass interposer. Of course, a predetermined type of exposure pattern (not shown) may or may not be provided on the second surface 27a of the glass interposer opposite to the first surface 17a. The first exposed pattern 18 may be connected to a pad of a semiconductor chip or connected to a pad of a printed circuit board with a connecting means such as a solder ball therebetween.

전술한 실시예에 의하면, 감광성 글래스의 특성을 활용하여 글래스 인터포저에서 미세 패턴을 용이하게 구현할 수 있을 뿐 아니라 매립 패턴을 가진 글래스 인터포저를 효과적으로 구현할 수 있다. 또한, 드라이 필름(Dry film) 등의 기존 감광성 물질을 사용하지 않아 기존 인터포저 제조 방법에서의 밀착(Lamination) 공정과 박리(Stripping) 공정을 생략할 수 있고, 그에 의해 기판 표면과 드라이 필름 간의 약한 밀착력에 따른 회로 오픈, 회로 단락, 도금 시드 잔사 등의 불량을 원천적으로 차단할 수 있다.According to the above-described embodiment, a fine pattern can be easily implemented in the glass interposer by utilizing the characteristics of the photosensitive glass, and a glass interposer having a buried pattern can be effectively implemented. In addition, since a conventional photosensitive material such as a dry film is not used, the lamination process and the stripping process in the existing interposer manufacturing method can be omitted, and thereby the weak point between the substrate surface and the dry film It is possible to fundamentally block defects such as circuit open, short circuit, and plating seed residue due to adhesion.

전술한 제조 방법에 의해 제조되는 글래스 인터포저는, 인터포저를 이용한 2.5D 기술이 적용되는 분야로서, MEMS(Microelectromechanical systems)와 센서를 위한 삼차원 캡핑(capping) 인터포저, 로직을 위한 인터포저, 로직과 메모리의 집적을 위한 인터포저, CMOS(Complementary metal oxide semiconductor) 이미지 센서 인터포저, HBLED(High-brightness light emitting diode) 실리콘 인터포저, 전력/RF(Radio frequency)/아날로그 집적 인터포저, 메모리 적층 인터포저 등 다양한 분야에 이용될 수 있다.The glass interposer manufactured by the above-described manufacturing method is a field to which 2.5D technology using an interposer is applied, and a three-dimensional capping interposer for microelectromechanical systems (MEMS) and sensors, an interposer for logic, and logic and memory interposer, complementary metal oxide semiconductor (CMOS) image sensor interposer, high-brightness light emitting diode (HBLED) silicon interposer, power/radio frequency (RF)/analog integration interposer, memory stacked interposer It can be used in various fields such as a poser.

이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것은 아니며, 기술적 사상의 범주를 일탈함 없이 본 발명에 대해 다수의 적절한 변형 및 수정이 가능함을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변형 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.Although described and illustrated in relation to preferred embodiments for illustrating the technical idea of the present invention, the present invention is not limited to the configuration and operation as illustrated and described as described above, and without departing from the scope of the technical idea. It will be appreciated by those skilled in the art that many suitable variations and modifications to the present invention are possible. Accordingly, all such suitable variations and modifications and equivalents are to be considered as falling within the scope of the present invention.

10: 패턴기판
11: 제1기판
12, 22: 마스크
14, 24: 패턴영역
16: 비아(via)
17, 17a: 제1면
18, 28: 노출패턴
20: TGV기판
21: 제2기판
26: TGV(Through glass via)
27, 27a: 제면
30: 도전성 재료
30a: 연결패턴
30b: TGV패턴
40: 디스크
50: 글래스기판(패턴매립기판)
10: pattern substrate
11: first substrate
12, 22: mask
14, 24: pattern area
16: via
17, 17a: page 1
18, 28: exposure pattern
20: TGV substrate
21: second substrate
26: TGV (Through glass via)
27, 27a: noodles
30: conductive material
30a: connection pattern
30b: TGV pattern
40: disk
50: glass substrate (pattern embedded substrate)

Claims (10)

감광성 글래스인 제1기판에 패턴을 형성하는 단계;
감광성 글래스인 제2기판에 비아를 형성하는 단계;
상기 제1기판과 상기 제2기판을 합쳐 적층체를 형성하는 단계;
상기 적층체를 형성하는 단계 이후에 상기 패턴과 상기 비아에 금속재료가 충진되도록 상기 적층체를 도금하는 단계; 및
상기 패턴 내에 상기 금속재료로 도금된 상기 제1기판과 상기 비아 내에 상기 금속재료로 도금된 상기 제2기판을 연마하는 단계;를 포함하고,
상기 연마하는 단계에서, 상기 제1 기판, 상기 제2 기판, 상기 패턴, 상기 비아 및 상기 도금된 금속재료 각각의 일부가 제거되도록 상기 적층체의 제1 면과 상기 제1 면에 반대면인 제2 면에 연마가 수행되어, 상기 패턴에 충진된 도금 일부, 상기 비아에 충진된 도금 일부, 상기 적층체의 상기 제1 면 상의 도금 및 상기 적층체의 제2 면 상의 도금을 제거하는 글래스 인터포저 제조 방법.
forming a pattern on a first substrate that is a photosensitive glass;
forming a via in a second substrate that is a photosensitive glass;
forming a laminate by combining the first substrate and the second substrate;
plating the laminate to fill the pattern and the via with a metal material after the forming of the laminate; and
polishing the first substrate plated with the metal material in the pattern and the second substrate plated with the metal material in the via;
In the polishing step, the first surface of the laminate and a second surface opposite to the first surface of the laminate are removed so that a portion of each of the first substrate, the second substrate, the pattern, the via, and the plated metal material is removed. A glass interposer in which polishing is performed on two surfaces to remove a portion of plating filled in the pattern, a portion of plating filled in the via, plating on the first surface of the laminate, and plating on the second surface of the laminate manufacturing method.
삭제delete 청구항 1에 있어서,
상기 금속재료는 금, 구리, 티타늄, 니켈 또는 이들 중 적어도 어느 하나의 성분을 함유하는 금속성 합금인 글래스 인터포저 제조 방법.
The method according to claim 1,
The metal material is gold, copper, titanium, nickel, or a method of manufacturing a glass interposer of a metallic alloy containing at least one of these components.
삭제delete 청구항 1에 있어서,
상기 제1기판 또는 상기 제2기판을 형성하는 단계는,
상기 감광성 글래스 기판을 자외선 또는 레이저 소스를 통해 노광하는 단계,
상기 노광 후에 상기 감광성 글래스 기판을 열처리하는 단계, 및
상기 열처리 후에 상기 감광성 글래스 기판을 습식 에칭하는 단계
를 포함하는 글래스 인터포저 제조 방법.
The method according to claim 1,
The step of forming the first substrate or the second substrate,
exposing the photosensitive glass substrate to an ultraviolet or laser source;
heat-treating the photosensitive glass substrate after the exposure; and
wet etching the photosensitive glass substrate after the heat treatment;
A method of manufacturing a glass interposer comprising a.
감광성 글래스 기판을 패터닝하여 적어도 일면에 패턴을 가진 패턴기판을 형성하는 단계;
상기 패턴기판의 타면 상에 글래스기판을 합쳐 적층체를 형성하는 단계;
상기 적층체를 형성하는 단계 이후에 상기 패턴에 금속재료가 충진되도록 상기 적층체를 도금하는 단계; 및
상기 금속재료가 도금된 패턴기판과 상기 글래스기판을 연마하는 단계;를 포함하고,
상기 연마하는 단계에서, 상기 패턴기판, 상기 글래스기판, 상기 패턴, 및 상기 도금된 금속재료 각각의 일부가 제거되도록, 상기 적층체의 제1 면과 상기 제1 면에 반대면인 제2 면에 연마가 수행되어, 상기 패턴에 충진된 도금 일부 및 상기 적층체의 상기 제1 면 상의 도금을 제거하는 글래스 인터포저 제조 방법.
forming a patterned substrate having a pattern on at least one surface by patterning the photosensitive glass substrate;
forming a laminate by combining a glass substrate on the other surface of the pattern substrate;
plating the laminate to fill the pattern with a metal material after the forming of the laminate; and
Including; polishing the pattern substrate and the glass substrate on which the metal material is plated;
In the polishing step, the first surface of the laminate and the second surface opposite to the first surface are applied to remove a portion of each of the pattern substrate, the glass substrate, the pattern, and the plated metal material. Polishing is performed to remove a portion of the plating filled in the pattern and the plating on the first surface of the laminate.
청구항 6에 있어서,
상기 감광성 글래스 기판은 무기 글래스를 포함하고, 상기 무기 글래스는 실리케이트(Silicate)를 포함하는 글래스 인터포저 제조 방법.
7. The method of claim 6,
The photosensitive glass substrate includes inorganic glass, and the inorganic glass includes silicate.
청구항 7에 있어서,
상기 금속재료는 금, 구리, 티타늄, 니켈 또는 이들 중 적어도 어느 하나의 성분을 함유하는 금속성 합금인 글래스 인터포저 제조 방법.
8. The method of claim 7,
The metal material is gold, copper, titanium, nickel, or a method of manufacturing a glass interposer of a metallic alloy containing at least one of these components.
청구항 6에 있어서,
상기 패턴기판을 형성하는 단계는,
상기 감광성 글래스 기판을 자외선 또는 레이저 소스를 통해 노광하는 단계,
상기 노광 후에 상기 감광성 글래스 기판을 열처리하는 단계, 및
상기 열처리 후에 상기 감광성 글래스 기판을 습식 에칭하는 단계
를 포함하는 글래스 인터포저 제조 방법.
7. The method of claim 6,
The step of forming the pattern substrate,
exposing the photosensitive glass substrate to an ultraviolet or laser source;
heat-treating the photosensitive glass substrate after the exposure; and
wet etching the photosensitive glass substrate after the heat treatment;
A method of manufacturing a glass interposer comprising a.
청구항 9에 있어서,
상기 적층체를 도금하는 단계는,
상기 적층체에 무전해 도금을 통해 금속시드층을 형성하는 단계, 및
상기 금속시드층이 형성된 적층체에 전해 도금을 통해 연결패턴을 형성하는 단계를 포함하는 글래스 인터포저 제조 방법.
10. The method of claim 9,
The step of plating the laminate includes:
forming a metal seed layer on the laminate through electroless plating; and
and forming a connection pattern on the laminate on which the metal seed layer is formed through electrolytic plating.
KR1020140099576A 2014-08-04 2014-08-04 Method for Manufacturing Glass Interposer KR102396144B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140099576A KR102396144B1 (en) 2014-08-04 2014-08-04 Method for Manufacturing Glass Interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140099576A KR102396144B1 (en) 2014-08-04 2014-08-04 Method for Manufacturing Glass Interposer

Publications (2)

Publication Number Publication Date
KR20160016095A KR20160016095A (en) 2016-02-15
KR102396144B1 true KR102396144B1 (en) 2022-05-10

Family

ID=55356896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140099576A KR102396144B1 (en) 2014-08-04 2014-08-04 Method for Manufacturing Glass Interposer

Country Status (1)

Country Link
KR (1) KR102396144B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7106875B2 (en) 2018-01-30 2022-07-27 凸版印刷株式会社 Glass core device manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007520A (en) * 1999-06-17 2001-01-12 Kyocera Corp Manufacture of wiring board
WO2003030602A1 (en) * 2001-09-28 2003-04-10 Toppan Printing Co., Ltd. Multi-layered circuit wiring plate, ic package, and production method of multi-layered circuit wiring plate
JP2008066671A (en) * 2006-09-11 2008-03-21 Fuji Electric Device Technology Co Ltd Thin magnetic component, and its manufacturing process
KR100941691B1 (en) * 2009-04-10 2010-02-12 (주)제이스 Photosensitve glass wafer and method for manufacturing potosensitve glass wafer and semiconductor probe chip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001007520A (en) * 1999-06-17 2001-01-12 Kyocera Corp Manufacture of wiring board
WO2003030602A1 (en) * 2001-09-28 2003-04-10 Toppan Printing Co., Ltd. Multi-layered circuit wiring plate, ic package, and production method of multi-layered circuit wiring plate
JP2008066671A (en) * 2006-09-11 2008-03-21 Fuji Electric Device Technology Co Ltd Thin magnetic component, and its manufacturing process
KR100941691B1 (en) * 2009-04-10 2010-02-12 (주)제이스 Photosensitve glass wafer and method for manufacturing potosensitve glass wafer and semiconductor probe chip

Also Published As

Publication number Publication date
KR20160016095A (en) 2016-02-15

Similar Documents

Publication Publication Date Title
US11881414B2 (en) Method for manufacturing glass device, and glass device
TWI761852B (en) Through-electrode substrate, method for manufacturing the same, and mounting substrate
TWI769606B (en) Semiconductor device and method of manufacturing the same
US20160079149A1 (en) Wiring board provided with through electrode, method for manufacturing same and semiconductor device
JP2007110117A (en) Wafer level chip scale package of image sensor, and method of manufacturing same
JP2014154800A (en) Wiring board and manufacturing method thereof
JP2004282035A (en) Method of manufacturing semiconductor device
JP2006229112A (en) Semiconductor device and its fabrication process
JP2005203695A (en) Semiconductor device and manufacturing method thereof
JP2004311574A (en) Interposer, manufacturing method thereof, and electronic device
JP2018107419A (en) Through electrode substrate, mounting substrate including through electrode substrate, and manufacturing method of through electrode substrate
JP5830702B2 (en) Circuit device manufacturing method
JP2002231854A (en) Semiconductor device and its manufacturing method
KR20150082087A (en) Protrusion bump pads for bond-on-trace processing
JP2009094409A (en) Semiconductor package and its manufacturing method
US10256117B2 (en) Manufacturing method and wiring substrate with through electrode
KR102396144B1 (en) Method for Manufacturing Glass Interposer
JP5672652B2 (en) Semiconductor element substrate manufacturing method and semiconductor device
JP2011187912A (en) Electro device-embedded printed circuit board and manufacturing method thereof
JP2006191153A (en) Semiconductor device and manufacturing method thereof
JP4499761B2 (en) Semiconductor device
JP2022009156A (en) Electronic component mounting substrate and manufacturing method thereof
JP6962052B2 (en) Electronic component mounting board and its manufacturing method
KR20090070649A (en) Method of fabricating a solder on pad for coreless package substrate technology
KR20140083584A (en) Method for silicon interposer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant