JP2006163397A - 認定セル、及びデバイスを製造するための認定セルの使用方法 - Google Patents

Abstract

【課題】認定セル、及びデバイスを製造するための認定セルの使用方法を提供すること。
【解決手段】デバイスを作成するためにセル・ライブラリを使用する方法は、各々が選択された１つ又は複数のセルの層に対応する一連のマスク２１８，２２０，２２２を、デバイスのデータ・レイアウト２１４に従って基板上に投影する、又は各々が選択された１つ又は複数のセルの層に対応する一連のマスクを、各々がデバイスのデータ・レイアウトに従ってデバイスの層を具現する一連のグローバル・マスクへと組み合わせるステップを含んでいる。
【選択図】図２

Description

本発明はリソグラフィ・システムに関し、特にマスク又は基板上にパターンを作成するためのセル・ライブラリの使用方法に関する。

リソグラフィ装置は所望のパターンを基板のターゲット部分へつける機械である。リソグラフィ装置は例えば集積回路（ＩＣ）の製造に使用可能である。その場合、ＩＣの個々の層に対応する回路パターンを作成するために、別名でマスク又はレチクルとも呼ばれるパターン形成装置を使用してもよく、このパターンは放射感応材料（レジスト）の層を有する基板（例えばシリコン・ウェハ）上の（例えば１個又は数個のダイの一部を含む）ターゲット部分へと画像化可能である。一般に、単一の基板は連続的にパターン形成される隣接のターゲット部分のネットワークを含んでいる。公知のリソグラフィ装置は、パターン全体が一度にターゲット部分へと露光されることによって各ターゲット部分が照射されるいわゆるステッパと、放射ビームを通してパターンを所与の方向（「走査」方向）に走査し、同時に、同期的にこの方向と平行又は逆平行に基板を走査することによって各ターゲット部分が照射される、いわゆるスキャナとを含んでいる。

マスクの概念はリソグラフィではよく知られており、バイナリ、交番移相、及び減衰移相、並びに種々の混合型マスクなどの種類のマスクが含まれる。このようなマスクを放射ビーム内に配置することにより、マスク上のパターンに従って、マスクに当たる放射の選択的な透過（透過性マスクの場合）、又は反射（反射性マスクの場合）が生ずる。マスクの場合、支持構造は一般に、入射する放射ビーム内の所望位置にマスクが確実に保持されることを可能にし、必要ならばビームに対して移動可能にするマスク・テーブルである。

パターン形成装置の別の実施例はプログラム可能ミラー配列である。このような配列の一例は粘弾性制御層と反射面とを有する行列アドレス指定可能面である。このような装置の背後にある基本原理は、例えば反射面のアドレス指定されたエリアは入射光線を回折光線として反射し、一方、アドレス指定されないエリアは入射光線を非回折光線として反射するということである。適宜のフィルタを使用して、非回折光線は反射したビームから除去され、回折光線だけが残される。このようにして、ビームは行列アドレス指定可能面のアドレス指定パターンに従ってパターン形成される。

マスク・テーブル上のマスクによるパターン形成を利用する現在の装置の場合、異なる２種類の機械を区別することが可能である。ある種類のリソグラフィ投影装置では、マスク・パターン全体を一度にターゲット部分へと露光することによって各ターゲット部分が照射される。このような装置は一般にステッパと呼ばれる。一般にステップ・アンド・スキャン装置と呼ばれる別の装置では、放射ビームの下方で、マスク・パターンを漸次所与の基準方向（「走査」方向）で走査し、同時に、基板テーブルをこの方向と平行又は逆平行に同期的に走査することによって各ターゲット部分が照射される。一般に、投影システムは倍率Ｍ（一般に＜１）を有するので、基板テーブルが走査される速度Ｖはマスク・テーブルが走査される速度のＭ倍である。本明細書に記載されるリソグラフィ装置に関するより詳細な情報は例えば米国特許第６，０４６，７９２号に記載されている。

リソグラフィ投影装置を使用した公知の製造工程では、放射感応材料（レジスト）の層によって少なくとも一部が被覆された基板上に（例えばマスク内の）パターンが画像化される。この画像化に先立ち、基板にはプライミング、レジスト塗布、及びソフト・ベークのような様々な手順が施される。露光後、基板には露光後ベーク（ＰＥＢ）、現像、ハード・ベーク及び画像化されたフィーチャの測定及び／又は検査のような他の手順を施してもよい。この一連の手順を例えばＩＣのようなデバイスの個々の層をパターン形成するベースとして利用してもよい。このようにパターン形成された層を次に、すべてが個々の層を仕上げる目的でエッチング、イオン注入（ドーピング）、メタライゼーション、酸化、化学・機械研磨等のような様々な工程にかけてもよい。

いくつかの層が必要な場合は、様々な積層のオーバーレイ（並置）をできるだけ精密に行って、新たな層のそれぞれについて手順全体、又はその変形若しくは一部を繰り返す必要があろう。そのような目的のため、通常は基板上の１つ又は複数の位置に小さい基準マークが備えられ、それによって基板上の座標系の基点が規定される。その後このマークは、例えば基板ホルダ位置決め装置（以下では「位置合わせシステム」と呼ぶ）と組み合わせて光学及び電子装置を使用して、新たな層が既存の層上に並置される毎に再配置されることが可能であり、また位置合わせ基準として利用可能である。最終的には、デバイスの配列が基板（ウェハ）上に存在してもよい。これらのデバイスは次に、ダイシング又は切断などの技術を利用して互いに分離され、そこから個々のデバイスを担体上に実装したり、ピンに接続したり等をしてもよい。このような工程に関するさらに詳細な情報は、例えば書籍「マイクロチップの製造：半導体加工の実際的ガイド」（第３版、ピーター・ヴァン・ザント著、マグローヒル出版社、１９９７年刊、ＩＳＢＮ０−０７−０６７２５０−４）から得ることができる。

集積回路（ＩＣ）のようなデバイスの設計に際して、デバイスを形成するためにセルと呼ばれる回路設計のための基本素子が組み合わされる。例えば論理回路では、セルはインバータ、ＡＮＤゲート、ＮＡＮＤゲート、ＯＲゲート、ＮＯＲゲート、ＥＸＯＲゲート、ＥＸＮＯＲゲート、フリップフロップ及びセレクタ又はマルチプレクサである。アナログ回路では、セルは例えば増幅器、比較器、アナログ／デジタル・コンバータ（Ａ／Ｄコンバータ）、デジタル／アナログ・コンバータ（Ｄ／Ａコンバータ）である。メモリ回路では、セルは例えば基本メモリＲＳフリップフロップ、検出増幅器及びデコーダなどのメモリ・セルである。中央処理ユニット（ＣＰＵ）のコア回路又はマイクロプロセッサ・ユニット（ＭＰＵ）では、セルは例えばレジスタ、入力・出力（Ｉ／Ｏ）ブロック及び演算論理ユニット（ＡＬＵ）である。しかし、セルは例えばインバータ、ＡＮＤ、ＮＡＮＤ、ＮＯＲゲート等のような基本セルのブロックから製造可能なより高次のセルとして定義されてもよい。例えば、セルを前述のように基本セルの組合せであるＣＰＵ、ＭＰＵ、又はメモリとして定義することができる。セルを集積回路のようなデバイスの大部分を構成するものと定義することさえ可能である。

図４はＩＣのようなデバイスを製造するための従来の方法４００の様々なステップを示すフローチャートである。セルは設計規則の制約、戦略、デバイスの性能及び露光システムを考慮に入れて設計される。セルはセル・ライブラリ４１０内に格納されている。所望のデバイス４１２を設計するために、選択されたセルはセル・ライブラリから取り出され、データ・レイアウト４１４を形成するために、選択されたセル間に配線が敷設される。セル・ライブラリはいくつかの種類のデータ・レイアウトを設計するために繰り返し使用される。様々なデバイスのデータ・レイアウト用に同じセルを使用してもよい。

ある機能を果たすように互いに結合された個々のデバイス、即ちセルのデータ・レイアウトを作成するために、１つ又は複数のコンピュータ・プログラムが使用される。デバイスを製造するため、回路は一般的に物理的な表示又はレイアウトへと変換される。例えば、コンピュータ援用設計（ＣＡＤ）ツールは、個別の回路素子又はセルを、完成した回路内でデバイス自体を具現する構造又は形状へと変換するレイアウト設計者のタスクを援助することが可能である。その結果、すべての副層パターンを示す回路面の合成画像又は「青写真」が得られる。これらの形状はゲート電極、フィールド酸化領域、拡散領域、金属相互接続等のような回路の個別部品を作成する。

データ・レイアウトの例を示すために、簡略化された「仮想」データ・レイアウト４１４が図４に示されており、図ではセルＡ（円で示されている）、セルＢ（方形で示されている）、及びセルＣ（三角形で示されている）が互いに接続され、セルＢは別のセルＡに接続されている。例えば、このデータ・レイアウトはメモリ、ＭＰＵ及びＩ／Ｏブロックを使用可能なグラフィック・アクセラレータ又はデジタル信号プロセッサ（ＤＳＰ）用であり得る。

回路のレイアウトが作成された後、そのレイアウトは物理的テンプレートへと転写され、そこで一般に回路設計の各層毎にマスクがマスク製造工程４１６で作成される。このようにして、回路のデータ・レイアウト４１４からマスク・セット４１８が作成される。回路設計の各層毎に作成された各マスクはセル・ライブラリの複数の異なるセルを含んでいてもよい。回路の層はデバイス回路を形成する三次元領域（半導体領域）及び相互接続（金属線）を形成する手順の様々な製造ステップ又はレベルを表す。例えば、図４に示すように、マスク・セット４１８は４個のマスク（Ｍ１、Ｍ２、Ｍ３及びＭ４）を含んでいる。各マスク（Ｍ１、Ｍ２、Ｍ３及びＭ４）は回路設計の個々の層に対応している。

物理的テンプレートへのレイアウトの転写は、その層用のレイアウトデザイン４１４を表すデータを、回路のレイアウト・パターンを対応するマスク材料へと書き込む電子ビーム機械のような装置に入力することによって行われる。複雑さや稠密度がより少ない回路の場合は、各マスクは対応する層用の所望の回路パターンを表す幾何形状を備えている。回路フィーチャのサイズがリソグラフィ工程の光学的限度に接近する、より複雑で稠密な回路の場合は、マスクは近接作用を補償するために設計されたサブリソグラフィ・サイズ・フィーチャであるセリフ活字、ハンマーヘッド、バイアス及びアシスト・バーのような光学的近接補正フィーチャをも備えていてもよい。別の先進回路設計では、光学リソグラフィ工程のコントラストを高めることによって工程のある種の基本的な光学的制約を回避するために、移相マスクを使用してもよい。

回路設計はますます複雑化しているので、フォトリソグラフィで使用されるマスクがオリジナル・デザインのレイアウトを正確に表すことがますます重要になっている。しかし、レイアウトの作成及びマスク製造中の不正確さ、設計エラー及び損傷により、レイアウトに従って製造された回路が設計された回路の特性を反映しないことがある。サブミクロンＩＣの場合、臨界寸法（ＣＤ）がより小さくなるので、所望のサブミクロンＩＣの像を達成するために、ＩＣの設計を援助し、ＩＣマスクのレイアウトの様々な形状の必要な補正を行うために、設計者が電子設計自動化（ＥＤＡ）ツールに依存する傾向が高まっている。製造された回路が回路設計に従って機能することを確実にするため、製造後の各マスクはマスク検査手順４２０で検査することによって検証される。例えば、特定の設計の層に対応する特定のマスクにエラーがあることが判明すると、マスクはマスク製造工程４１６に戻され、そこでマスクの適切な補正を実施可能である。

セル・ライブラリ４１０内のセルを検証し、検査できた場合でも、マスクのセット４１８の形での物理的表示に一旦変換されたレイアウトデザイン４１４は、マスクＭ１、Ｍ２、Ｍ３及びＭ４の製造中のようなコンピュータでのレイアウトデザイン４１４の作成後のステップがすべて比類のないなものであるため、不正確さやエラーを含んでいることがある。加えて、レイアウトデザインを作成するためにセル・ライブラリからの検証及び検査済みの同じセルが多数回使用された場合でも（例えばレイアウト４１４内のセルＡが２回使用された場合）なお、マスクが製造されればエラーが存在することがある。その結果、製造された回路が回路デザインに従って機能することを確実にするために、レイアウトデザイン内の同じセル構造又はパターン・ブロックの検証を繰り返す必要がある。各レベルのレイアウトデザイン内の、即ち各マスクＭ１、Ｍ２、Ｍ３、及びＭ４内の各セルが繰り返し検証され、検査されるので、それは面倒で時間がかかる。例えば、各レベルのレイアウトデザイン４１４に対応する各マスクＭ１、Ｍ２、Ｍ３、及びＭ４内のセルＡはレイアウトデザイン４１４内で２回使用されるので、２回検証される必要がある。

検証され、製造仕様内にあると判明したマスクは、次に例えば、各マスクＭ１、Ｍ２、Ｍ３、及びＭ４を露光及び投影工程４２２でフォトレジスト材料が被覆された基板へと光学的に投影することによって使用される。レイアウトデザイン４１４の各層毎に、その層に対応するマスク内の特徴を投影するために放射が使用される。前述のように、露光されたフォトレジスト層は次に、典型的にはフォトレジスト層の露光／非露光領域を化学的に除去することによって現像される。最終結果は、その層の幾何的配置、フィーチャ、線及び形状を規定する所望のパターンを呈するフォトレジスト層で被覆された半導体基板になる。この工程は設計の各層毎に繰り返される。基板上にデバイスの配列が得られる。これらのデバイスは次にデバイス製造工程４２４におけるダイシング又は切断などの技術によって互いに分離される。次に個々のデバイスを担体上に実装したり、ピンに接続したりすること等ができる。

本発明の１つの態様によって、デバイスを作成するためのセル・ライブラリの使用方法が提供される。デバイスの設計はセル・ライブラリから選択された１つ又は複数のセルから形成されたデバイスのデータ・レイアウトを含んでいる。この方法は、各々が選択された１つ又は複数のセルのそれぞれの層に対応する一連のマスクをデバイスのデータ・レイアウトに従って基板上に投影するステップを含んでいる。基板は例えば半導体基板であってよい。

選択されたセルは基本セルを含んでいてもよい。基本セルは例えば、集積回路デバイスのレイアウトの基本要素を含んでいてもよい。選択されたセルは基本セルのブロック又は集積回路デバイスのデータ・レイアウトの一部をも含んでいてもよい。

この方法はさらに、デバイスのデータ・レイアウトを形成するために、セル・ライブラリから１つ又は複数の所望のセルを選択し、選択された１つ又は複数のセルを書き込むことによってデバイスを設計するステップをさらに含んでもよい。

本発明の実施例による方法では、デバイスの設計はコンピュータ・プログラムを使用して行われる。デバイスの設計は例えば、デバイスのデータ・レイアウトを形成するために、選択された１つ又は複数のセルを結合するステップを含んでいる。

本発明の一実施例によれば、この方法はさらに一連のマスクを基板上に投影する前に一連のマスクを製造し、且つ一連のマスクを検査するステップを含んでいてもよい。選択されたセルの層は選択されたセルの三次元領域を形成する手順の製造ステップを含んでいる。

本発明の実施例では、一連のマスクは選択された第１のセルの層に対応する第１の一連のマスクと、選択された第２のセルの層に対応する第２の一連のマスクとを含んでいる。一連のマスクを投影するステップは、選択された第１のセルの層に対応する第１の一連のマスクを基板上の第１の位置へと投影するステップと、選択された第２のセルの層に対応する第２の一連のマスクを基板上の第２の位置へと投影するステップとを含んでいる。第１の位置と第２の位置とは、デバイスのデータ・レイアウトに従って互いに空間的にシフトされる。第１の一連のマスクは第１及び第２のマスクを含み、第２の一連のマスクは第１及び第２のマスクを含んでいてもよい。第１の一連のマスクの第１及び第２のマスクは第１のセルのデータ・レイアウトに基づいて作成され、第２の一連のマスクの第１及び第２のマスクは第２のセルのデータ・レイアウトに基づいて作成される。

本発明の一実施例では、第１の一連のマスクは第１及び第２のマスクを含み、第２の一連のマスクは第１及び第２のマスクを含み、一連のマスクを基板上に投影するステップは、デバイスの第１の層の少なくとも一部を形成するために、第１の一連のマスクの第１のマスクを基板上の第１の位置へと投影するステップと、第２の一連のマスクの第１のマスクを基板上の第２の位置へと投影するステップとを含んでいる。選択されたセルの層に対応する一連のマスクを基板上に投影するステップはさらに、デバイスの第２の層の少なくとも一部を形成するために、第１の一連のマスクの第２のマスクを基板上の第１の位置へと投影し、且つ第２の一連のマスクの第２のマスクを基板上の第２の位置へと投影するステップを含んでいてもよい。

本発明の実施例では、選択されたセルの層に対応する一連のマスクを基板上に投影するステップはリソグラフィ装置を使用して行われる。

本発明の実施例では、この方法は、選択された第１のセルの層と選択された第２のセルの層とを配線するために配線パターンを投影するステップをさらに含んでいる。配線パターンを投影するステップは、例えば直接書き込みリソグラフィ方式を使用して実施することができる。

本発明の別の態様は、デバイスを作成するためのセル・ライブラリの使用方法を提供するものである。デバイスの設計はセル・ライブラリから選択された１つ又は複数のセルから形成されたデバイスのデータ・レイアウトを含んでいる。この方法は、各々が選択された１つ又は複数のセルのそれぞれの層に対応する一連のマスクを、デバイスのデータ・レイアウトに従って各々がデバイスの層を具現する一連のグローバル・マスクへと組み合わせるステップを含んでいる。

この方法は、デバイスのデータ・レイアウトを形成するために、セル・ライブラリから１つ又は複数の所望のセルを選択し、選択された１つ又は複数のセルを書き込むことによってデバイスを設計するステップをさらに含んでいる。

本発明の実施例では、この方法は、一連のマスクを一連のグローバル・マスクへと組み合わせる前に、一連のマスクを製造するステップをさらに含んでいてもよく、また、選択されたセルの層に対応する一連のマスクを検査するステップをさらに含んでいてもよい。

本発明の実施例では、一連のマスクは選択された第１のセルの層に対応する第１の一連のマスクと、選択された第２のセルの層に対応する第２の一連のマスクとを含んでいる。第１の一連のマスクは第１及び第２のマスクを含み、第２の一連のマスクは第１及び第２のマスクを含んでいてもよい。一連のグローバル・マスクは第１及び第２のグローバル・マスクを含んでいてもよい。

本発明の実施例によれば、一連のマスクを一連のグローバル・マスクへと組み合わせるステップは、第１の一連のマスクの第１のマスクと第２の一連のマスクの第１のマスクを第１のグローバル・マスクへと組み合わせ、且つ第１の一連のマスクの第２のマスクと第２の一連のマスクの第２のマスクを第２のグローバル・マスクへと組み合わせるステップを含んでいてもよい。

本発明の実施例では、デバイスを形成するため、一連のグローバル・マスクの第１のグローバル・マスクと第２のグローバル・マスクを基板上に投影するステップをさらに含んでいてもよい。

本発明のさらに別の態様は、リソグラフィ装置を提供することにある。リソグラフィ装置は、放射ビームを調整するようになされたイルミネータと、パターン形成装置を保持するように構成された支持構造とを含み、パターン形成装置はビームの断面にパターンを付与するように構成されている。パターン形成装置は選択された１つ又は複数のセルの層に対応する一連のマスクを含み、デバイスのデータ・レイアウトは選択された１つ又は複数のセルから形成される。リソグラフィ装置はさらに、基板を保持するように構成された基板テーブルと、パターン形成されたビームを基板のターゲット部分へと投影するようになされた投影システムとを含んでいる。使用時には一連のマスクがデータ・レイアウトに従って基板上に投影される。選択された１つ又は複数のセルは、デバイスのデータ・レイアウトの基本要素を含んでいてもよい。デバイスは例えば集積回路デバイスであってよい。基板は例えばマスク・ブランクであってよい。

本発明の実施例では、一連のマスク中の各マスクは一連のマスク中の他のマスクに対して少なくとも一方向にオフセットされる。

本発明の実施例では、リソグラフィ装置は、選択された第１のセルの層と選択された第２のセルの層を配線するために配線パターンを投影するようになされた直接書き込みリソグラフィ・システムをさらに含んでいる。直接書き込みリソグラフィ・システムは、例えばｅ−ビーム・リソグラフィ装置であってよい。

本明細書ではＩＣの製造にリソグラフィ装置を使用することに特に言及されるが、本明細書に記載のリソグラフィ装置は集積光学系の製造、磁区メモリ用の誘導及び検出パターン、液晶ディスプレー（ＬＣＤ）、薄膜磁気ヘッド等のような他の用途もあることを理解されたい。このような別の用途の文脈で、本明細書の「ウェハ」又は「ダイ」という用語の使用は、より一般的な用語である「基板」又は「ターゲット部分」とそれぞれ同義語であることが当業者には理解されよう。本明細書で言及される基板は露光前又は露光後に、例えばトラック（典型的にはレジスト層を基板に塗布し、露光されたレジストを現像するツール）、又は計測ツール及び／又は検査ツールで処理されてもよい。該当する場合は、本明細書の開示内容は上記及びその他の基板処理ツールに適用されてもよい。さらに、例えば多層ＩＣを作製するために基板を複数回処理してもよく、したがって本明細書で用いられる基板という用語は多重処理層を既に含んでいる基板のことも意味することがある。

本明細書で用いられる「放射」及び「ビーム」という用語は、（例えば３６５、２４８、１９３、１５７、又は１２６ｎｍの波長を有する）紫外（ＵＶ）放射、及び（例えば５〜２０ｎｍの範囲の波長を有する）極紫外（ＥＵＶ）放射、並びにイオン・ビーム又は電子ビームなどの粒子ビームを含むあらゆる種類の電磁放射を包含するものである。

本明細書で用いられる「パターン形成装置」という用語は、基板のターゲット部分内のパターンの作成のような、ビームの断面にパターンを付与するために使用可能などのような装置をも意味すると広義に解釈されるものとする。ビームに付与されたパターンは、基板のターゲット部分内の所望のパターンと正確に対応しないことがあることに留意されたい。一般に、ビームに付与されたパターンは、集積回路などのターゲット部分内に作成されるデバイス内の特定の機能層に対応する。

パターン形成装置は光透過性でも反射性でもよい。パターン形成装置の例には、マスク、プログラム可能ミラー配列、及びプログラム可能ＬＣＤパネルが含まれる。マスクはリソグラフィではよく知られており、バイナリ、交番移相、及び減衰移相、並びに種々の混合型マスクのような種類のマスクが含まれる。プログラム可能ミラー配列の例は、入射する放射ビームを異なる方向に反射するように各々を個々に傾倒可能な小型ミラーの行列配列を利用している。このようにして、反射されたビームがパターン形成される。

支持構造はパターン形成装置の向き、リソグラフィ装置のデザイン、及び例えばパターン形成装置が真空環境内で保持されているか否かのようなその他の条件に応じた態様でパターン形成装置を保持する。その支持は機械的締付け、真空、又はその他の締付け技術（例えば、真空状態での静電締付け）を使用可能である。支持構造は例えば、必要に応じて固定式又は可動式でよく、また、パターン形成装置が確実に、例えば投影システムに対する所望の位置にあるようにできるフレーム又はテーブルでよい。本明細書で用いられる「レチクル」又は「マスク」という用語は、より一般的な用語である「パターン形成装置」と同義語であると見なしてもよい。

本明細書で用いられる「投影システム」という用語は、例えば使用される露光放射用に、又は浸漬液の使用や真空の使用などのその他の要因にとって適切な屈折光学系、反射光学系、カタジオプトリック光学系を含む様々な種類の投影システムを包含するものと広義に解釈されるものとする。本明細書で「投影レンズ」という用語が用いられる場合、より一般的な用語である「投影システム」と同義語であると見なしてもよい。

照射システムは放射ビームを配光、成形、又は制御するための屈折、反射、カタジオプトリック光学部品を含む様々な種類の光学部品を包含するものでよく、これらの部品は以下では一括して、又は単独で「レンズ」と呼ばれることがある。

リソグラフィ装置は２つ（二段）又はそれ以上の基板テーブル（及び／又は２つ以上のマスク・テーブル）を有する種類のものでよい。このような「多段」機械では追加のテーブルを並行して使用してもよく、又は１つ又は複数の他のテーブルが露光用に使用されている間に、１つ又は複数のテーブル上で準備ステップを実行してもよい。

リソグラフィ投影装置は、投影システムの最後の素子と基板との間の空隙を満たすように、基板表面を例えば水のような屈折率が比較的高い流体に浸漬するような種類のものでもよい。浸漬液はリソグラフィ装置の他の空隙、例えばマスクと投影システムの最初の素子との間に付与してもよい。投影システムの開口数を高めるための浸漬技術はこの分野では公知である。

本明細書に記載の方法はソフトウェア、ハードウェア、又はその組合せで実施してもよい。実施例では、コンピュータ・システムで実行されると、コンピュータ・システムに対して本明細書に記載の方法のいずれか又はすべてを実施するよう命令するプログラム・コードを含むコンピュータ・プログラムが提供される。

ここで本発明の実施例を、対応する参照符号は対応する部品を示す添付の概略図を参照して、例示目的のみで説明する。

図１は本発明の特定の実施例によるリソグラフィ装置を概略的に示す。この装置は、放射ビームＰＢ（例えば紫外線）を調整するようになされた照射システム（イルミネータ）ＩＬを含んでいる。この装置はさらに、パターン形成装置（例えばマスク）ＭＡを保持するように構成され、パターン形成装置を品目ＰＬに対して正確に位置決めするように構成された第１位置決め装置ＰＭに接続された支持構造（例えばマスク・テーブル）ＭＴをも含んでいる。

本装置はさらに、基板（例えばレジスト被覆ウェハ）Ｗを保持するように構成され、基板を品目ＰＬに対して正確に位置決めするように構成された第２位置決め装置ＰＷに接続された基板テーブル（例えばウェハ・テーブル）ＷＴをも含んでいる。

本装置はさらに、パターン形成装置ＭＡによってビームＰＢに付与されたパターンを基板Ｗのターゲット部分Ｃ（例えば１つ又は複数のダイを含む）に画像化するようになされた投影システム（例えば屈折投影レンズ）ＰＬをも含んでいる。

図示するように、装置は（例えば透過性マスクを使用した）透過型のものである。或いは、装置は（例えば上記の種類のプログラム可能ミラー配列を使用した）反射型のものでもよい。

イルミネータＩＬは放射源ＳＯから放射ビームを受光する。例えば放射源がエキシマ・レーザーである場合、放射源とリソグラフィ装置とは別個のものであってよい。このような場合は、放射源はリソグラフィ装置の一部を形成するものとは見なされず、放射ビームは例えば適宜の配光ミラー及び／又はビーム拡大器を含むビーム供給システムＢＤを援用して放射源ＳＯからイルミネータＩＬへと送られる。別の場合は、放射源は、例えば放射源が水銀ランプである場合、リソグラフィ装置と一体の部品でもよい。放射源ＳＯとイルミネータＩＬを必要ならばビーム供給システムＢＤと共に、放射システムと呼んでもよい。

イルミネータＩＬはビームの角強度分布を調整するための調整装置ＡＭを含んでいてもよい。一般に、イルミネータの瞳面内の強度分布の少なくとも外側半径範囲及び／又は内側半径範囲（一般にσ−アウター及びσ−インナーとそれぞれ呼ばれる）を調整可能である。加えて、イルミネータＩＬは一般に、積分器ＩＮ及びコンデンサＣＯなどの他の様々な部品を含んでいる。イルミネータは断面が所望の均一性と強度分布を有する、投影ビームＰＢと呼ばれる調整された放射ビームを提供する。

投影ビームＰＢはマスク・テーブルＭＴ上に保持されたマスクＭＡへと入射する。マスクＭＡを越えた後、投影ビームＰＢは基板Ｗのターゲット部分Ｃ上にビームを集束する投影システムＰＬを通過する。第２の位置決め装置ＰＷ及び位置センサＩＦ（例えば干渉計デバイス）を援用して、基板テーブルＷＴは例えば異なるターゲット部分ＣをビームＰＢの光路内に位置決めするために正確に移動することができる。同様に、第１位置決め装置ＰＭ及び別の位置センサ（図１には明示せず）を利用して、マスクＭＡを例えばマスク・ライブラリから機械的に取り出した後、又は走査中にビームＰＢの光路に対して正確に位置決めすることが可能である。一般に、オブジェクト・テーブルＭＴ及びＷＴの移動は、位置決め装置ＰＭ及びＰＷの一方又は双方の一部を形成する長行程モジュール（粗動位置決め）及び短行程モジュール（微動位置決め）を援用して実現される。しかし、ステッパの場合は（スキャナとは対照的に）マスク・テーブルＭＴを短行程アクチュエータだけに接続してもよく、又は固定してもよい。マスク位置合わせマークＭ１、Ｍ２及び基板位置合わせマークＰ１、Ｐ２を利用してマスクＭＡ及び基板Ｗを位置合わせしてもよい。

図示した装置は以下の好適なモードで使用可能である。

１．ステップ・モードでは、マスク・テーブルＭＴ及び基板テーブルＷＴは基本的に静止状態に保たれ、一方、投影ビームに付与されるパターン全体は一度に（即ち単一の静的露光で）ターゲット部分Ｃへと投影される。次に異なるターゲット部分Ｃの露光が可能であるように、基板テーブルＷＴがＸ及び／又はＹ方向にシフトされる。ステップ・モードでは、露光領域の最大サイズによって単一の静的露光で画像化されるターゲット部分Ｃのサイズが限定される。

２．走査モードでは、マスク・テーブルＭＴ及び基板テーブルＷＴは、投影ビームに付与されたパターンがターゲット部分Ｃに投影されている間に同期的に走査される（即ち単一の動的露光）。マスク・テーブルＭＴに対する基板テーブルＷＴの速度と方向は、投影システムＰＬの（縮小）拡大、及び画像反転特性によって決定される。走査モードでは、露光領域の最大サイズによって単一の動的露光でのターゲット部分の（非走査方向の）幅が限定され、一方、走査動作の長さがターゲット部分の（走査方向の）高さを決定する。

３．他のモードでは、マスク・テーブルＭＴはプログラム可能パターン形成装置を保持して基本的に静止状態に保たれ、投影ビームに付与されたパターンがターゲット部分Ｃへと投影される間に、基板テーブルＷＴが移動、又は走査される。このモードでは、一般にパルス式放射源が使用され、プログラム可能パターン形成装置は基板テーブルＷＴの各移動後、又は走査中の連続的な放射パルスの間に必要に応じて更新される。この動作モードは、前述の種類のプログラム可能なミラー配列などのプログラム可能パターン形成装置を使用するマスクレス・リソグラフィに容易に適用可能である。

上記の使用モードの組合せ及び／又は変形、或いはまったく異なる使用モードを用いてもよい。

図２は本発明の実施例によるマスク作成及びデバイス製造のための工程の様々なステップを示すフローチャート２００である。所望のデバイス２１２を設計するため、選択されたセルはセル・ライブラリ２１０から取り出され、コンピュータ内にデバイスのデータ・レイアウト２１４を形成するために、選択されたセル間に配線が敷設される。セル・ライブラリ２１０はいくつかの種類のデバイスのデータ・レイアウトを設計するために繰り返し使用される。様々なデバイスのデータ・レイアウト用に同じセルを使用してもよい。

ある機能を果たすように互いに結合された個々のセルを含むデバイスのデータ・レイアウトを作成するため、１つ又は複数のコンピュータ・プログラムが使用される。例えば、コンピュータ援用設計（ＣＡＤ）ツールは、個別の回路素子又はセルを、完成したデバイス内で具現される構造又は形状へと変換するレイアウト設計者のタスクを援助することが可能である。これらの形状はゲート電極、フィールド酸化領域、拡散領域、金属相互接続等のような回路素子の個別部品を作成する。

相互接続されたセルから形成されたデバイスのデータ・レイアウトが物理的テンプレートへと変換され、そのためのマスクが一般的にデバイス設計の各層毎に作成される図４に示された従来の工程とは異なり、本発明の実施例による工程では、デバイスのデータ・レイアウトに使用される各セルごとに１つ又は複数のマスクが作成される。これについては以下により詳細に説明する。

例えば、セルＡ（円で概略的に示されている）用の一連の層に対応する一連のマスク２１８がマスク製造工程２１６で作成される。同様に、セルＢ（方形で概略的に示されている）用の一連の層に対応する一連のマスク２２０がマスク製造工程２１６を利用して作成される。同様にセルＣ（三角形で概略的に示されている）用の一連の層に対応する一連のマスク２２２がマスク製造工程２１６を利用して作成される。

セルの１つ又は複数の層はセル「回路」を形成する三次元領域（半導体領域）及び相互接続（金属線）を形成する手順の様々な製造ステップ又はレベルを表す。例えば、マスク・セット２１８は３つのマスクＭＡ１、ＭＡ２、及びＭＡ３を含んでいる。３つのマスクＭＡ１、ＭＡ２、及びＭＡ３はセルＡのデータ・レイアウトに基づいて作成される。同様に、マスク・セット２２０は３つのマスクＭＢ１、ＭＢ２、及びＭＢ３を含んでいる。３つのマスクＭＢ１、ＭＢ２、及びＭＢ３はセルＢのデータ・レイアウトに基づいて作成される。同様に、マスク・セット２２２は３つのマスクＭＣ１、ＭＣ２、及びＭＣ３を含んでいる。３つのマスクはセルＣのデータ・レイアウトに基づいて作成される。各マスクＭＡ１、ＭＡ２、ＭＡ３、ＭＢ１、ＭＢ２、ＭＢ３、ＭＣ１、ＭＣ２、及びＭＣ３はそれぞれのセルＡ、セルＢ及びセルＣの個々の層に対応する。

物理的テンプレートへのセル・レイアウトの転写は、その層用の各セルのレイアウトを表すデータを、セルのレイアウト・パターンを対応するマスク材料へと書き込む電子ビーム機械のような装置に入力することによって行われる。各マスクは対応するセルの層用のセル・パターンを表す幾何形状を備えている。

デバイスデザインはますます複雑化しているので、リソグラフィで使用されるマスクがオリジナルデザインのレイアウトを正確に表すことがますます重要になっている。しかし、マスク製造中の不正確さ、設計エラー及び損傷により、セル・レイアウトに従って製造されたセル「回路」がセルの特性を反映しないことがある。そこで、製造されたセル「回路」がセル・ライブラリのセルに従って確実に機能するようにするため、各セル毎に各マスク・セットを検査してもよい。

例えば一連のマスクＭＡ１、ＭＡ２、及びＭＡ３をマスク検査手順２２４で検査することができ、一連のマスクＭＢ１、ＭＢ２、及びＭＢ３をマスク検査手順２２６で検査することができ、また、一連のマスクＭＣ１、ＭＣ２及びＭＣ３をマスク検査手順２２８で検査することができる。１つのセル（例えばセルＡ、セルＢ、又はセルＣ）の特定の層に対応する特定のマスクにエラーがあると判明した場合は、マスクに適切な補正を実施可能であるように、マスクはマスク製造工程２１６へと戻される。

一旦検査されたセルＡ、セルＢ及びセルＣのそれぞれのマスク・セット２１８、２２０及び２２２は認定され、別の使用までは再検査される必要はない。このように、認定セル・マスク・ライブラリが形成される。したがって、デバイスデザインにおいて特定のセルを使用する必要が生じた場合は、対応する認定マスク・セットをセル・マスクのライブラリから取り出すことが可能である。これに関連して、所望のセル・マスクをセル・マスクのライブラリで既に入手可能である場合、即ち「在庫あり」の場合は、各々の必要なセル用のマスクのセットを製造するステップを省くことが可能である。これは時間の節減、並びにデバイス製造工程全体のコスト削減を意味する。さらに、選択されたセル（セルＡ、セルＢ及びセルＣ）の層に対応する「在庫あり」の一連のマスク（例えばＭＡ１、ＭＡ２、ＭＡ３、ＭＢ１、ＭＢ２、ＭＢ３、ＭＣ１、ＭＣ２、ＭＣ３）を供給し、且つデバイスの様々な層を形成するために一連のマスクを投影することによって、デバイスの製造工程をよりフレキシブルなものにできる。

次にマスクのセット２１８、２２０及び２２２を使用して、各セル（セルＡ、セルＢ、セルＣ）のレイアウトを露光工程２３０で、レジスト材料で被覆された基板へと光学的に投影することができる。マスクのセット２１８、２２０及び２２２は指定位置に投影されるが、デバイスデザインを基板上に直接形成するために互いにシフトされる。ある実施例では、基板上にデバイスの第１層を形成するため、セルＡ、セルＢ、セルＣのそれぞれの第１層に対応するマスクＭＡ１、ＭＢ１及びＭＣ１内の特徴を基板上に投影するために放射が使用される。この工程の後、基板上にデバイスの第１層の上面の第２層を形成するため、セルＡ、セルＢ、セルＣのそれぞれの第２層に対応するマスクＭＡ２、ＭＢ２及びＭＣ２内の特徴を基板上に投影するステップが続く。最後に、基板上のデバイスの第２層の上面に第３層を形成するため、セルＡ、セルＢ、セルＣのそれぞれの第２層に対応するマスクＭＡ３、ＭＢ３及びＭＣ３内の特徴を基板上に投影する。

別の実施例では、互いの上面にセルＡの第１、第２及び第３の層を形成するため、一連のマスクＭＡ１、ＭＡ２及びＭＡ３が基板の第１の位置へと順次投影される。次に、互いの上面にセルＢの第１、第２及び第３の層を形成するため、一連のマスクＭＢ１、ＭＢ２及びＭＢ３が第１の位置に対してシフトされた基板の第２の位置へと順次投影される。最後に、互いの上面にセルＣの第１、第２及び第３の層を形成するため、一連のマスクＭＣ１、ＭＣ２及びＭＣ３が基板の第１の位置及び第２の位置に対してシフトされた基板の第３の位置へと順次投影される。

ある実施例では、マスク（ＭＡ１、ＭＡ２、ＭＡ３、ＭＢ１、ＭＢ２、ＭＢ３、ＭＣ１、ＭＣ２及びＭＣ３）を互いにシフトさせる方法の１つは、基板上での各セルのレイアウトの位置決めを援助するために、リソグラフィ装置内のマスク・テーブル上の２つ以上のマスクをＸ及び／又はＹ方向に可変的にオフセットさせて実装することである。

ある実施例では、基板上に異なるセル（セルＡ、セルＢ及びセルＣ）のパターンを形成するため、一連のマスク（ＭＡ１、ＭＡ２、ＭＡ３、ＭＢ１、ＭＢ２、ＭＢ３、ＭＣ１、ＭＣ２及びＭＣ３）が基板上に投影される。引き続いて、基板上に「配線パターン」を投影することによって異なるセルのパターンの配線が行われる。それによって、マスクのパターンを所望通りに配線するフレキシビリティが得られると同時に、基板上に異なるマスクを投影する速度を高めることが可能になる。マスクの投影及び配線パターンの投影は異なるリソグラフィ装置を使用して実行可能であり、又は単一のリソグラフィ装置を使用して実行することも可能である。後者の場合は、デバイスの製造速度を高めることが可能な統合システムを備えてもよい。ある実施例では、配線パターンを書き込むために直接書き込み型リソグラフィ・システムを使用してもよい。直接書き込み型リソグラフィ・システムは、例えばｅ−ビーム・リソグラフィ・システム又はマスクレス・リソグラフィ・システムであってよい。

露光されたレジスト層は現像され、最終結果は、その層の幾何的配置、フィーチャ、線及び形状を規定する所望のパターンを呈するレジスト層で被覆された基板になる。この工程はデザインの各層毎に繰り返される。基板上にデバイスの配列が得られる。これらのデバイスは次にデバイス製造工程２３２におけるダイシング又は切断などの技術によって互いに分離される。次に個々のデバイスを担体上に実装したり、ピンに接続したりすること等ができる。

図３は本発明の実施例によるマスクの作成及びデバイス製造のための工程の様々なステップを示すフローチャート３００である。図２の工程と同様に、所望のデバイス３１２を設計するため、選択されたセルはセル・ライブラリ３１０から取り出され、コンピュータ内にデータ・レイアウト３１４を形成するために、選択されたセル間に配線が敷設される。セル・ライブラリ３１０はいくつかの種類のデータ・レイアウトを設計するために繰り返し使用される。様々なデバイスのデータ・レイアウト用に同じセルを使用してもよい。

図２に示した実施例と同様に、デバイスのデータ・レイアウトに使用されるセル毎に一連のマスクが作成される。例えば、セルＡ（円で概略的に示されている）用の一連の層に対応する一連のマスク３１８がマスク製造工程３１６で作成される。セルＢ（方形で概略的に示されている）用の一連の層に対応する一連のマスク３２０がマスク製造工程３１６を利用して作成される。セルＣ（三角形で概略的に示されている）用の一連の層に対応する一連のマスク３２２がマスク製造工程３１６を利用して作成される。

セルの１つ又は複数の層はセル「回路」を形成する三次元領域（半導体領域）及び相互接続（金属線）を形成する手順の様々な製造ステップ又はレベルを表す。例えば、マスク・セット３１８は３つのマスクＭＡ１、ＭＡ２、及びＭＡ３を含んでいる。３つのマスクＭＡ１、ＭＡ２、及びＭＡ３はセルＡのデータ・レイアウトに基づいて作成される。同様に、マスク・セット３２０は３つのマスクＭＢ１、ＭＢ２、及びＭＢ３を含んでいる。３つのマスクＭＢ１、ＭＢ２、及びＭＢ３はセルＢのデータ・レイアウトに基づいて作成される。同様に、マスク・セット３２２は３つのマスクＭＣ１、ＭＣ２、及びＭＣ３を含んでいる。３つのマスクはセルＣのデータ・レイアウトに基づいて作成される。各マスクＭＡ１、ＭＡ２、ＭＡ３、ＭＢ１、ＭＢ２、ＭＢ３、ＭＣ１、ＭＣ２、及びＭＣ３はそれぞれのセルＡ、セルＢ及びセルＣの個々の層に対応する。

前述のように、物理的テンプレートへのセル・レイアウトの転写は、その層用の各セルのレイアウトを表すデータを、セルのレイアウト・パターンを対応するマスク材料へと書き込む電子ビーム機械などの装置に入力することによって行われる。各マスクは対応するセルの層用の所望のセル・パターンを表す幾何形状を備えている。

それぞれセルＡ、セルＢ及びセルＣのマスク・セット３１８、３２０及び３２２を、必要であれば検査手順３２４、３２６及び３２８を介してそれぞれ検査することができる。しかし、以前説明したように、１つ又は複数のマスク３１８、３２０及び３２２が既に製造され、検査され、認定されている場合は、即ち利用できる「在庫あり」の場合は、これらのマスクを製造及び／又は検査する工程を省いてもよい。これは時間の節減、並びにデバイス製造工程全体のコスト削減を意味する。

セル（セルＡ、セルＢ及びセルＣ）のマスクの製造及びオプションの検査の後、デバイスのデータ・レイアウトを具現するグローバル・マスクのセットを形成するために、セル・マスクをマスク組合せ工程３３０で単一セットのマスク３３２へと組み合わせることが可能である。

例えば、図３に示したデバイス回路のデータ・レイアウトでは、セルＡ（円で示される）、セルＢ（方形で示される）、セルＣ（三角形で示される）は互いに接続され、セルＢは別のセルＡに接続されている。この簡略化された実施例では、マスク・セット３３２は３つのグローバル・マスクＭ１、Ｍ２及びＭ３を含んでいる。各グローバル・マスクＭ１、Ｍ２及びＭ３はデバイス回路の層に対応している。デバイス回路の各層はセル層の組合せである。具体的には、グローバル・マスクＭ１はマスクＭＡ１、ＭＢ１及びＭＣ１の組合せであり、グローバル・マスクＭ２はマスクＭＡ２、ＭＢ２及びＭＣ２の組合せであり、グローバル・マスクＭ３はマスクＭＡ３、ＭＢ３及びＭＣ３の組合せである。このような組合せは適宜のセル・マスクをマスク・ブランク上に投影することによって行ってもよい。

次に、グローバル・マスクＭ１、Ｍ２及びＭ３はレイアウトを露光工程３３４でレジスト材料が被覆された基板上に光学的に投影するために使用される。レイアウトデザインの各層毎に、その層に対応するグローバル・マスク（Ｍ１、Ｍ２又はＭ３）内のフィーチャを投影するために放射が使用される。次に、露光されたレジスト層が現像され、最終結果は、その層の幾何的配置、フィーチャ、線及び形状を規定する所望のパターンを呈するレジスト層で被覆された基板になる。この工程はデザインの各層毎に、即ちグローバル・マスクＭ１、Ｍ２及びＭ３毎に繰り返される。次に基板上にデバイスの配列が得られる。これらのデバイスは次にデバイス製造工程３３６におけるダイシング又は切断などの技術によって互いに分離される。次に個々のデバイスを担体上に実装したり、ピンに接続したりすること等ができる。

選択されたセル（セルＡ、セルＢ、セルＣ）の層に対応する一連のマスク（ＭＡ１、ＭＡ２、ＭＡ３、ＭＢ１、ＭＢ２、ＭＢ３、ＭＣ１、ＭＣ２、ＭＣ３）をデバイスの層を具現する一連のグローバル・マスク（Ｍ１、Ｍ２、Ｍ３）へと組み合わせることによって、比類のない且つ高度に複雑なグローバル・マスクの迅速な作成が可能になる。具体的には、作成が容易で検証が容易な１６×マスク（倍率１６倍のマスク）を組み合わせて、より複雑な４×グローバル・マスク（例えばリソグラフィ・ツールで使用される倍率４倍のマスク）、又は１×グローバル・マスク（直接書き込み型パターン形成ツールにより使用される倍率がないマスク）を形成すれば、マスクの製造中のエラーを大幅に最少化し、又は実質的に除去することができると同時に、高度に複雑な４×グローバル・マスク又は１×グローバル・マスクを作成することが可能になる。その結果、解像度が高い１６×マスク・パターンを再作成する必要なく、現在のマスク・パターン形成ツールを次世代に拡張できる。

変化形では、フレキシビリティを犠牲にしてリソグラフィ装置でのマスク交換を省くために、マスク・パターンＭＡ１、ＭＢ１及びＭＣ１の組合せをデバイスの第１層用に１つのマスク上に形成してもよい。この第１層のマスクを検査し、次にデバイスのデータ・レイアウトに従って基板を露光するために、又はデータ・レイアウトに従ってデバイスの第１層を具現するグローバル・マスクを形成するためにこれを使用してもよい。同様に、マスク・パターンＭＡ２、ＭＢ２及びＭＣ２の組合せと、マスク・パターンＭＡ３、ＭＢ３及びＭＣ３の組合せから第２及び第３層のマスクをそれぞれ作成可能である。

これまで本発明の特定の実施例を記載してきたが、本発明を記載された以外の態様で実施してもよいことが理解されよう。

さらに、当業者にとって多くの修正及び変更が容易になされるので、本発明を本明細書に記載の正確な構造及び動作に限定することは望ましくない。さらに、本発明の工程、方法及び装置は、リソグラフィの分野で使用される関連装置及び工程と同様に、特質が複雑になる傾向があり、適正な動作パラメータ値を経験的に決定することにより、又は所与の用途にとって最良の設計に達するためのコンピュータ・シミュレーションを行うことによって最良に実施されることが多い。したがって、適切な修正及びこれと同等のものすべては本発明の趣旨と範囲内にあるものと見なされるべきである。

本発明の実施例によるリソグラフィ装置を示す図である。 本発明の実施例によりデバイスを製造するための工程の様々なステップを示すフローチャートである。 本発明の別の実施例によりデバイスを製造するための工程の様々なステップを示すフローチャートである。 従来の工程によりデバイスを製造における様々なステップを示すフローチャートである。

Claims (31)

1. 集積回路デバイスを作成するためのセル・ライブラリの使用方法であって、前記集積回路デバイスの設計が前記セル・ライブラリから選択された１つ又は複数のセルから形成された前記集積回路デバイスのデータ・レイアウトを含み、
   各々が前記選択された１つ又は複数のセルの１つのセルの層に対応する一連のマスクを前記集積回路デバイスの前記データ・レイアウトに従って基板上に投影するステップを含む方法。
2. 選択されたセルは基本セルを含む、請求項１に記載の方法。
3. 前記基本セルは集積回路デバイスのレイアウトの基本要素を含む、請求項２に記載の方法。
4. 前記選択されたセルは基本セルのブロックを含む、請求項１に記載の方法。
5. 選択されたセルは集積回路デバイスのデータ・レイアウトの一部を含む、請求項１に記載の方法。
6. セル・ライブラリから１つ又は複数の所望のセルを選択するステップと、
   前記集積回路デバイスの前記データ・レイアウトを形成するために、前記選択された１つ又は複数のセルを書き込むことによって前記集積回路デバイスを設計するステップをさらに含む、請求項１に記載の方法。
7. 前記集積回路デバイスを設計するステップは、前記集積回路デバイスの前記データ・レイアウトを形成するために、選択されたセルを結合するステップを含む、請求項６に記載の方法。
8. 前記一連のマスクを前記基板上に投影する前に前記一連のマスクを製造し、且つ前記一連のマスクを前記基板上に投影する前に前記一連のマスクを検査するステップをさらに含む、請求項１に記載の方法。
9. 選択されたセルの層は前記選択されたセルの三次元領域を形成する手順の製造ステップを含む、請求項１に記載の方法。
10. 前記一連のマスクは選択された第１のセルの層に対応する第１の一連のマスクと、選択された第２のセルの層に対応する第２の一連のマスクとを含む、請求項１に記載の方法。
11. 一連のマスクを前記基板上に投影するステップは、前記選択された第１のセルの層に対応する前記第１の一連のマスクを前記基板上の第１の位置へと投影するステップと、前記選択された第２のセルの層に対応する前記第２の一連のマスクを前記基板上の第２の位置へと投影するステップとを含む、請求項１０に記載の方法。
12. 前記第１の位置と第２の位置とは、前記集積回路デバイスの前記データ・レイアウトに従って互いに空間的にシフトされる、請求項１１に記載の方法。
13. 前記第１の一連のマスクは第１及び第２のマスクを含み、前記第２の一連のマスクは第１及び第２のマスク、又はそれらの双方を含む、請求項１０に記載の方法。
14. 前記第１の一連のマスクの前記第１及び第２のマスクは前記第１のセルのデータ・レイアウトに基づいて作成され、前記第２の一連のマスクの前記第１及び第２のマスクは前記第２のセルのデータ・レイアウトに基づいて作成される請求項１３に記載の方法。
15. 前記第１の一連のマスクは第１及び第２のマスクを含み、前記第２の一連のマスクは第１及び第２のマスクを含むとともに、
    一連のマスクを前記基板上に投影するステップは、前記集積回路デバイスの第１の層の少なくとも一部を形成するために、前記第１の一連のマスクの前記第１のマスクを前記基板上の第１の位置へと投影するステップと、前記第２の一連のマスクの前記第１のマスクを前記基板上の第２の位置へと投影するステップを含む、請求項１０に記載の方法。
16. 一連のマスクを前記基板上に投影するステップは、前記集積回路デバイスの第２の層の少なくとも一部を形成するために、前記第１の一連のマスクの前記第２のマスクを前記基板上の前記第１の位置へと投影するステップと、前記第２の一連のマスクの前記第２のマスクを前記基板上の前記第２の位置へと投影するステップとをさらに含む、請求項１５に記載の方法。
17. 前記基板は半導体ウェハである、請求項１に記載の方法。
18. 前記一連のマスクを基板上に投影するステップはリソグラフィ装置を使用して実施される、請求項１に記載の方法。
19. 選択された第１のセルの層と選択された第２のセルの層とを配線するために配線パターンを投影するステップをさらに含む、請求項１に記載の方法。
20. 前記配線パターンを投影するステップは直接書き込みリソグラフィ方式を使用して実施される、請求項１９に記載の方法。
21. 集積回路デバイスを作成するためのセル・ライブラリの使用方法であって、前記集積回路デバイスの設計は前記セル・ライブラリから選択された１つ又は複数のセルから形成された前記集積回路デバイスのデータ・レイアウトを含み、
    各々が前記選択された１つ又は複数のセルの１つのセルの層に対応する一連のマスクを、各々が前記集積回路デバイスの前記データ・レイアウトに従って前記集積回路デバイスの層を具現する一連のグローバル・マスクへと組み合わせるステップを含む方法。
22. 前記一連のマスクを前記一連のグローバル・マスクへと組み合わせる前に前記一連のマスクを製造し、且つ前記一連のマスクを前記一連のグローバル・マスクへと組み合わせる前に前記一連のマスクを検査するステップをさらに含む、請求項２１に記載の方法。
23. 前記一連のマスクは選択された第１のセルの層に対応する第１の一連のマスクと、選択された第２のセルの層に対応する第２の一連のマスクとを含み、前記第１の一連のマスクは第１及び第２のマスクを含み、前記第２の一連のマスクは第１及び第２のマスクを含む、請求項２１に記載の方法。
24. 前記一連のグローバル・マスクは第１及び第２のグローバル・マスクを含む、請求項２３に記載の方法。
25. 前記一連のマスクを一連のグローバル・マスクへと組み合わせるステップは、前記第１の一連のマスクの前記第１のマスクと前記第２の一連のマスクの前記第１のマスクとを前記第１のグローバル・マスクへと組み合わせ、且つ前記第１の一連のマスクの前記第２のマスクと前記第２の一連のマスクの前記第２のマスクとを前記第２のグローバル・マスクへと組み合わせるステップを含む、請求項２４に記載の方法。
26. 前記集積回路デバイスを形成するために、前記一連のグローバル・マスクの前記第１のグローバル・マスクと前記第２のグローバル・マスクとを基板上に投影するステップをさらに含む、請求項２５に記載の方法。
27. 前記集積回路デバイスを形成するために、前記一連のグローバル・マスクを基板上に投影するステップをさらに含む、請求項２１に記載の方法。
28. 投影はリソグラフィ投影装置を使用して実施される、請求項２７に記載の方法。
29. リソグラフィ装置であって、
    放射ビームを調整するようになされたイルミネータと、
    パターン形成装置を保持するように構成された支持構造であって、前記パターン形成装置は前記ビームの断面にパターンを付与するように構成され、且つ一連のマスクを含み、前記一連のマスクの各々は選択された１つ又は複数のセルから形成された集積回路デバイスのデータ・レイアウトに従って前記選択された１つ又は複数のセルの１つのセルの層に対応する、支持構造と、
    基板を保持するように構成された基板テーブルと、
    前記パターン形成されたビームを前記基板のターゲット部分へと投影するようになされた投影システムとを含み、
    使用時には前記一連のマスクが前記データ・レイアウトに従って前記基板上に投影されるリソグラフィ装置。
30. 前記一連のマスク中の各マスクは前記一連のマスク中の他のマスクに対して少なくとも一方向にオフセットされる請求項２９に記載のリソグラフィ装置。
31. 選択された第１のセルの層と選択された第２のセルの層とを配線するために配線パターンを投影するようになされた直接書き込みリソグラフィ・システムをさらに含む、請求項２９に記載のリソグラフィ装置。

Images