JP2006158162A - モータ駆動回路 - Google Patents

Abstract

【課題】本発明は、複数のパワートランジスタによりＨブリッジ回路を構成したモータ駆動回路において、電源の出力電圧が低下、あるいは接地電位（グランド）となった場合でも、逆起電力などによる過電圧からモータ駆動回路自体及びモータを保護することを目的とする。
【解決手段】本発明のモータ駆動回路においては、出力回路が直列接続された２組の電源側出力トランジスタ及びグランド側出力トランジスタによるＨブリッジ回路構成を有しており、制御電圧生成手段が出力回路への制御信号を制御し、電源電圧検出回路は電源電圧を検出して、検出した電源電圧が所定の電圧より低下すると電源側出力トランジスタをオン状態とするよう構成されている。
【選択図】図１

Description

本発明は、直流モータを駆動するモータ駆動回路に関し、特に、複数のパワートランジスタによりＨブリッジ回路が構成され直流モータを正逆方向に駆動制御するモータ駆動回路に関する。

従来のモータ駆動回路としては、複数のパワートランジスタによりＨブリッジ回路が構成されて、直流モータを正逆方向に駆動制御する回路構成が特許文献１（特開２００１−０３７２７６号公報）に示されている。図７は特許文献１のモータ駆動回路の構成を示すブロック図である。

以下、特許文献１に開示された従来のモータ駆動回路について説明する。
図７において、従来のモータ駆動回路であるドライバ３１０には電源回路３１２が内蔵されており、この電源回路３１２は電源３００の交流電圧１００Ｖを両波整流して直流定電圧に変換して出力する。電源回路３１２は分岐点Ｐを介してＨブリッジ回路３１４と電源電圧検出回路３２０に接続されており、電源回路３１２の出力がＨブリッジ回路３１４と電源電圧検出回路３２０に入力されるよう構成されている。

Ｈブリッジ回路３１４は２つの電源側出力トランジスタＱ１，Ｑ３、及び２つのグランド側出力トランジスタＱ２，Ｑ４を有する。計４個の出力トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４において、第１の出力トランジスタＱ１と第２の出力トランジスタＱ２との接続点が正極モータ端子Ｍ＋に接続されており、第３の出力トランジスタＱ３と第４の出力トランジスタＱ４との接続点が負極モータ端子Ｍ−に接続されている。これらの正極モータ端子Ｍ＋と負極モータ端子Ｍ−にモータＭが接続され、それぞれのモータ端子Ｍ＋，Ｍ−からの駆動電流によりモータＭが駆動される。
電源回路３１２に接続された電源電圧検出回路３２０は、複数のツェナーダイオードＤ５，Ｄ６，Ｄ７と抵抗Ｒ５とを直列接続して構成されている。電源電圧検出回路３２０におけるツェナーダイオードＤ５のカソードは分岐点Ｐに接続されており、最後段の抵抗Ｒ５はモータ電圧検出回路３１６に接続される。

ドライバ３１０に内蔵されたモータ電圧検出回路３１６は、正極モータ端子Ｍ＋と負極モータ端子Ｍ−とに接続され、各モータ端子Ｍ＋，Ｍ−の出力電圧の平均を検出する。モータ電圧検出回路３１６は検出された平均電圧からフィードバック電圧Ｆを生成して誤差増幅回路３２２に出力する。
図７に示すように、モータ電圧検出回路３１６において、正極モータ端子Ｍ＋が抵抗Ｒ６の一端に接続され、抵抗Ｒ６の他端が抵抗Ｒ８とコンデンサＣ１と抵抗Ｒ１０に接続される。抵抗Ｒ８とコンデンサＣ１の各他端は接地されている。抵抗Ｒ１０の他端は一端が接地された抵抗Ｒ１２と演算増幅器ＩＣ１の正相入力端子に接続される。一方、負極モータ端子Ｍ−が抵抗Ｒ７の一端に接続され、抵抗Ｒ７の他端が抵抗Ｒ９とコンデンサＣ２と抵抗Ｒ１１に接続されるとともに、電源電圧検出回路３２０の抵抗Ｒ５に接続される。また、抵抗Ｒ９とコンデンサＣ２の各他端は接地されている。抵抗Ｒ１１の他端は演算増幅器ＩＣ１の逆相入力端子に接続されている。演算増幅器ＩＣ１の逆相入力端子と出力は、抵抗Ｒ１３を介して接続されている。演算増幅器ＩＣ１の出力がフィードバック電圧Ｆとなり、誤差増幅回路３２２へ出力される。このように構成されたモータ電圧検出回路３１６において、コンデンサＣ１には正極モータ端子Ｍ＋の平均電圧に相当する電流が蓄積され、一方、コンデンサＣ２には負極モータ端子Ｍ−の平均電圧に相当する電流が蓄積される。

ドライバ３１０に内蔵された目標電圧設定回路３１８は、外部からの上昇指令または下降指令を示す信号がＵＰ端子またはＤＷ端子に入力され、その入力信号に応じて、モータＭのモータ電圧の目標値Ｔを設定する。誤差増幅回路３２２は目標電圧設定回路３１８から出力された目標値Ｔとモータ電圧検出回路３１６から出力されたフィードバック電圧Ｆとの誤差を増幅した誤差電圧ＹをＰＷＭ回路３２４へ出力する。ＰＷＭ回路３２４は誤差増幅回路３２２から出力された誤差電圧ＹとＰＷＭ回路３２４の内部で作成された三角波電圧とを比較し、誤差電圧Ｙに比例した電圧がモータ電圧の平均値となるパルス幅のＰＷＭ信号を出力する。このように設定されたパルス幅を有するＰＷＭ信号がロジック回路３２６へ入力され、Ｈブリッジ回路３１４のスイッチング素子である４つの出力トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４をオン・オフ動作させるための信号を生成する。このとき生成された信号は、各出力トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４に対応するＡＨ端子，ＢＨ端子，ＡＬ端子，ＢＬ端子から出力され、それらの信号はＨレベルあるいはＬレベルの信号となる。

上記のように構成された従来のモータ駆動回路において、通常回転時はＡＨ端子とＢＬ端子とを組とし、そしてＢＨ端子とＡＬ端子とを組として処理され、第１と第４の出力トランジスタＱ１とＱ４の組、及び第２と第３の出力トランジスタＱ２とＱ３の組を同時にオン・オフ動作させる。このようにして、第１と第４の出力トランジスタＱ１とＱ４を同時にオン動作させ、このとき第２と第３の出力トランジスタＱ２とＱ３を同時にオフ動作させることにより、モータＭを順方向に回転（例えば、負荷の上昇動作）させることができる。反対に、第１と第４の出力トランジスタＱ１とＱ４を同時にオフ動作させ、このとき第２と第３の出力トランジスタＱ２とＱ３を同時にオン動作させることにより、モータＭを逆方向に回転（例えば、負荷の下降動作）させることができる。

モータＭが停止している状態から逆方向に回転した場合、誘起される逆起電力による誘起電圧ノイズ成分により、電源電圧が上昇する。このとき、電源電圧検出回路３２０によって予め設定されている所定の電圧を超えると、電源電圧検出回路３２０中のツェナーダイオードＤ５，Ｄ６，Ｄ７が導通し、抵抗Ｒ５を介してコンデンサＣ２を充電する。その結果、演算増幅器ＩＣ１の逆相入力端子の入力電圧が上昇し、そのときのフィードバック電圧Ｆが誤差増幅回路３２２に入力され、ＰＷＭ回路３２４の順方向回転のデューティを増加させる。その結果、ロジック回路３２６はＨブリッジ回路３１４の各出力トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４を駆動制御し、モータＭの逆回転動作にブレーキをかける。したがって、図７に示した従来のモータ駆動回路は、モータＭによって誘起された逆起電力の影響を抑えることができ、モータ駆動回路自体及びモータＭを保護することが可能となる。

特開２００１−０３７２７６号公報

前述の従来のモータ駆動回路の技術は、電源回路３１２が各回路を動作させるために適正な電源電圧を出力している状態であり、モータＭが逆方向に回転した場合に発生する逆起電力による影響を順方向に回転させるデューティを増加させることにより、打ち消すよう構成した技術である。しかしながら、デジタルカメラや、デジタルビデオカメラなどの携帯装置では一般に乾電池や充電式電池がその電源として使用されており、それら電池の出力が低下したとき、あるいは、接地電位（グランド）となった場合には、前述のＰＷＭ回路３２４やロジック回路３２６が動作しないため、このような携帯装置においては逆起電力が発生した場合に、その逆起電力からドライバ即ち、モータ駆動回路及びモータＭを保護することができないという問題があった。この問題を解決することがこの分野における重要な課題であった。

本発明は、上記の課題を解決するものであり、複数のパワートランジスタによりＨブリッジ回路を構成したモータ駆動回路において、電源の出力電圧が低下し、あるいは接地電位（グランド）となった場合でも、逆起電力などによる過電圧からモータ駆動回路自体及びモータを保護することができるモータ駆動回路を提供することを目的とするものである。

本発明は、上記の課題を解決するため、適正な電源電圧が印加されている場合に動作する制御電圧生成手段と並列に、電源電圧が低下し、あるいは接地電位（グランド）となった場合に保護機能として動作する制御系回路を設けている。この制御系回路は、電源電圧が低下し、あるいは接地電位（グランド）となった場合に、電源電圧検出回路が電源電圧の低下を検出し、電源側出力トランジスタをオン状態とすることにより、モータ端子に発生した誘起電圧ノイズ成分を電源側へ回生させ、モータに対してブレーキをかけるよう構成されている。

本発明においては、電源電圧検出回路に設けた論理合成手段により、適正な電源電圧が印加されている場合に動作する制御電圧生成手段との論理合成を行い、その出力にプルダウン手段が設けられている。そのため、電源電圧が低下し、あるいは接地電位（グランド）となった場合、電源電圧の低下程度により、論理合成手段の出力あるいはプルダウン手段を用いることにより、電源電圧検出回路の出力をＬレベル電位として、Ｈブリッジを構成する電源側出力トランジスタをＰチャネル型ＭＯＳＦＥＴとすることにより、電源側出力トランジスタをオン状態させることができ、モータ端子に発生した過電圧を電源へ回生させることができる。

本発明のモータ駆動回路は、請求項１に記載したように、直列接続された電源側出力トランジスタとグランド側出力トランジスタを２組有し、それぞれの中間接続点をモータに対する出力端子とする出力回路、
前記出力回路に対する制御信号を出力する制御電圧生成手段、及び
電源電圧を検出し、検出した前記電源電圧が所定の電圧より低下したとき前記電源側出力トランジスタをオン状態とする信号を出力する電源電圧検出回路、を具備するよう構成される。このように構成された本発明のモータ駆動回路は、電源の出力電圧が低下し、あるいは接地電位（グランド）となった場合でも、逆起電力などによる過電圧からモータ駆動回路自体及びモータを保護することができる。

本発明によれば、電源電圧が低下し、あるいは接地電位（グランド）となった場合でも、モータに発生する逆起電力に対してモータ駆動回路及びそのモータ駆動回路により駆動されるモータを確実に保護することができるという優れた効果を有するモータ駆動回路を提供することができる。

以下、本発明のモータ駆動回路の好適な実施の形態について添付の図面を参照しつつ説明する。

《第１の実施の形態》
図１は本発明に係る第１の実施の形態のモータ駆動回路であるドライバ１０Ａの構成を示すブロック図である。
第１の実施の形態のモータ駆動回路であるドライバ１０Ａには、直流電圧ＶＣＣを出力する電源２００が接続されている。ドライバ１０Ａが内蔵するＨブリッジ回路１４は電源側出力トランジスタＱ１，Ｑ３、グランド側出力トランジスタＱ２，Ｑ４、これらの各出力トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４と並列に接続されるダイオードＤ１，Ｄ２，Ｄ３，Ｄ４、及び各出力トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のゲートにそれぞれの一端が接続された抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４によって構成される。抵抗Ｒ１の他端は後述する電源電圧検出回路５０の出力端子であるＡＡＨ端子に接続され、抵抗Ｒ２の他端は後述する制御電圧生成手段２８のＡＬ端子に接続され、抵抗Ｒ３の他端は電源電圧検出回路５０のＢＢＨ端子に接続され、そしてＲ４の他端は制御電圧生成手段２８のＢＬ端子に接続されている。
なお、以下の説明において、ＡＬ端子から出力される信号をＡＬと表示し、ＢＬ端子から出力される信号をＢＬと表示し、ＡＡＨ端子から出力される信号をＡＡＨと表示し、ＢＢＨ端子から出力される信号をＢＢＨと表示する。

図１に示すように、第１の実施の形態のモータ駆動回路であるドライバ１０Ａにおいては、電源側出力トランジスタＱ１及びＱ３をＰチャネル型ＭＯＳＦＥＴで構成し、グランド側出力トランジスタＱ２及びＱ４をＮチャネル型ＭＯＳＦＥＴで構成している。
電源側出力トランジスタＱ１のソース及びダイオードＤ１のカソードは、分岐点Ｐを介して電源２００に接続されており、直流電圧ＶＣＣが印加されるよう構成されている。そして電源側出力トランジスタＱ１のドレインはダイオードＤ１のアノードに接続される。電源側出力トランジスタＱ１のゲートは抵抗Ｒ１を介して、電源電圧検出回路５０の出力端子であるＡＡＨ端子に接続される。
電源側出力トランジスタＱ１のドレインはグランド側出力トランジスタＱ２のドレインに接続されており、その接続点が正極モータ端子Ｍ＋に接続されている。グランド側出力トランジスタＱ２のドレインはダイオードＤ２のカソードに接続されている。グランド側出力トランジスタＱ２のソースはダイオードＤ２のアノードに接続されており、その接続点は接地されている。グランド側出力トランジスタＱ２のゲートは抵抗Ｒ２を介して制御電圧生成手段２８の出力端子であるＡＬ端子に接続される。
電源側出力トランジスタＱ３及びグランド側出力トランジスタＱ４も同様に、電源側出力トランジスタＱ３のソース及びダイオードＤ３のカソードは、分岐点Ｐを介して電源２００に接続されており、直流電圧ＶＣＣが印加されるよう構成されている。そして電源側出力トランジスタＱ３のドレインはダイオードＤ３のアノードに接続される。電源側出力トランジスタＱ３のゲートは抵抗Ｒ３を介して、電源電圧検出回路５０の出力端子であるＢＢＨ端子に接続される。
電源側出力トランジスタＱ３のドレインはグランド側出力トランジスタＱ４のドレインに接続されており、その接続点が負極モータ端子Ｍ−に接続されている。グランド側出力トランジスタＱ４のドレインはダイオードＤ４のカソードに接続されている。グランド側出力トランジスタＱ４のソースはダイオードＤ４のアノードに接続されており、その接続点は接地されている。グランド側出力トランジスタＱ４のゲートは抵抗Ｒ４を介して制御電圧生成手段２８の出力端子であるＢＬ端子に接続される。
前述の正極モータ端子Ｍ＋及び負極モータ端子Ｍ−には正逆動作するアクチュエータモータ（以後モータＭと称する）が接続され駆動される。

図１に示すように、制御電圧生成手段２８は、目標電圧設定回路１８、モータ電圧検出回路１６、誤差増幅回路２２、ＰＷＭ回路２４、及びロジック回路２６を有する。
目標電圧設定回路１８は、外部からＦＷ端子に入力された順方向の回転指令信号（以後、ＦＷ信号と称す）、又はＲＶ端子に入力された逆方向の回転指令信号（以後、ＲＶ信号と称す）に応じた目標値Ｔを生成して、出力する。目標値ＴはモータＭのモータ電圧の目標電圧を示す信号であり、ＦＷ信号又はＲＶ信号に対応した信号である。なお、ＦＷ信号とＲＶ信号は、ＦＷ端子とＲＶ端子へ同時に入力されることはない。
モータ電圧検出回路１６にはモータＭの端子電圧（Ｍ＋及びＭ−）が入力され、フィードバック電圧Ｆが出力される。このモータ電圧検出回路１６は、前述の図７に示した従来のモータ電圧検出回路３１６の構成において、電源電圧検出回路３２０からの出力が入力されない構成である。第１の実施の形態におけるモータ電圧検出回路１６は、モータＭの端子電圧（Ｍ＋及びＭ−）の平均電圧がフィードバック電圧Ｆとして出力される。

誤差増幅回路２２にはモータ電圧検出回路１６の出力であるフィードバック電圧Ｆと目標電圧設定回路１８の出力である目標値Ｔが入力され、比較される。誤差増幅回路２２は比較結果を増幅して誤差電圧ＹをＰＷＭ回路２４に出力する。
ＰＷＭ回路２４では、例えばＦＷ信号に応じた目標値Ｔに対してフィードバック電圧Ｆが低い場合、誤差増幅回路２２の誤差電圧Ｙに基づき順方向デューティを増加させる。逆に、ＦＷ信号に応じた目標値Ｔに対してフィードバック電圧Ｆが高い場合、ＰＷＭ回路２４は、誤差増幅回路２２の誤差電圧Ｙに基づき順方向デューティを減少させる。
第１の実施の形態においては、検出方式としてモータＭの両端の端子電圧（Ｍ＋及びＭ−）を用いたが、モータＭに流れる電流による制御などの手段を用いても実現できる。このように設定されたＰＷＭ回路２４の出力がロジック回路２６に入力される。ロジック回路２６の出力端子であるＡＨ端子、ＢＨ端子、ＡＬ端子、ＢＬ端子からはそれぞれ信号ＡＨ、信号ＢＨ、信号ＡＬ、信号ＢＬが出力され、これらの信号（ＡＨ、ＢＨ、ＡＬ、ＢＬ）が制御電圧生成手段２８の出力となる。

前記制御電圧生成手段２８の出力である信号ＡＨは、電源電圧検出回路５０の比較器７０の出力と論理合成手段９１にて論理合成される。論理合成手段９１の出力ＡＡＨは、プルダウン手段８１を介してプルダウンされるとともに、抵抗Ｒ１を介して電源側出力トランジスタＱ１のゲートに入力される。プルダウン手段８１は、例えば抵抗あるいは定電流源にて構成される。
同様に、制御電圧生成手段２８の出力である信号ＢＨは、電源電圧検出回路５０の比較器７０の出力と論理合成手段９３にて論理合成される。論理合成手段９３の出力ＢＢＨは、プルダウン手段８３を介してプルダウンされるとともに、抵抗Ｒ３を介して電源側出力トランジスタＱ３のゲートに入力される。プルダウン手段８３は、例えば抵抗あるいは定電流源にて構成される。

電源電圧検出回路５０は、基準電圧作成回路６０、比較器７０、２つの論理合成手段９１と９３、及び２つのプルダウン手段８１と８３を有する。比較器７０には電源電圧ＶＣＣと基準電圧作成回路６０の出力である基準電圧ＶＲＥＦが入力され比較される。比較器７０の出力は論理合成手段９１と９３のそれぞれに入力される。論理合成手段９１と９３においては、比較器７０の出力と制御電圧生成手段２８の出力信号ＡＨ及びＢＨとがそれぞれ論理合成され、信号ＡＡＨ及び信号ＢＢＨをそれぞれが出力する。
図１に示す比較器７０はヒステリシスを有し、電源電圧ＶＣＣが高電圧から降下する場合、基準電圧作成回路６０の出力である基準電圧ＶＲＥＦ以上の場合はＨレベルの信号を出力し、電源電圧ＶＣＣが基準電圧作成回路６０の基準電圧ＶＲＥＦ未満となるとＬレベルの信号を出力する。逆に、電源電圧ＶＣＣが低電圧から上昇する場合、電源電圧ＶＣＣが基準電圧作成回路６０の基準電圧ＶＲＥＦに予め設定されたヒステリシス幅の電圧を加算した値まで上昇すると、比較器７０はその出力をＬレベルの信号からＨレベルの信号とする。ここで比較器７０の出力をＨレベルからＬレベルに切り替える時の閾値を制御電圧生成手段２８、論理合成手段９１及び９３の動作下限電圧のうちの最大電圧値以上とする。また、比較器７０のヒステリシス幅を電源電圧ＶＣＣが低下する過渡期に電源電圧ＶＣＣに畳重される誘起電圧ノイズ成分よりも大きく設定する。

図２は比較器７０の出力電圧と電源電圧ＶＣＣとの関係を示す図である。
以下、電源電圧ＶＣＣの出力状態を、図２に示す（Ａ）、（Ｂ）および（Ｃ）の状態に分けてそれぞれにおける動作を説明する。
（Ａ）は定常状態［（電源電圧ＶＣＣ）＞（基準電圧作成回路６０の基準電圧ＶＲＥＦ）］である。
（Ｂ）は定常状態（Ａ）から電源電圧ＶＣＣが低下した状態であり、電源電圧低下状態［（制御電圧生成手段２８、論理合成手段９１及び９３における動作下限電圧のうちの最大電圧値Ｖｍａｘ）＜（電源電圧ＶＣＣ）＜（基準電圧作成回路６０の基準電圧ＶＲＥＦ）］である。図２において、（制御電圧生成手段２８、論理合成手段９１及び９３における動作下限電圧のうちの最大電圧値）をＶｍａｘと表示する。
（Ｃ）は、電源電圧低下状態（Ｂ）から更に電源電圧ＶＣＣが低下した電源電圧出力接地（グランド）状態［０Ｖ≦（電源電圧ＶＣＣ）≦（制御電圧生成手段２８、論理合成手段９１及び９３における動作下限電圧のうちの最大電圧値Ｖｍａｘ）］である。

図１に示した第１の実施の形態のモータ駆動回路は、制御電圧生成手段２８がＰＷＭ回路２４を有しているので、適時オン・オフ動作を繰り返すよう構成されている。制御電圧生成手段２８の出力である信号ＡＨ，ＢＨ，ＡＬ，ＢＬは、Ｈレベル又はＬレベルの信号となる。
以下の説明においては、モータＭを順方向に回転させている場合を例に挙げて説明する。したがって、制御電圧生成手段２８の各出力信号は、ＡＨ＝ＡＡＨ＝Ｌレベル、ＢＨ＝ＢＢＨ＝Ｈレベル、ＡＬ＝Ｌレベル、ＢＬ＝Ｈレベルとして電源側出力トランジスタＱ１及びグランド側出力トランジスタＱ４をオン状態とする。このとき、電源電圧ＶＣＣが印加される分岐点Ｐ→電源側出力トランジスタＱ１→正極モータ端子Ｍ＋→モータＭ→負極モータ端子Ｍ−→グランド側出力トランジスタＱ４→接地（グランド）と電流が流れ、モータＭは順方向に回転している。
なお、モータＭを逆方向に回転させる場合には、電源側出力トランジスタＱ３及びグランド側出力トランジスタＱ２をオン状態とすれば、電源電圧ＶＣＣが印加される分岐点Ｐ→電源側出力トランジスタＱ３→負極モータ端子Ｍ−→モータＭ→正極モータ端子Ｍ＋→グランド側出力トランジスタＱ２→接地（グランド）と電流が流れ、モータＭは逆方向に回転する。

（Ａ）定常状態［（電源電圧ＶＣＣ）＞（基準電圧作成回路６０の基準電圧ＶＲＥＦ）］
電源２００が適切な電圧をモータＭに印加している定常状態の時は、比較器７０の出力は図２に示すようにＨレベルである。この時、論理合成手段９１は制御電圧生成手段２８からの信号ＡＨをＡＡＨとして出力する。同様に、論理合成手段９３は制御電圧生成手段２８からの信号ＢＨをＢＢＨとして出力する。すなわち、定常状態においては、論理合成手段９１及び９３が制御電圧生成手段２８の出力信号ＡＨ及びＢＨをそのまま伝達し、それぞれ抵抗Ｒ１、Ｒ３を介して電源側出力トランジスタＱ１，Ｑ３をそれぞれオン・オフ動作させる。このように、第１の実施の形態のドライバ１０Ａにおける定常状態の動作時においては、電源電圧検出回路５０の動作が制御電圧生成手段２８による制御動作に影響を及ぼさないよう構成されている。

（Ｂ）電源電圧低下状態［（制御電圧生成手段２８、論理合成手段９１及び９３の動作下限電圧のうちの最大電圧値Ｖｍａｘ）＜（電源電圧ＶＣＣ）＜（基準電圧作成回路６０の基準電圧ＶＲＥＦ）］
前述の定常状態（Ａ）から電源電圧ＶＣＣが低下すると順方向に駆動するために流れていた駆動電流が減少するが、それに伴いモータＭに誘起される逆起電力により負極モータ端子Ｍ−→ダイオードＤ３→分岐点Ｐ→電源２００→接地（グランド）→ダイオードＤ２→正極モータ端子Ｍ＋→モータＭという回生電流が流れようとする。この時、図２に示すように比較器７０の出力がＬレベルとなる。この時、制御電圧生成手段２８は順方向の回転指令信号（ＦＷ信号）に基づき、ＡＨ＝Ｌレベル、ＢＨ＝Ｈレベルを出力しているが、論理合成手段９１及び９３において比較器７０の出力と合成され、ＡＡＨ＝ＢＢＨ＝Ｌレベルとなり、それぞれ抵抗Ｒ１、Ｒ３を経由して、Ｐチャネル型ＭＯＳＦＥＴで構成される電源側出力トランジスタＱ１、Ｑ３ともにオン状態とする。この結果、モータＭにブレーキをかけることができ、発生した逆起電力による誘起電圧ノイズ成分を電源側へと回生させる。ここで、逆起電力による誘起電圧ノイズ成分が回生される電源２００において、電流吸収能力が少ない場合、この逆起電力による誘起電圧ノイズ成分を吸収するまで過渡的に電源電圧ＶＣＣが上昇することとなる。この時、ヒステリシスを有していない比較器を用いると、電源２００が適正値に復帰したと誤判定し、電源側出力トランジスタＱ１及びＱ３をオン状態とすることを止めて、ブレーキ動作を停止し、再び、回転動作を始めようとする。したがって、ヒステリシスを有していない比較器を用いた場合には、モータ駆動回路及びモータＭを破壊する危険がある。

第１の実施の形態のモータ駆動回路では、比較器７０のヒステリシス幅を電源電圧ＶＣＣが低下する過渡期に電源電圧に畳重される誘起電圧ノイズ成分以上とすることにより、過渡的な電源電圧ＶＣＣの上昇のために、ブレーキ動作を停止してしまう不具合を回避することができる。デジタルカメラなどでは内蔵するフラッシュ機能用のコンデンサを充電する時やマイクロコンピュータとのデータ転送時などにおいて、瞬間的に電源電圧ＶＣＣが低下し、その後適正電圧に復帰する場合がある。このような場合において、電源電圧低下が制御電圧生成手段２８に含まれるロジック回路２６の動作下限を下回らない程度までしか低下しないときでも、第１の実施の形態のモータ駆動回路は上記動作によりモータ駆動回路及びモータＭを確実に保護することができる。

（Ｃ）電源電圧出力接地（グランド）状態［０Ｖ≦（電源電圧ＶＣＣ）≦（制御電圧生成手段２８、論理合成手段９１及び９３の動作下限電圧のうちの最大電圧値Ｖｍａｘ）］
前述の電源電圧低下状態（Ｂ）から電源電圧ＶＣＣが更に低下して、制御電圧生成手段２８及び論理合成手段９１，９３の動作下限電圧のうち最大電圧値以下となり、更には外部から電源２００に印加されている電源手段（例えば、乾電池）が急に取り除かれた場合などにおいて、電源電圧ＶＣＣが０Ｖ（ＶＣＣ＝０Ｖ）まで到ったとき、前述の電源電圧低下状態（Ｂ）と同様にモータ端子Ｍには逆起電力による誘起電圧ノイズ成分が誘起される。この時、制御電圧生成手段２８からの信号ＡＨ、ＢＨ、ＡＬ、ＢＬは不定となる。または、論理合成手段９１からの信号ＡＡＨあるいは論理合成手段９３からの信号ＢＢＨは不定となる。このようなときでもプルダウン手段８１及び８３にて、電源側出力トランジスタＱ１及びＱ３のゲートにはＬレベルの信号が印加され、Ｐチャネル型ＭＯＳＦＥＴで構成される電源側出力トランジスタＱ１及びＱ３をオン状態とすることができる。この結果、逆起電力による誘起電圧ノイズ成分を電源２００へ回生することができる。
このように電源２００の電圧が低下し、更には電源電圧がＶＣＣ＝０Ｖとなった場合でも、モータ端子に誘起される逆起電力による誘起電圧ノイズ成分を、電源側トランジスタをオン状態とすることにより電源２００に回生することができる。この結果、モータ駆動回路及びモータが保護されている。また、第１の実施の形態の構成は、前述のように制御電圧生成手段２８にて制御される通常動作時の動作には影響を及ぼさずに実現することができる。
なお、第1の実施の形態における制御電圧生成手段２８では、ＰＷＭ回路２４を有する回路構成を例として詳述したが、ＰＷＭ回路２４が含まれない回路構成であっても同様の効果を奏することは言及するまでもない。また、第1の実施の形態の説明においては、モータＭを順方向に回転させている場合を例に詳述したが、モータＭを逆方向に回転させている場合も同様に対策できることは言及するまでもない。

《第２の実施の形態》
図３は本発明に係る第２の実施の形態のモータ駆動回路であるドライバ１０Ｂの構成を示すブロック図である。図３に示す第２の実施の形態のモータ駆動回路において、前述の図１に示した第１の実施の形態のモータ駆動回路と同じ機能、構成を有するものには同じ符号を付し、その説明は第1の実施の形態の説明を適用する。第２の実施の形態のモータ駆動回路であるドライバ１０Ｂにおいて、第1の実施の形態のドライバ１０Ａと異なる点は電源電圧検出回路５１の構成である。
第２の実施の形態のドライバ１０Ｂにおける電源電圧検出回路５１は、基準電圧作成回路６０、比較器７０、論理合成手段９１と９３、及びプルダウン手段８１と８３を具備するとともに、さらに回転方向判別回路１００を有して構成されている。したがって、第２の実施の形態のドライバ１０Ｂにおける電源電圧検出回路５１は、前述の第１の実施の形態のドライバ１０Ａにおける電源電圧検出回路５０の構成に回転方向判別回路１００を設けたものである。第２の実施の形態において、プルダウン手段８１と８３は、例えば抵抗あるいは定電流源で構成されている。

回転方向判別回路１００は外部から与えられる順方向の回転指令信号ＦＷ（ＦＷ信号）を用いて、回転中に仮に電源電圧低下し、あるいは電源電圧が０Ｖ（ＶＣＣ＝０Ｖ）となるなどの状態が発生したときに逆起電力が誘起されるモータ端子をあらかじめ判別し、逆起電力が誘起されるモータ端子と異なる電源側出力トランジスタのみを比較器７０の出力に従ってオン状態とする働きを有する。回転方向判別回路１００はフリップフロップ回路１０１、Ｐチャネル型ＭＯＳＦＥＴ１０３，１０４，１０５，１０６、及び抵抗１０７，１０８，１０９，１１０によって構成される。順方向回転時においては、Ｈレベルの順方向の回転指令信号ＦＷ（ＦＷ＝Ｈレベル）とＬレベルの逆方向の回転指令信号ＲＶ（ＲＶ＝Ｌレベル）がドライバ１０Ｂに入力され、回転方向判別回路１００には回転指令信号ＦＷが入力されるとする。一方、逆方向回転時においては、Ｌレベルの順方向の回転指令信号ＦＷ（ＦＷ＝Ｌレベル）とＨレベルの逆方向の回転指令信号ＲＶ（ＲＶ＝Ｈレベル）が回転方向判別回路１００に入力されるとする。

また、順方向の回転指令信号ＦＷはフリップフロップ回路１０１のセット端子Ｓに入力される。フリップフロップ回路１０１の出力ＱはＰチャネル型ＭＯＳＦＥＴ１０３及び１０４のゲートに接続され、フリップフロップ回路１０１の出力ＮＱはＰチャネル型ＭＯＳＦＥＴ１０５及び１０６のゲートに接続される。Ｐチャネル型ＭＯＳＦＥＴ１０５のソースは比較器７０の出力に接続される。Ｐチャネル型ＭＯＳＦＥＴ１０５のドレインは、抵抗１０９を介して抵抗１０８の一端、及び論理合成手段９１の一方の入力端子に入力される。抵抗１０８の他端はＰチャネル型ＭＯＳＦＥＴ１０４のドレインに接続され、Ｐチャネル型ＭＯＳＦＥＴ１０４のソースは電源２００に接続される。Ｐチャネル型ＭＯＳＦＥＴ１０３のソースは比較器７０の出力に接続される。Ｐチャネル型ＭＯＳＦＥＴ１０３のドレインは、抵抗１０７を介して抵抗１１０の一端、及び論理合成手段９３の一方の入力端子に入力される。抵抗１１０の他端はＰチャネル型ＭＯＳＦＥＴ１０６のドレインに接続され、Ｐチャネル型ＭＯＳＦＥＴ１０６のソースは電源２００に接続される。

順方向の回転指令信号（ＦＷ＝Ｈレベル、ＲＶ＝Ｌレベル）が入力されている場合、制御電圧生成手段２８の出力信号ＡＨ及びＢＨにより、電源側出力トランジスタＱ１がオン状態、電源側出力トランジスタＱ３がオフ状態である。この場合、フリップフロップ回路１０１の出力ＱはＨレベル（Ｑ＝Ｈレベル）、出力ＮＱはＬレベル（ＮＱ＝Ｌレベル）となる。このため、Ｐチャネル型ＭＯＳＦＥＴ１０３はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０６はオン状態となり、論理合成手段９３の一方の入力には電源電圧ＶＣＣが入力される。論理合成手段９３は制御電圧生成手段２８の出力信号ＢＨと電源電圧ＶＣＣが入力されて、出力信号ＢＢＨにより抵抗Ｒ３を介して電源側出力トランジスタＱ３を制御する。一方、Ｐチャネル型ＭＯＳＦＥＴ１０４はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０５はオン状態となり、論理合成手段９１の一方の入力には比較器７０の出力が入力される。論理合成手段９１は制御電圧生成手段２８の出力信号ＡＨと比較器７０の出力が入力されて、出力信号ＡＡＨにより抵抗Ｒ１を介して電源側出力トランジスタＱ１を制御する。すなわち、電源電圧ＶＣＣが基準電圧作成回路６０の基準電圧ＶＲＥＦ以下まで低下した時（図２の（Ｂ）領域）には、電源側出力トランジスタＱ１はオン状態とされるが、電源側トランジスタＱ３はオフ状態のままである。このとき発生した逆起電力は、オン状態となる電源側出力トランジスタＱ１及び電源側出力トランジスタＱ３に並列に接続されているダイオードＤ３により電源側へ回生されることにより、モータＭにブレーキがかけられ、逆起電力による過電圧に対してモータ駆動回路及びモータＭが保護される。さらに電源電圧ＶＣＣが図２の（Ｃ）領域まで低下すると、プルダウン手段８１及び８３により電源側出力トランジスタＱ１及びＱ３がオン状態となり、モータＭにブレーキがかけられ、逆起電力による過電圧に対してモータ駆動回路及びモータＭが保護される。

逆に、逆方向の回転指令信号（ＦＷ＝Ｌレベル、ＲＶ＝Ｈレベル）が入力されている場合、制御電圧生成手段２８の出力信号ＡＨ及びＢＨにより電源側出力トランジスタＱ１がオフ状態、電源側出力トランジスタＱ３がオン状態である。この場合、フリップフロップ回路１０１の出力ＱはＬレベル（Ｑ＝Ｌレベル）、出力ＮＱはＨレベル（ＮＱ＝Ｈレベル）となる。このため、Ｐチャネル型ＭＯＳＦＥＴ１０５はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０４はオン状態となり、論理合成手段９１の一方の入力には電源電圧ＶＣＣが入力される。論理合成手段９１は制御電圧生成手段２８の出力信号ＡＨと電源電圧ＶＣＣが入力されて、出力信号ＡＡＨにより抵抗Ｒ１を介して電源側出力トランジスタＱ１を制御する。一方、Ｐチャネル型ＭＯＳＦＥＴ１０６はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０３はオン状態となり、論理合成手段９３の一方の入力には比較器７０の出力が入力される。論理合成手段９３は制御電圧生成手段２８の出力信号ＢＨと比較器７０の出力が入力されて、出力信号ＢＢＨにより抵抗Ｒ３を介して電源側出力トランジスタＱ３を制御する。すなわち、電源電圧ＶＣＣが基準電圧作成回路６０の基準電圧ＶＲＥＦ以下まで低下した時（図２の（Ｂ）領域）には、電源側出力トランジスタＱ３はオン状態とされるが、電源側出力トランジスタＱ１はオフ状態のままである。このとき発生した逆起電力は、オン状態となる電源側出力トランジスタＱ３及び電源側出力トランジスタＱ１に並列に接続されているダイオードＤ１により電源側へ回生されることで、ブレーキがかけられ、逆起電力による過電圧に対してモータ駆動回路及びモータＭが保護される。電源電圧ＶＣＣが図２の（Ｃ）領域まで低下するとプルダウン手段８１及び８３により電源側出力トランジスタＱ１及びＱ３がオン状態となり、モータＭにブレーキがかけられ、逆起電力による過電圧に対してモータ駆動回路及びモータＭが保護される。

次に、第２の実施の形態のモータ駆動回路であるドライバ１０Ｂにおける電源電圧ＶＣＣの出力状態を、前述の図２に示した（Ａ）定常状態［（電源電圧ＶＣＣ）＞（基準電圧作成回路６０の基準電圧ＶＲＥＦ）］、（Ｂ）電源電圧低下状態［（制御電圧生成手段２８、論理合成手段９１、９３及びフリップフロップ回路１０１の動作下限電圧のうちの最大電圧値Ｖｍａｘ）＜（電源電圧ＶＣＣ）＜（基準電圧作成回路６０の基準電圧ＶＲＥＦ）］、及び（Ｃ）電源電圧出力接地（グランド）状態［０Ｖ≦（電源電圧ＶＣＣ）≦（制御電圧生成手段２８、論理合成手段９１、９３及びフリップフロップ回路１０１の動作下限電圧のうちの最大電圧値Ｖｍａｘ）］に分けて、ドライバ１０Ｂの動作について説明する。

図３に示した第２の実施の形態のドライバ１０Ｂでは、ＰＷＭ回路２４を有しているので適時オン・オフ動作を繰り返すことになるが、制御電圧生成手段２８によって、ＡＨ＝ＡＡＨ＝Ｌレベル、ＢＨ＝ＢＢＨ＝Ｈレベル、ＡＬ＝Ｌレベル、ＢＬ＝Ｈレベルとして電源側出力トランジスタＱ１及びグランド側出力トランジスタＱ４をオン状態とし、電源電圧ＶＣＣが印加される分岐点Ｐ→電源側出力トランジスタＱ１→正極モータ端子Ｍ＋→モータＭ→負極モータ端子Ｍ−→グランド側出力トランジスタＱ４→接地（グランド）へと電流は流れて、モータＭが順方向に回転している期間について説明する。

（Ａ）定常状態［（電源電圧ＶＣＣ）＞（基準電圧作成回路６０の基準電圧ＶＲＥＦ）］
電源２００が適切な電圧をモータＭに印加している定常状態の時、比較器７０の出力は図２に示すようにＨレベルとなる。この時、外部から入力される順方向の回転指令信号ＦＷにより、フリップフロップ回路１０１の出力は、Ｑ＝Ｈレベル、ＮＱ＝Ｌレベルとなり、Ｐチャネル型ＭＯＳＦＥＴ１０４はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０５はオン状態となるので、論理合成手段９１の一方の入力端子には比較器７０の出力（Ｈレベル）が入力される。論理合成手段９１の他端には制御電圧生成手段２８の出力信号ＡＨが入力されるので、論理合成手段９１は出力信号ＡＡＨとして信号ＡＨをそのまま出力する。
一方、Ｐチャネル型ＭＯＳＦＥＴ１０３はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０６はオン状態となるので、論理合成手段９３の一方の入力端子には電源電圧ＶＣＣ（Ｈレベル）が入力される。論理合成手段９３の他端には制御電圧生成手段２８の出力信号ＢＨが入力されるので、論理合成手段９３は出力信号ＢＢＨとして信号ＢＨをそのまま出力する。すなわち、定常状態においては、論理合成手段９１及び９３が制御電圧生成手段２８の出力信号ＡＨ及びＢＨをそのまま伝達し、それぞれ抵抗Ｒ１、Ｒ３を介して、電源側トランジスタＱ１、Ｑ３をそれぞれオン、オフ動作させる。このように、第２の実施の形態のドライバ１０Ｂにおける定常状態の動作時においては、電源電圧検出回路５１の動作が制御電圧生成手段２８による制御動作に影響を及ぼさないよう構成されている。

（Ｂ）電源電圧低下状態［（制御電圧生成手段２８、論理合成手段９１、９３及びフリップフロップ回路１０１の動作下限電圧のうちの最大電圧値Ｖｍａｘ）＜（電源電圧ＶＣＣ）＜（基準電圧作成回路６０の基準電圧ＶＲＥＦ）］
前述の定常状態（Ａ）から電源電圧ＶＣＣが低下すると、モータＭを順方向に駆動するために流れていた駆動電流が減少する。この駆動電流の減少に伴いモータＭに誘起される逆起電力により負極モータ端子Ｍ−→ダイオードＤ３→分岐点Ｐ→電源（ＶＣＣ）→接地（グランド）→ダイオードＤ２→正極モータ端子Ｍ＋→モータＭという回生電流が流れようとする。この時、図２に示すように比較器７０の出力はＬレベルとなる。順方向の回転指令信号（ＦＷ＝Ｈレベル）により、Ｐチャネル型ＭＯＳＦＥＴ１０４がオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０５がオン状態であるため、論理合成手段９１の一方の入力には比較器７０の出力（Ｌレベル）が入力される。論理合成手段９１の他端には制御電圧生成手段２８の出力信号ＡＨが入力されるが、論理合成手段９１の出力ＡＡＨはＬレベルとなる。この結果、Ｐチャネル型ＭＯＳＦＥＴで構成される電源側出力トランジスタＱ１はＰＷＭ動作によらずオン状態となる。一方、Ｐチャネル型ＭＯＳＦＥＴ１０３がオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０６がオン状態であるので、論理合成手段９３の一方の入力には電源電圧ＶＣＣ（Ｈレベル）が入力される。論理合成手段９３の他端には制御電圧生成手段２８の出力信号ＢＨが入力されるので、論理合成手段９３の出力信号ＢＢＨ（＝ＢＨ）はＨレベルとなる。この結果、電源側トランジスタＱ３はオフ状態となる。したがって、発生した逆起電力による誘起電圧ノイズ成分による過電圧を、オン状態の電源側出力トランジスタＱ１と電源側トランジスタＱ３に並列に接続されたダイオードＤ３とを介して電源（ＶＣＣ）に回生させることにより、モータ駆動回路及びモータＭを保護することができる。前述の実施の形態１の場合と同様に、第２の実施の形態のドライバ１０Ｂは、逆起電力による誘起電圧ノイズ成分が回生される電源（ＶＣＣ）の電流吸収能力が少ない場合でも、ヒステリシスを有する比較器７０を用いることにより誤動作を回避することができる。

（Ｃ）電源電圧出力接地（グランド）状態［０Ｖ≦（電源電圧ＶＣＣ）≦（制御電圧生成手段２８、論理合成手段９１、９３及びフリップフロップ回路１０１の動作下限電圧のうちの最大電圧値Ｖｍａｘ）］
電源電圧低下状態（Ｂ）から電源電圧ＶＣＣが更に低下し、制御電圧生成手段２８、論理合成手段９１、９３及びフリップフロップ回路１０１の動作下限電圧のうちの最大電圧値以下となった場合、更には外部から電源に印加されている電源手段（例えば、乾電池）が急に取り除かれて電源電圧ＶＣＣ＝０Ｖまで到った場合などには、前述の電源電圧低下状態（Ｂ）と同様にモータＭの出力端子には逆起電力による誘起電圧ノイズ成分が誘起される。この時、制御電圧生成手段２８の出力信号ＡＨ，ＢＨ，ＡＬ，ＢＬは不定となる。または、論理合成手段９１の出力信号ＡＡＨあるいは論理合成手段９３の出力信号ＢＢＨは不定となる。この状態においても、プルダウン手段８１及び８３により電源側出力トランジスタＱ１及びＱ３のゲートにはＬレベルの信号が印加される。この結果、Ｐチャネル型ＭＯＳＦＥＴで構成される電源側出力トランジスタＱ１及びＱ３をオン状態とすることができ、逆起電力による誘起電圧ノイズ成分を電源２００へ回生することができる。

このように電源電圧が低下し、更には電源電圧がＶＣＣ＝０Ｖとなった場合でも、モータ端子に誘起される逆起電力による誘起電圧ノイズ成分を、電源側出力トランジスタをオン状態とすることにより電源側に回生させることができ、モータ駆動回路及びモータＭを保護することができる。また、第２の実施の形態の構成は、前述のように制御電圧生成手段２８にて制御される通常動作時の動作に影響を及ぼさずに実現することができる。

なお、第２の実施の形態における制御電圧生成手段２８では、ＰＷＭ回路２４を有する回路構成を例として詳述したが、ＰＷＭ回路２４が含まれない回路構成であっても同様の効果を奏することは言及するまでもない。また、第２の実施の形態の説明においては、モータＭを順方向に回転させている場合を例に詳述したが、モータＭを逆方向に回転させている場合でも同様に対策できることは言及するまでもない。

《第３の実施の形態》
図４は本発明に係る第３の実施の形態のモータ駆動回路であるドライバ１０Ｃの構成を示すブロック図である。図４に示す第３の実施の形態のモータ駆動回路において、図１に示した第１の実施の形態のモータ駆動回路と同じ機能、構成を有するものには同じ符号を付し、その説明は第1の実施の形態の説明を適用する。第３の実施の形態のモータ駆動回路であるドライバ１０Ｃにおいて、第１の実施の形態のドライバ１０Ａと異なる点は電源電圧検出回路５５の構成である。
第３の実施の形態のドライバ１０Ｃにおける電源電圧検出回路５５は、第１の基準電圧作成回路６１、第２の基準電圧作成回路６２、第１の比較器７１、第２の比較器７２、フリップフロップ回路７５、論理合成手段９１及び９３、プルダウン手段８１及び８３を具備して構成されている。

第１の基準電圧作成回路６１は第１の基準電圧ＲＥＦ１を第１の比較器７１へ出力し、第１の比較器７１は第１の基準電圧作成回路６１の基準電圧ＲＥＦ１と電源電圧ＶＣＣとを比較する。第１の比較器７１の逆相入力端子には第１の基準電圧作成回路６１の第１の基準電圧ＲＥＦ１が入力され、正相入力端子には電源電圧ＶＣＣが入力される。第２の基準電圧作成回路６２は第２の基準電圧ＲＥＦ２を第２の比較器７２へ出力し、第２の比較器７２は第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２と電源電圧ＶＣＣとを比較する。第２の比較器７２の正相入力端子には第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２が入力され、逆相入力端子には電源電圧ＶＣＣが入力される。

フリップフロップ回路７５には第１の比較器７１の出力がセット端子Ｓに入力され、第２の比較器７２の出力がリセット端子Ｒに入力される。フリップフロップ回路７５の出力Ｑは、論理合成手段９１及び９３のそれぞれの一方の端子に入力される。論理合成手段９１は制御電圧生成手段２８の出力信号ＡＨとフリップフロップ回路７５の出力Ｑとを論理合成し、その出力信号ＡＡＨはプルダウン手段８１を介してプルダウンされる。出力信号ＡＡＨは抵抗Ｒ１を介して電源側出力トランジスタＱ１のゲートに入力される。同様に、論理合成手段９３は制御電圧生成手段２８の出力信号ＢＨとフリップフロップ回路７５の出力Ｑとを論理合成し、その出力信号ＢＢＨはプルダウン手段８３を介してプルダウンされる。出力信号ＢＢＨは抵抗Ｒ３を介して電源側出力トランジスタＱ３のゲートに入力される。
プルダウン手段８１及び８３は、例えば抵抗あるいは定電流源で構成されており、論理合成手段９１及び９３のそれぞれの出力に接続されている。

上記のように構成された第３の実施の形態のドライバ１０Ｃにおいて、第１の比較器７１は第１の基準電圧作成回路６１の第１の基準電圧ＲＥＦ１と電源電圧ＶＣＣとを比較し、電源電圧ＶＣＣ＞第１の基準電圧ＲＥＦ１の時、Ｈレベルの信号をフリップフロップ回路７５のセット端子Ｓに入力する。一方、第２の比較器７２は第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２と電源電圧ＶＣＣとを比較し、電源電圧ＶＣＣ＜第２の基準電圧ＲＥＦ２の時、Ｈレベルの信号をフリップフロップ回路７５のリセット端子Ｒに入力する。

第３の実施の形態のドライバ１０Ｃにおいて、第１の比較器７１の閾値である第１の基準電圧ＲＥＦ１と、第２の比較器７２の閾値である第２の基準電圧ＲＥＦ２とは、（ＲＥＦ１）＞（ＲＥＦ２）＞（制御電圧生成手段２８、フリップフロップ回路７５、論理合成手段９１及び９３の動作下限電圧のうちの最大電圧値Ｖｍａｘ）、という関係を満たすよう設定されている。また、第１の比較器７１と第２の比較器７２の閾値の差は、電源電圧ＶＣＣが低下する過渡期に電源電圧に畳重される誘起電圧ノイズ成分より大きく設定されている。

図５は、第３の実施の形態のドライバ１０Ｃにおける電源電圧の出力状態を示すグラフであり、ドライバ１０Ｃにおけるフリップフロップ回路７５の入力信号であるセット信号とリセット信号、及び出力Ｑと電源電圧ＶＣＣとの関係を示す図である。
第３の実施の形態のモータ駆動回路であるドライバ１０Ｃにおける電源電圧の出力状態を、図５に示した（Ａ）定常状態［（電源電圧ＶＣＣ）＞（第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２）］、（Ｂ）電源電圧低下状態［（制御電圧生成手段２８、フリップフロップ回路７５、論理合成手段９１及び９３の動作下限電圧のうちの最大電圧値Ｖｍａｘ）＜（電源電圧ＶＣＣ）＜（第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２）］、及び（Ｃ）電源電圧出力接地（グランド）状態［０Ｖ≦（電源電圧ＶＣＣ）≦（制御電圧生成手段２８、フリップフロップ回路７５、論理合成手段９１及び９３の動作下限電圧のうちの最大電圧値Ｖｍａｘ）］に分けて、ドライバ１０Ｃの動作について説明する。

図４に示した第３の実施の形態においては、ＰＷＭ回路２４を有しているので適時オン・オフ動作を繰り返すことになるが、制御電圧生成手段２８によって、各出力信号は、ＡＨ＝ＡＡＨ＝Ｌレベル、ＢＨ＝ＢＢＨ＝Ｈレベル、ＡＬ＝Ｌレベル、ＢＬ＝Ｈレベルとなり、電源側出力トランジスタＱ１及びグランド側出力トランジスタＱ４をオン状態として、電源電圧ＶＣＣが印加される分岐点Ｐ→電源側出力トランジスタＱ１→正極モータ端子Ｍ＋→モータＭ→負極モータ端子Ｍ−→グランド側出力トランジスタＱ４→接地（グランド）へと電流が流れ、モータＭは順方向に回転している期間について説明する。

（Ａ）定常状態［（電源電圧ＶＣＣ）＞（第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２）］
電源２００が適切な電圧をモータＭに印加している定常状態の時は、フリップフロップ回路７５の出力ＱはＨレベルとなる。この時、論理合成手段９１は、制御電圧生成手段２８の出力信号ＡＨをＡＡＨとして出力する。同様に、論理合成手段９３は制御電圧生成手段２８の出力信号ＢＨをＢＢＨとして出力する。すなわち、定常状態においては、論理合成手段９１及び９３が制御電圧生成手段２８の出力信号ＡＨ及びＢＨをそのまま伝達し、それぞれ抵抗Ｒ１、Ｒ３を介して、電源側出力トランジスタをそれぞれオン・オフ動作させる。このように、第３の実施の形態のドライバ１０Ｃにおける定常状態の動作時においては、電源電圧検出回路５５の動作が制御電圧生成手段２８による制御動作に影響を及ぼさないよう構成されている。

（Ｂ）電源電圧低下状態［（制御電圧生成手段２８、フリップフロップ回路７５、論理合成手段９１及び９３の動作下限電圧のうちの最大電圧値Ｖｍａｘ）＜（電源電圧ＶＣＣ）＜（第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２）］
定常状態（Ａ）より電源電圧ＶＣＣが低下するとモータＭを順方向に駆動するために流れていた駆動電流が減少するが、それに伴いモータＭに誘起される逆起電力により、負極モータ端子Ｍ−→ダイオードＤ３→分岐点Ｐ→電源（ＶＣＣ）→接地（グランド）→ダイオードＤ２→正極モータ端子Ｍ＋→モータＭという回生電流が流れようとする。この時、図５に示すように、フリップフロップ回路７５の出力ＱがＬレベルとなる。この時、制御電圧生成手段２８は順方向の回転指令信号ＦＷに基づき、ＡＨ＝Ｌレベル、ＢＨ＝Ｈレベルを出力しているが、論理合成手段９１及び９３にてフリップフロップ回路７５の出力と合成され、それぞれの出力信号はＡＡＨ＝ＢＢＨ＝Ｌレベルとなる。論理合成手段９１及び９３の出力信号ＡＡＨ，ＢＢＨは、抵抗Ｒ１，Ｒ３を経由して、Ｐチャネル型ＭＯＳＦＥＴで構成される電源側出力トランジスタＱ１，Ｑ３のそれぞれに入力される。出力信号ＡＡＨ，ＢＢＨが入力された電源側出力トランジスタＱ１，Ｑ３は、ともにオン状態となり、モータＭにブレーキをかけることができ、発生した逆起電力による誘起電圧ノイズ成分を電源２００へと回生させる。

なお、逆起電力による誘起電圧ノイズ成分が回生される電源２００において、電流吸収能力が少ない場合、逆起電力による誘起電圧ノイズ成分を吸収するまで過渡的に電源電圧ＶＣＣが上昇することになる。この時、セット信号の閾値である第１の基準電圧ＲＥＦ１、リセット信号の閾値である第２の基準電圧ＲＥＦ２を、（ＲＥＦ１−ＲＥＦ２）＞（誘起電圧ノイズ成分）、と設定していない場合には、電源が適正値に復帰したと誤判定し、電源側出力トランジスタＱ１及びＱ３をオン状態とすることを止めて、ブレーキ動作を停止し、再び、回転動作を始めようとする。このため、上記のように設定していない場合には、モータ駆動回路及びモータＭを破壊する危険がある。第３の実施の形態においては、前述のように、フリップフロップ回路７５における閾値である第１の基準電圧ＲＥＦ１と第２の基準電圧ＲＥＦ２の電位差をこの逆起電力による誘起電圧ノイズ成分による上昇分以上とすることにより、過渡的な電源電圧ＶＣＣの上昇により、ブレーキ動作を停止してしまうという不具合を回避することができる。

（Ｃ）電源電圧出力接地（グランド）状態［０Ｖ≦（電源電圧ＶＣＣ）≦（制御電圧生成手段２８、フリップフロップ回路７５、論理合成手段９１及び９３の動作下限電圧のうちの最大電圧値Ｖｍａｘ）］
電源電圧低下状態（Ｂ）より電源電圧が更に低下し、制御電圧生成手段２８、フリップフロップ回路７５、論理合成手段９１、９３の動作下限電圧のうちの最大電圧値以下、更には外部から電源電圧ＶＣＣに印加されている電源手段（例えば、乾電池）が急に取り除かれてＶＣＣ＝０Ｖまで到った場合などには、前述の電源電圧低下状態（Ｂ）と同様にモータ端子には逆起電力による誘起電圧ノイズ成分が誘起される。この時、制御電圧生成手段２８の出力信号ＡＨ、ＢＨ、ＡＬ、ＢＬは不定となる。または、フリップフロップ回路７５の出力Ｑは不定になる。または、論理合成手段９１の出力信号ＡＡＨあるいは論理合成手段９３の出力信号ＢＢＨは不定となる。この場合もプルダウン手段８１及び８３にて、電源側出力トランジスタＱ１及びＱ３のゲートにはＬレベルの信号が印加される。この結果、Ｐチャネル型ＭＯＳＦＥＴで構成される電源側出力トランジスタＱ１及びＱ３をオン状態とすることができ、逆起電力による誘起電圧ノイズ成分を電源２００へ回生することができる。

このように電源電圧ＶＣＣが低下し、更には電源電圧ＶＣＣがＶＣＣ＝０Ｖとなった場合でも、モータ端子に誘起される逆起電力による誘起電圧ノイズ成分を、電源側出力トランジスタをオン状態とすることにより電源に回生させることができ、モータ駆動回路及びモータＭの保護を行うことができる。また、第３の実施の形態の構成は、前述のように制御電圧生成手段２８にて制御される通常動作時の動作には影響を及ぼさずに実現することができる。

なお、第３の実施の形態における制御電圧生成手段２８では、ＰＷＭ回路２４を有する回路構成を例として詳述したが、ＰＷＭ回路２４が含まれない回路構成であっても同様の効果を奏することは言及するまでもない。また、第３の実施の形態の説明においては、モータＭを順方向に回転させている場合を例に詳述したが、モータＭを逆方向に回転させている場合でも同様に対策できることは言及するまでもない。

《第４の実施の形態》
図６は本発明に係る第４の実施の形態のモータ駆動回路であるドライバ１０Ｄの構成を示すブロック図である。図６に示す第４の実施の形態のモータ駆動回路において、図１に示した第１の実施の形態のモータ駆動回路と同じ機能、構成を有するものには同じ符号を付し、その説明は第1の実施の形態の説明を適用する。第４の実施の形態のモータ駆動回路であるドライバ１０Ｄにおいて、第1の実施の形態のドライバ１０Ａと異なる点は電源電圧検出回路５６の構成である。
第４の実施の形態のドライバ１０Ｄにおける電源電圧検出回路５６は、第１の基準電圧作成回路６１、第２の基準電圧作成回路６２、第１の比較器７１、第２の比較器７２、フリップフロップ回路７５、論理合成手段９１及び９３、プルダウン手段８１及び８３を具備するとともに、さらに回転方向判別回路１００を有して構成されている。したがって、第４の実施の形態のドライバ１０Ｄにおける電源電圧検出回路５６は、前述の第３の実施の形態のドライバ１０Ｃにおける電源電圧検出回路５５の構成に回転方向判別回路１００を設けたものである。

電源電圧検出回路５６における回転方向判別回路１００は、外部から与えられる順方向の回転指令信号ＦＷを用いて、回転中に仮に電源電圧ＶＣＣの低下、あるいは電源電圧がＶＣＣ＝０Ｖとなるなどの状態が発生した場合に、逆起電力が誘起されるモータ端子をあらかじめ判別する機能を有する。さらに、回転方向判別回路１００は、逆起電力が誘起されるモータ端子とは異なる側の電源側出力トランジスタのみをフリップフロップ回路７５の出力に従ってオン動作させる働きを有する。

図６に示すように、回転方向判別回路１００は、フリップフロップ回路１０１、Ｐチャネル型ＭＯＳＦＥＴ１０３，１０４，１０５，１０６及び抵抗１０７，１０８，１０９，１１０によって構成される。回転指令信号ＦＷ，ＲＶは、順方向回転時において、ＦＷ＝Ｈレベル、ＲＶ＝Ｌレベル、逆方向回転時において、ＦＷ＝Ｌレベル、ＲＶ＝Ｈレベルの状態で目標電圧設定回路１８に入力されるとする。また、順方向の回転指令信号ＦＷはフリップフロップ回路１０１のセット端子Ｓに入力される。フリップフロップ回路１０１の出力端子ＱはＰチャネル型ＭＯＳＦＥＴ１０３及び１０４のゲートに接続され、フリップフロップ回路１０１の出力端子ＮＱはＰチャネル型ＭＯＳＦＥＴ１０５及び１０６のゲートに接続される。Ｐチャネル型ＭＯＳＦＥＴ１０５のソースはフリップフロップ回路７５の出力に接続され、Ｐチャネル型ＭＯＳＦＥＴ１０５のドレインは抵抗１０９を介して抵抗１０８の一端及び、論理合成手段９１の一方の入力端子に接続される。抵抗１０８の他端はＰチャネル型ＭＯＳＦＥＴ１０４のドレインに接続され、Ｐチャネル型ＭＯＳＦＥＴ１０４のソースは電源２００に接続される。Ｐチャネル型ＭＯＳＦＥＴ１０３のソースはフリップフロップ回路７５の出力端子Ｑに接続され、Ｐチャネル型ＭＯＳＦＥＴ１０３のドレインは抵抗１０７を介して抵抗１１０の一端及び、論理合成手段９３の一方の入力端子に接続される。抵抗１１０の他端はＰチャネル型ＭＯＳＦＥＴ１０６のドレインに接続され、Ｐチャネル型ＭＯＳＦＥＴ１０６のソースは電源２００に接続される。

順方向の回転指令信号（ＦＷ＝Ｈレベル、ＲＶ＝Ｌレベル）が入力されている場合、制御電圧生成手段２８の出力信号ＡＨ及びＢＨにより電源側出力トランジスタＱ１がオン状態、電源側出力トランジスタＱ３がオフ状態であり、また、フリップフロップ回路１０１の出力は、Ｑ＝Ｈレベル、ＮＱ＝Ｌレベルとなる。この時、Ｐチャネル型ＭＯＳＦＥＴ１０３はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０６はオン状態となり、論理合成手段９３の一方の入力には電源電圧ＶＣＣが入力される。論理合成手段９３には制御電圧生成手段２８の出力信号ＢＨと電源電圧ＶＣＣが入力されて、出力信号ＢＢＨが出力される。出力信号ＢＢＨは抵抗Ｒ３を介して電源側出力トランジスタＱ３に入力され、電源側出力トランジスタＱ３を制御する。一方、Ｐチャネル型ＭＯＳＦＥＴ１０４はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０５はオン状態となり、論理合成手段９１の一方の入力にはフリップフロップ回路７５の出力Ｑが入力される。論理合成手段９１には制御電圧生成手段２８の出力信号ＡＨとフリップフロップ回路７５の出力Ｑが入力されて、出力信号ＡＡＨが出力される。出力信号ＡＡＨは抵抗Ｒ１を介して電源側出力トランジスタＱ１に入力され、電源側出力トランジスタＱ１を制御する。すなわち、電源電圧ＶＣＣが第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２以下まで低下した時（図５の（Ｂ）領域：電源電圧低下状態）には、電源側出力トランジスタＱ１はオン状態とされるが、電源側出力トランジスタＱ３はオフ状態のままである。このため、オン状態の電源側出力トランジスタＱ１と電源側出力トランジスタＱ３と並列に接続されているダイオードＤ３により逆起電力が電源側へ回生される。したがって、モータＭにはブレーキがかけられ、逆起電力による過電圧に対してモータ駆動回路及びモータＭを保護することができる。電源電圧ＶＣＣが図５の（Ｃ）領域（電源電圧出力接地（グランド）状態）まで低下すると、プルダウン手段８１及び８３により電源側出力トランジスタＱ１及びＱ３をオン状態とすることにより、モータＭにブレーキをかけて、逆起電力による過電圧に対してモータ駆動回路及びモータＭを保護することができる。

逆に、逆方向の回転指令信号（ＦＷ＝Ｌレベル、ＲＶ＝Ｈレベル）が入力されている場合、制御電圧生成手段２８の出力信号ＡＨ及びＢＨにより、電源側出力トランジスタＱ１がオフ状態、電源側出力トランジスタＱ３がオン状態であり、また、フリップフロップ回路１０１の出力は、Ｑ＝Ｌレベル、ＮＱ＝Ｈレベルとなる。この時、Ｐチャネル型ＭＯＳＦＥＴ１０５はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０４はオン状態となり、論理合成手段９１の一方の入力には電源電圧ＶＣＣが入力される。論理合成手段９１には制御電圧生成手段２８の出力信号ＡＨと電源電圧ＶＣＣが入力されて、信号ＡＡＨが出力される。出力信号ＡＡＨは抵抗Ｒ１を介して電源側出力トランジスタＱ１を制御する。一方、Ｐチャネル型ＭＯＳＦＥＴ１０６はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０３はオン状態となり、論理合成手段９３の一方の入力にはフリップフロップ回路７５の出力Ｑが入力される。論理合成手段９３には制御電圧生成手段２８の出力信号ＢＨとフリップフロップ回路７５の出力Ｑが入力されて、信号ＢＢＨが出力される。出力信号ＢＢＨは抵抗Ｒ３を介して電源側出力トランジスタＱ３を制御する。すなわち、電源電圧ＶＣＣが第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２以下まで低下した時（図５の（Ｂ）領域：電源電圧低下状態）には、電源側出力トランジスタＱ３はオン状態とされるが、電源側トランジスタＱ１はオフ状態のままである。このため、オン状態となる電源側出力トランジスタＱ３と電源側出力トランジスタＱ１と並列に接続されているダイオードＤ１により、逆起電力は電源側へ回生される。したがって、モータＭにはブレーキがかけられ、逆起電力による過電圧に対してモータ駆動回路及びモータＭは保護される。電源電圧ＶＣＣが図５の（Ｃ）領域（電源電圧出力接地（グランド）状態）まで低下すると、プルダウン手段８１及び８３により電源側出力トランジスタＱ１及びＱ３をオン状態とすることにより、モータＭにブレーキをかけて、逆起電力による過電圧に対してモータ駆動回路及びモータＭを保護することができる。

次に、第４の実施の形態のモータ駆動回路であるドライバ１０Ｄにおける電源電圧ＶＣＣの出力状態を前述の図５を参照しつつ説明する。前述したように、図５において、（Ａ）は定常状態［（電源電圧ＶＣＣ）＞（第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２）］であり、（Ｂ）は電源電圧低下状態［（制御電圧生成手段２８、フリップフロップ回路７５、論理合成手段９１、９３及びフリップフロップ回路１０１の動作下限電圧のうちの最大電圧値Ｖｍａｘ）＜（電源電圧ＶＣＣ）＜（第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２）］、（Ｃ）は電源電圧出力接地（グランド）状態［０Ｖ≦（電源電圧ＶＣＣ）≦（制御電圧生成回路２８、フリップフロップ回路７５、論理合成手段９１、９３及びフリップフロップ回路１０１の動作下限電圧のうちの最大電圧値Ｖｍａｘ）］を示している。定常状態（Ａ）から電源電圧が低下すると電源電圧低下状態（Ｂ）となり、この電源電圧低下状態（Ｂ）からさらに電源電圧が低下すると電源電圧出力接地（グランド）状態（Ｃ）となる。

図６に示した第４の実施の形態では、ＰＷＭ回路２４を有しているので適時オン・オフ動作を繰り返すことになるが、制御電圧生成手段２８によって、ＡＨ＝ＡＡＨ＝Ｌレベル、ＢＨ＝ＢＢＨ＝Ｈレベル、ＡＬ＝Ｌレベル、ＢＬ＝Ｈレベルとして、電源側出力トランジスタＱ１及びグランド側出力トランジスタＱ４をオン状態とし、電源電圧ＶＣＣが印加される分岐点Ｐ→電源側出力トランジスタＱ１→正極モータ端子Ｍ＋→モータＭ→負極モータ端子Ｍ−→グランド側出力トランジスタＱ４→接地（グランド）と電流が流れ、モータＭは順方向に回転している期間について説明する。

（Ａ）定常状態［（電源電圧ＶＣＣ）＞（第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２）］
電源２００が適切な電圧をモータＭに印加している定常状態の時は、フリップフロップ回路７５の出力は図５に示すようにＨレベルとなる。この時、外部から入力される順方向の回転指令信号ＦＷにより、フリップフロップ回路１０１の出力は、Ｑ＝Ｈレベル、ＮＱ＝Ｌレベルとなり、Ｐチャネル型ＭＯＳＦＥＴ１０４はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０５はオン状態となる。このため、論理合成手段９１の一方の入力端子にはフリップフロップ回路７５のＨレベルの出力Ｑが入力される。論理合成手段９１の他端には制御電圧生成手段２８の出力信号ＡＨが入力されるので、論理合成手段９１は出力信号ＡＡＨとして信号ＡＨを出力する。一方、Ｐチャネル型ＭＯＳＦＥＴ１０３はオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０６はオン状態となるので、論理合成手段９３の一方の入力端子には電源電圧ＶＣＣ（Ｈレベル）が入力される。論理合成手段９３の他端には制御電圧生成手段２８の出力信号ＢＨが入力されるので、論理合成手段９３は出力信号ＢＢＨとして信号ＢＨを出力する。すなわち、論理合成手段９１及び９３は制御電圧生成手段２８の出力信号ＡＨ及びＢＨをそのまま伝達し、それぞれ抵抗Ｒ１，Ｒ３を介して、電源側出力トランジスタＱ１，Ｑ３をそれぞれオン・オフ動作する。このように、第４の実施の形態のドライバ１０Ｄにおける定常状態の動作時においては、電源電圧検出回路５６の動作が制御電圧生成手段２８による制御動作に影響を及ぼさないよう構成されている。

（Ｂ）電源電圧低下状態［（制御電圧生成手段２８、フリップフロップ回路７５、論理合成手段９１、９３及びフリップフロップ回路１０１の動作下限電圧のうちの最大電圧値Ｖｍａｘ）＜（電源電圧ＶＣＣ）＜（第２の基準電圧作成回路６２の第２の基準電圧ＲＥＦ２）］
定常状態（Ａ）から電源電圧ＶＣＣが低下すると、モータＭを順方向に駆動するために流れていた駆動電流が減少するが、それに伴いモータＭに誘起される逆起電力により負極モータ端子Ｍ−→ダイオードＤ３→分岐点Ｐ→電源（ＶＣＣ）→接地（グランド）→ダイオードＤ２→正極モータ端子Ｍ＋→モータＭの方向に回生電流が流れようとする。この時、図５に示すようにフリップフロップ回路７５の出力ＱがＬレベルとなる。順方向の回転指令信号（ＦＷ＝Ｈレベル）により、Ｐチャネル型ＭＯＳＦＥＴ１０４がオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０５がオン状態のため、論理合成手段９１の一端にはフリップフロップ回路７５のＬレベルの出力Ｑが入力される。論理合成手段９１の他端には制御電圧生成手段２８の出力信号ＡＨが入力されるが、論理合成手段９１の出力信号ＡＡＨはＬレベルとなる。この結果、Ｐチャネル型ＭＯＳＦＥＴで構成される電源側出力トランジスタＱ１はＰＷＭ動作によらずオン状態となる。一方、Ｐチャネル型ＭＯＳＦＥＴ１０３がオフ状態、Ｐチャネル型ＭＯＳＦＥＴ１０６がオン状態であるので、論理合成手段９３の一端には電源電圧ＶＣＣ（Ｈレベル）が入力される。論理合成手段９３の他端には制御電圧生成手段２８の出力信号ＢＨが入力されるので、論理合成手段９３の出力信号ＢＢＨ（＝ＢＨ）はＨレベルとなる。この結果、Ｐチャネル型ＭＯＳＦＥＴで構成される電源側出力トランジスタＱ３はオフ状態となる。したがって、発生した逆起電力による誘起電圧ノイズ成分による過電圧を、オン状態の電源側出力トランジスタＱ１、電源側トランジスタＱ３に並列に接続されたダイオードＤ３を介して電源側に回生させる。したがって、第４の実施の形態のドライバ１０Ｄにおいては、モータ駆動回路及びモータＭを保護することができる。前述の第３の実施の形態の場合と同様に、逆起電力による誘起電圧ノイズ成分が回生される電源に電流吸収能力が少ない場合には、フリップフロップ回路７５の閾値である第１の基準電圧ＲＥＦ１と第２の基準電圧ＲＥＦ２の電位差を逆起電力による誘起電圧ノイズ成分による上昇分以上とすることにより、過渡的な電源電圧ＶＣＣの上昇により、ブレーキ動作を停止してしまう誤動作を回避することができる。

（Ｃ）電源電圧出力接地（グランド）状態［０Ｖ≦（電源電圧ＶＣＣ）≦（制御電圧生成回路２８、フリップフロップ回路７５、論理合成手段９１、９３及びフリップフロップ回路１０１の動作下限電圧のうちの最大電圧値Ｖｍａｘ）］
電源電圧低下状態（Ｂ）より電源電圧ＶＣＣが更に低下し、制御電圧生成手段２８、フリップフロップ回路７５、論理合成手段９１、９３及びフリップフロップ回路１０１の動作下限電圧のうちの最大電圧値以下、更には外部から電源ＶＣＣに印加されている電源手段（例えば、乾電池）が急に取り除かれて電源電圧がＶＣＣ＝０Ｖまで到った場合などには、電源電圧低下状態（Ｂ）と同様にモータ端子には逆起電力による誘起電圧ノイズ成分が誘起される。この時、制御電圧生成手段２８の出力信号ＡＨ、ＢＨ、ＡＬ、ＢＬは不定となる。または、フリップフロップ回路７５の出力Ｑは不定となる。または、論理合成手段９１の出力信号ＡＡＨあるいは論理合成手段９３の出力信号ＢＢＨは不定となる。または、フリップフロップ回路１０１の出力Ｑあるいは出力ＮＱは不定となる。この場合もプルダウン手段８１及び８３にて、電源側出力トランジスタＱ１及びＱ３のゲートにはＬレベルの信号が印加され、Ｐチャネル型ＭＯＳＦＥＴで構成される電源側出力トランジスタＱ１及びＱ３をオン状態とすることができ、逆起電力による誘起電圧ノイズ成分を電源側へ回生することができる。

このように電源電圧ＶＣＣが低下し、更には電源電圧がＶＣＣ＝０Ｖとなった場合でも、モータ端子に誘起される逆起電力による誘起電圧ノイズ成分を、電源側出力トランジスタをオン状態とすることにより電源側に回生させることができ、モータ駆動回路及びモータＭを保護することができる。また、第４の実施の形態の構成は、前述のように制御電圧生成手段２８にて制御される通常動作時の動作に影響を及ぼさずに実現することができる。

なお、第４の実施の形態における制御電圧生成手段２８では、ＰＷＭ回路２４を有する回路構成を例として詳述したが、ＰＷＭ回路２４が含まれない回路構成であっても同様の効果を奏することは言及するまでもない。また、第４の実施の形態の説明においては、モータＭを順方向に回転させている場合を例に詳述したが、モータＭを逆方向に回転させている場合でも同様に対策できることは言及するまでもない。
本発明のモータ駆動回路は、インダクタンスを有するアクチュエータモータの駆動回路において、電源電圧の低下、更には電源が接地電位（グランド）となった場合において誘起される逆起電力によるモータ駆動回路及びモータの破壊に対する確実な保護機能を有する。

本発明は、電源電圧が低下し、更には電源が接地電位（グランド）となったとき誘起される逆起電力によるモータ駆動回路及びモータの破壊に対する保護機能を有しており、モータ駆動回路において有用である。

本発明に係る第１の実施の形態のモータ駆動回路の構成を示すブロック図 第１の実施の形態のモータ駆動回路における比較器７０の出力電圧と電源電圧ＶＣＣとの関係を示す図 本発明に係る第２の実施の形態のモータ駆動回路の構成を示すブロック図 本発明に係る第３の実施の形態のモータ駆動回路の構成を示すブロック図 第３の実施の形態のドライバ１０Ｃにおける電源電圧の出力状態を示すグラフ 本発明に係る第４の実施の形態のモータ駆動回路の構成を示すブロック図 従来のモータ駆動回路の構成を示すブロック図

符号の説明

１０Ａ ドライバ
１０Ｂ ドライバ
１０Ｃ ドライバ
１０Ｄ ドライバ
１４ Ｈブリッジ回路
１６ モータ電圧検出回路
１８ 目標電圧設定回路
２２ 誤差増幅回路
２４ ＰＷＭ回路
２６ ロジック回路
２８ 制御電圧生成手段
５０ 電源電圧検出回路
５１ 電源電圧検出回路
５５ 電源電圧検出回路
５６ 電源電圧検出回路
６０ 基準電圧作成回路
６１ 第１の基準電圧作成回路
６２ 第２の基準電圧作成回路
７０ 比較器
７１ 第１の比較器
７２ 第２の比較器
７５ フリップフロップ回路
８１ プルダウン手段
８３ プルダウン手段
９１ 論理合成手段
９３ 論理合成手段
１００ 回転方向判別回路
１０１ フリップフロップ回路
２００ 電源

Claims (10)

1. 直列接続された電源側出力トランジスタとグランド側出力トランジスタを２組有し、それぞれの中間接続点をモータに対する出力端子とする出力回路、
   前記出力回路に対する制御信号を出力する制御電圧生成手段、及び
   電源電圧を検出し、検出した前記電源電圧が所定の電圧より低下したとき前記電源側出力トランジスタをオン状態とする信号を出力する電源電圧検出回路、
   を具備するよう構成されたモータ駆動回路。
2. 前記電源側出力トランジスタは、Ｐチャネル型ＭＯＳＦＥＴで構成されており、
   前記電源電圧検出回路は、所定の基準電圧と前記電源電圧とを比較する比較器と、前記比較器の出力信号と前記制御電圧生成手段の出力信号とを論理合成した信号を出力する論理合成手段と、前記論理合成手段の出力に接続されたプルダウン手段とにより構成された請求項1に記載のモータ駆動回路。
3. 前記比較器はヒステリシス特性を有する請求項２に記載のモータ駆動回路。
4. 前記比較器のヒステリシスの幅を、電源電圧が低下する過渡期に前記電源電圧に重畳する誘起電圧ノイズ成分よりも大きく設定した請求項３に記載のモータ駆動回路。
5. 前記電源側出力トランジスタは、Ｐチャネル型ＭＯＳＦＥＴで構成されており、
   前記電源電圧検出回路は、第１の基準電圧と前記電源電圧とを比較する第１の比較器と、第２の基準電圧と前記電源電圧とを比較する第２の比較器と、前記第１の比較器と前記第２の比較器の出力によりそれぞれがセット又はリセットされるフリップフロップ回路と、前記フリップフロップ回路の出力信号と前記制御電圧作成手段の出力信号とを論理合成した信号を出力する論理合成手段と、前記論理合成手段の出力に接続されたプルダウン手段とにより構成された請求項1に記載のモータ駆動回路。
6. 前記プルダウン手段が抵抗または定電流源である請求項２乃至請求項５のいずれか一項に記載のモータ駆動回路。
7. 前記第１の基準電圧と前記第２の基準電圧の差を、前記電源電圧が低下する過渡期に生じる前記誘起電圧ノイズ成分よりも大きく設定した請求項５又は請求項６に記載のモータ駆動回路。
8. 前記電源電圧検出回路が回転方向信号を受信する回転方向判別回路をさらに有し、前記回転方向判別回路の出力信号に応じて前記電源電圧の低下時に前記モータの前記誘起電圧が誘起される一方の出力端子とは異なる他方の出力端子側の電源側出力トランジスタをオン状態とするよう構成された請求項１乃至請求項７のいずれか一項に記載のモータ駆動回路。
9. 前記回転方向判別回路は、少なくともフリップフロップ回路を有しており、前記モータの回転方向に関する入力された情報を記憶できるよう構成された請求項８に記載のモータ駆動回路。
10. 前記回転方向判別回路は、外部指令信号に基づいて指定された電源側出力トランジスタをオン状態とするよう制御する請求項８又は請求項９に記載のモータ駆動回路。
    

Images