JP2006158058A - インバータ装置 - Google Patents

インバータ装置 Download PDF

Info

Publication number
JP2006158058A
JP2006158058A JP2004343408A JP2004343408A JP2006158058A JP 2006158058 A JP2006158058 A JP 2006158058A JP 2004343408 A JP2004343408 A JP 2004343408A JP 2004343408 A JP2004343408 A JP 2004343408A JP 2006158058 A JP2006158058 A JP 2006158058A
Authority
JP
Japan
Prior art keywords
switching elements
gate signal
inverter device
voltage
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004343408A
Other languages
English (en)
Inventor
Kiyokazu Miyahara
清和 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kasuga Denki Inc
Original Assignee
Kasuga Denki Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kasuga Denki Inc filed Critical Kasuga Denki Inc
Priority to JP2004343408A priority Critical patent/JP2006158058A/ja
Publication of JP2006158058A publication Critical patent/JP2006158058A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)
  • Generation Of Surge Voltage And Current (AREA)

Abstract

【課題】 正負の極性の電圧に大きな差があり、しかも急峻なパルス波形の出力を容易に得ることができるとともに、その波形や周期の調整も容易なインバータ装置を提供する。
【解決手段】 第1〜第4のスイッチング素子1〜4のうちの1個のスイッチング素子4のベースをゼロボルトに固定し、残り3個のうちの1個のスイッチング素子1とアームが異なる2個のスイッチング素子2・3とに、互いに反転したパルス幅のゲート信号をデッドタイムをおいて周期的にしかも2個のスイッチング素子2・3については同時に同じパルス幅のゲート信号を印加する。
【選択図】 図2

Description

本発明は、直流電圧をパルス状電圧に変換するインバータ装置に関する。
4個のスイッチング素子をフルブリッジ接続したインバータ装置では、例えば特許文献1(特許第3261998号公報)に開示されているように、出力波形が、正負同じ電位の電圧波形となるように、4個のスイッチング素子を対称的にオン・オフ制御していた。
このようなインバータ装置を高電圧電源に用いた場合、通常は正負同じ電位の交流高電圧を必要とする場合が多いので好都合であるが、コロナ放電処理や常圧プラズマ処理や真空プラズマ処理などの高圧処理の場合には、処理効率や電力低減や弱処理などのために、むしろ正負の極性の電圧に大きな差があった方が、さらに急峻なパルス波形の方が有利な場合もある。
特許第3261998号公報
そこで、本発明の課題は、このような必要性があることに鑑み、正負の極性の電圧に大きな差があり、しかも急峻なパルス波形の出力を容易に得ることができるとともに、その波形や周期の調整も容易なインバータ装置を提供することにある。
本発明は、第1〜第4の4個のスイッチング素子をフルブリッジ接続したインバータ回路と、これらスイッチング素子のベースにゲート信号を印加してオン・オフ制御する制御回路とを備えたインバータ装置において、制御回路は、第1〜第4のスイッチング素子のうちの1個のスイッチング素子のベースをゼロボルトに固定し、残り3個のうちの1個のスイッチング素子とアームが異なる2個のスイッチング素子とに、互いに反転したパルス幅のゲート信号をデッドタイムをおいて周期的にしかも2個のスイッチング素子については同時に同じパルス幅のゲート信号を印加することを特徴とする。
すなわち、フルブリッジ接続した4個のスイッチング素子のうちの1個は実質的に使用しないで無効とし、3個のスイッチング素子の3個のうちの1個のスイッチング素子とアームが異なる2個のスイッチング素子とに、互いに反転したパルス幅のゲート信号をデッドタイムをおいて周期的にしかも2個のスイッチング素子については同時に同じパルス幅のゲート信号を印加するので、無効のスイッチング素子を含まない片側のアームでは、その2個のスイッチング素子を通じた回生電流の流れ及び還流電流の流れが正常に行われるが、無効のスイッチング素子を含む反対側のアームでは、1個のスイッチング素子が無効であるため、電流の流れが偏ったものとなり、出力波形は、正負のいずれか一方の極性の電圧がもう一方の極性の電圧よりもはるかに高くなる急峻なパルス状波形となる。
制御回路は、アームが異なる2個のスイッチング素子に同時に印加するゲート信号のパルス幅は一定にしてゲート信号の周波数を可変できるようにすることが好ましい。
4個のスイッチング素子の中間点にトランスを接続すると、高電圧のパルス状出力を得ることができる。
4個のスイッチング素子としては、IGBT(絶縁ゲート型バイポーラトランジスタ)が良い。
本発明によれば、正負のいずれか一方の極性の電圧がもう一方の極性の電圧よりもはるかに高くなる急峻なパルス状波形の出力が得られ、しかもその波形や周期の調整も容易であるので、コロナ放電処理や常圧プラズマ処理や真空プラズマ処理などの高圧処理のための高圧電源に使用した場合、処理効率や電力低減や弱処理などが図れる。
請求項2に係る発明のように、アームが異なる2個のスイッチング素子に同時に印加するゲート信号のパルス幅は一定にしてゲート信号の周波数を可変すると、高くなる一方の極性の電圧波形の急峻性は変えずにその周期を可変できる。
請求項3に係る発明のように、4個のスイッチング素子の中間点にトランスを接続すると、上記のような波形の高電圧のパルス状出力を得ることができる。
請求項4に係る発明のように、4個のスイッチング素子としてIGBTを用いると、上記のような出力動作を安定して行える。
次に、本発明の実施例を図面に基づいて詳細に説明する。
本発明によるインバータ装置は、インバータ回路IVと、AC商用電源のAC電圧を整流・平滑し、直流電圧にしてインバータ回路IVの直流電源とする整流・平滑回路RCと、インバータ回路IVのスイッチング素子をオン・オフ制御する制御回路CNとで構成される。
インバータ回路IVは、図2に示すように、スイッチング素子である第1〜第4の4個のIGBT1〜4(以下、それぞれB1、B2、B3、B4と記す)をフルブリッジ接続、すなわち、これらIGBTの中間点間に第2コンデンサC2とトランスTとを直列接続してH型のフルブリッジ接続とし、その入力側に平滑用の第1コンデンサC1を並列接続したものである。各B1、B2、B3、B4にはダイオードD1〜D2がそれぞれ同じ向きで接続されている。
制御回路CNは、図3に示すように、下アームの第4のB4のベースをゼロボルトに固定(常に「LOW」とする)し、残り3個のうちの上アームの第1のB1のベースと、下アームの第2のB2及び上アームの第3のB3のベースとに、互いに反転したパルス幅のゲート信号をデッドタイムdtをおいて周期的にしかも第2のB2及び第3のB3のベースについては同時に同じパルス幅のゲート信号を印加し、このような印加パターンをモードA、モードB、モードC、モードDのいずれかにより所要周期(ある周波数)で反復する。
ここで、印加パターンの繰り返し周期(周波数)は可変するが、第2のB2及び第3のB3のベースに同時に印加するゲート信号は、周波数を変えてもパルス幅が一定になるように、ワンショット信号によりパルス幅を固定させる。
図3のモードAは、第1のB1のベースに印加するゲート信号のパルス幅が、第2のB2及び第3のB3のベースに同時に印加するゲート信号のパルス幅よりも長い場合、モードBは、モードAに対して繰り返し周期を高くした場合、モードCは、逆に、第2のB2及び第3のB3のベースに同時に印加するゲート信号のパルス幅が、第1のB1のベースに印加するゲート信号のパルス幅よりも長い場合、モードDは、モードCに対して繰り返し周期を高くした場合である。
モードAの場合を例にしてインバータ回路IVの動作を説明すると、第2のB2及び第3のB3のベースにゲート信号が印加されたとき(ゲート信号がHIGHになる)、これら第2のB2及び第3のB3がオンになって、そのパルス幅の間だけ、図2に付記したように、第1のコンデンサC1、第3のB3、トランスT、第2のコンデンサC2、第2のB2、第1のコンデンサC1のループで電流L1が流れる。
このゲート信号がLOWとなって、第2のB2及び第3のB3がオフになり、デッドタイムdtをおいて第1のB1のベースにゲート信号が印加されると(ゲート信号がHIGHになる)、 この第1のB1がオンになるので、その瞬間に第1のB1及び第4のB4に回生電流L2が流れ、その後、第1のB1、第2のコンデンサC2、第3のB3のループで電流L3が還流する。
この還流電流は、第2のB2及び第3のB3が再び同時にオンになる前にゼロになるため、これら第2のB2及び第3のB3がオンになった瞬間から、第1のコンデンサC1、第3のB3、トランスT、第2のコンデンサC2、第2のB2、第1のコンデンサC1のループの電流L1はゼロから流れ始める。そして、このような動作が繰り返される。上アームでは上記のように還流電流L3が流れるが、下アームでは還流電流が流れない。
図4は、第1のB1へのゲート信号を基準に、図5に示すように第1のコンデンサC1側からの電流i0と、第1〜第4のB1〜B4での各電流i1〜i4を実測したタイミングチャートである。
この図から分かるように、第1のコンデンサC1側からの電流i0は、第1のB1へのゲート信号のLOW区間に、矩形をやや崩したような正の電流の直後に負の電流が瞬間的に流れ、第1のB1に流れる電流i1は、第1のB1へのゲート信号の立ち上がり時に負の電流が瞬間的に流れてから、正の電流が半波の正弦波の減衰波形のように流れ、第4のB4に流れる電流i4は、第1のB1へのゲート信号の立ち上がり時に負の電流が瞬間的に流れ、第3のB3に流れる電流i3は、第1のB1へのゲート信号のLOW区間に、矩形をやや崩したような正の電流が流れてから、負の電流が半波の正弦波の減衰波形のように流れ、第2のB2に流れる電流i2は、矩形がやや崩れた正の電流のみが第1のB1へのゲート信号のLOW区間に流れる。
このようなインバータ装置を電源として、図6に示すようにトランスTの二次側電圧を高圧ケーブル5を通じて、コロナ処理のための電極6とアースされた金属ロール7間に印加し、放電電圧波形を実測した。ここで、トランスTの一次側と二次側の巻線比は10/250、金属ロール7は直径100mmとして外周面にシリコンゴム被覆8を施し、電極6と金属ロール7との間の放電ギャップは1.5mmとした。
<第1のB1よりも第2、第3のB2、B3のゲート信号幅が小さい場合(図3のモードA、Bの場合)>
図4において、第1のB1に流れる電流i1の波形が半波の正弦波よりも狭くなるように、第2、第3のB2、B3のゲート信号幅を5μsに調整し、繰り返し周期を800μs、400μs、38μsに可変したときの放電電圧波形を図7、図8、図9にそれぞれ示す。
図7の場合、電力が約30Wで、プラス電圧は急峻な約13KVpであるのに対し、マイナス電圧はその半分以下の約6KVpであった。また、図8の場合、電力が約56Wで、プラス電圧とマイナス電圧の差は(A)の場合とほぼ同じであった。図9の場合、電力が約575Wで、プラス電圧は急峻な約16KVpであるのに対し、マイナス電圧はその3分の1以下の約5KVpであった。
図10は、ゲート信号幅を約8μsにした場合で、この場合も波形は上記と同様で、プラス電圧がマイナス電圧の約3倍であった。
このようにゲート信号幅を変えることにより波形は変化するが、繰り返し周期を可変しても波形はほとんど変わらなかった。
<第1のB1よりも第2、第3のB2、B3のゲート信号幅が大きい場合(図3のモードC、Dの場合)>
図11、図12、図13は、第1のB1のゲート信号幅を5μsに固定し、第2、第3のB2、B3のゲート信号幅を400μs、115μs、40μsに可変したときの放電電圧波形をそれぞれ示す。
図11の場合、電力が約30Wで、プラス電圧は約16KVpであるのに対し、マイナス電圧は半分以下の約7KVpであった。また、図12及び図13の場合も図11の場合と電圧はほぼ同様であった。
第1のB1のゲート信号幅が小さいときはパルス状の単発波形に近くなるが、第1のB1のゲート信号幅よりも第2、第3のB2、B3のゲート信号幅が大きい場合は、正弦波の減衰波形となり、この場合も繰り返し周期を可変することにより電力を調整できた。
なお、トランスTの入力側の極性を上記の場合と逆にすると、上記とは正負が逆転した波形(マイナス電圧の方がプラス電圧の2〜3倍高くなる)が得られる。また、上記では第4のB4を実質的に使用しないように、そのベースをゼロボルトに固定したが、このようにする1個のIGBTは他のものでもよい。
本発明によるインバータ装置の基本的構成を示すブロック図である。 そのインバータ回路の回路図である。 インバータ回路を構成するIGBTのベースへ印加するゲート信号の印加パターン図である。 インバータ回路の各部で流れる電流波形を実測したタイミングチャートである。 その各部の電流実測位置を示す回路図である。 インバータ装置を電源として、コロナ処理のための電極とアースされた金属ロール間に印加して放電電圧波形を実測する実験例の模式図である。 図6において、第2、第3のIGBTのゲート信号幅を5μsに調整し、繰り返し周期を800μsとしたときの、400μs、38μsに可変したときの放電電圧波形図である。 同じく繰り返し周期を400μsにしたときの放電電圧波形図である。 同じく繰り返し周期を38μsにしたときの放電電圧波形図である。 同じくゲート信号幅を約8μsにした場合の放電電圧波形図である。 図6において、第1のIGBTのゲート信号幅を5μsに固定し、第2、第3のB2、B3のゲート信号幅を400μsにしたときの放電電圧波形図である。 同じく115μsにしたときの放電電圧波形図である。 同じく40μsにしたときの放電電圧波形図である。
符号の説明
IV インバータ回路
RC 整流・平滑回路
CN 制御回路
1〜4 第1、第2、第3、第4のIGBT
C1 第1コンデンサ
C2 第2コンデンサ
T トランス
5 高圧ケーブル
6 電極
7 金属ロール
8 シリコンゴム被覆

Claims (4)

  1. 第1〜第4の4個のスイッチング素子をフルブリッジ接続したインバータ回路と、これらスイッチング素子のベースにゲート信号を印加してオン・オフ制御する制御回路とを備えたインバータ装置において、前記制御回路は、前記第1〜第4のスイッチング素子のうちの1個のスイッチング素子のベースをゼロボルトに固定し、残り3個のうちの1個のスイッチング素子とアームが異なる2個のスイッチング素子とに、互いに反転したパルス幅のゲート信号をデッドタイムをおいて周期的にしかも2個のスイッチング素子については同時に同じパルス幅のゲート信号を印加することを特徴とするインバータ装置。
  2. 制御回路は、アームが異なる2個のスイッチング素子に同時に印加するゲート信号のパルス幅は一定にしてゲート信号の周波数を可変できることを特徴とする請求項1に記載のインバータ装置。
  3. 4個のスイッチング素子の中間点にトランスが接続されていることを特徴とする請求項1又は2に記載のインバータ装置。
  4. 4個のスイッチング素子がIGBTであることを特徴とする請求項1、2又は3に記載のインバータ装置。
JP2004343408A 2004-11-29 2004-11-29 インバータ装置 Pending JP2006158058A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004343408A JP2006158058A (ja) 2004-11-29 2004-11-29 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004343408A JP2006158058A (ja) 2004-11-29 2004-11-29 インバータ装置

Publications (1)

Publication Number Publication Date
JP2006158058A true JP2006158058A (ja) 2006-06-15

Family

ID=36635670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004343408A Pending JP2006158058A (ja) 2004-11-29 2004-11-29 インバータ装置

Country Status (1)

Country Link
JP (1) JP2006158058A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790545A (zh) * 2012-08-01 2012-11-21 西安思坦仪器股份有限公司 一种实现测井仪器双极性供电的方法及其供电系统
JP7439302B2 (ja) 2020-05-12 2024-02-27 イーグル ハーバー テクノロジーズ,インク. 高周波rf発生器及びdcパルシング

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790545A (zh) * 2012-08-01 2012-11-21 西安思坦仪器股份有限公司 一种实现测井仪器双极性供电的方法及其供电系统
JP7439302B2 (ja) 2020-05-12 2024-02-27 イーグル ハーバー テクノロジーズ,インク. 高周波rf発生器及びdcパルシング

Similar Documents

Publication Publication Date Title
JPH0824425B2 (ja) オゾン発生器用電源回路
US20190184483A1 (en) Shielded metal arc welding system and welding power supply for shielded metal arc welding
ITMI940522A1 (it) Dispositivo per la regolazione dell'energia trasferita a un carico elettrico
WO2011065370A1 (ja) パルス電圧を利用する高電圧印加装置および当該高電圧印加方法
JP6481814B2 (ja) インバータ装置
KR101876917B1 (ko) 고전압 생성 회로
JP2006158058A (ja) インバータ装置
US20150217391A1 (en) Electric discharge machining apparatus
JP5834596B2 (ja) 高電圧インバータ装置
US9648716B2 (en) Direct three phase parallel resonant inverter for reactive gas generator applications
JP4093372B2 (ja) インバータ装置
JPH07115766A (ja) スイッチング電源の整流回路
JP2004055362A (ja) プラズマ発生方法及びプラズマ発生装置
JPH1174057A (ja) 無声放電用電源装置
JP6331480B2 (ja) インバータ装置及びプラズマ発生装置
JPS622858A (ja) 高圧制御回路
JP2010097805A (ja) イオン発生器
JPH05266984A (ja) 放電ランプ点灯装置
Kang et al. Short Time-scale Analysis of Dead-time Effect in Dual Active Half-Bridge Converter
JP2009059591A (ja) 除電装置
SE8803627D0 (sv) Anordning foer alstring och stabilisering av en smaeltljusbaage
JP6428179B2 (ja) インバータ装置
TW202211730A (zh) 可調頻離子機控制裝置
JPH03115929A (ja) 液面検出装置
KR100380862B1 (ko) 공진형 인버터의 스위칭 장치 및 그 스위칭 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070703