JP2006155378A - 論理システムの検証装置および検証方法 - Google Patents
論理システムの検証装置および検証方法 Download PDFInfo
- Publication number
- JP2006155378A JP2006155378A JP2004347233A JP2004347233A JP2006155378A JP 2006155378 A JP2006155378 A JP 2006155378A JP 2004347233 A JP2004347233 A JP 2004347233A JP 2004347233 A JP2004347233 A JP 2004347233A JP 2006155378 A JP2006155378 A JP 2006155378A
- Authority
- JP
- Japan
- Prior art keywords
- internal
- dynamic simulation
- execution
- information
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】 ハードウエア記述言語で記述された論理システムの検証装置は、論理システムについて動的シミュレーションを実行しながら、その実行状態に関する情報を記録する。一方で、検証装置は、論理システムを変換して内部表現に関する情報を生成しておく。動的シミュレーションでエラーが発生した場合に、検証装置は、実行状態に関する情報と、内部表現に関する情報とに基づいて、論理システムに含まれるエラーの原因個所を探索して提示する。
【選択図】 図1
Description
s1(t+1) = g0(I(t), O(t), S(t))
:
sn−1(t+1) = gn−1(I(t), O(t), S(t))
ここで、{g0, g1, …, gn−1} は内部表現(DUT)104から求めた論理関数を示している。この{g0, g1, …, gn−1}をベクトル表記で G と記述すると、DUT101の内部状態を表す関数は、
S(t + 1) = G(I(t), O(t), S(t))
と表せる。この式を変形し、
S(t) = F(I(t), O(t), S(t + 1))
とする。この式の関数 F を内部状態関数231と呼ぶことにする。
Se(n) = F(I(n), Se(n), Se(n + 1))
さらに、内部状態推定器203は、求められた Sa(n) とSe(n)を用い、入力値 I(n−1)、実行値 A(n−1)、期待値 E(n−1)から、時刻 n − 1における内部状態 Sa(n − 1) と Se(n − 1) を求める。
Se(n − 1) = F(I(n − 1), Se(n − 1), Se(n))
ステップS306において、内部状態比較器204は、Sa(n−1) とSe(n−1) とを比較する。内部状態比較器204は、Sa(n−1) とSe(n−1) の要素ごとに比較をおこない、全ての要素で値が一致したならば、Sa(n−1) とSe(n−1) は一致していると判定し、S310に移行する。一要素でも不一致ならば、ステップS307に移行する。このとき、該当する要素値が、両方とも不定(’X’)ならば、その要素は一致していると見なす。
Se(n − 1) = F(I(n − 1), Se(n − 1), Se(n))
ステップS31において、探索器205は、Sa(n − 1) から Sa(n) の遷移で変化した要素を抽出する。探索器205は、抽出された要素が内部表現におけるBDDの中で、どの節に対応するかを求め、その結果を利用してDUT101で対応する論理記述を選択する。内部状態の各要素はBDDの各節に対応しているので、対応する論理記述をDUT101から選択するのは容易である。探索器205は、選択された論理記述を行番号と共にエラー原因に関する情報107として出力する。
以上、様々な実施形態を詳述したが、本発明は、複数の機器から構成されるシステムに適用してもよいし、また、一つの機器からなる装置に適用してもよい。たとえば、動的シミュレーションを第1の情報処理装置で実行し、DUTを内部表現に変換する処理を第2の情報処理装置で実行し、エラーの探索処理を第3の情報処理装置で実行することもできる。
102…内部表現変換器
103…動的シミュレータ
104…内部表現(DUT)
105…動的シミュレーションログ
106…エラー原因探索器
107エラー原因に関する情報
Claims (9)
- ハードウエア記述言語で記述された論理システムの検証装置であって、
前記ハードウエア記述言語で記述された論理システムを変換して内部表現に関する情報を生成する生成手段と、
前記ハードウエア記述言語で記述された論理システムについて動的シミュレーションを実行する実行手段と、
前記動的シミュレーションによる実行状態に関する情報を記録する記録手段と、
前記動的シミュレーションでエラーが発生した場合に、前記動的シミュレーションの実行状態に関する情報と、前記内部表現に関する情報とに基づいて、前記論理システムに含まれるエラーの原因個所を探索する探索手段と
を含む論理システムの検証装置。 - 前記探索手段は、
前記動的シミュレーションの実行状態に関する情報と、前記内部表現に関する情報とに基づいて前記論理システムにおける実行値による内部状態と期待値による内部状態とをそれぞれ推定する内部状態推定手段と、
推定された前記実行値による内部状態と前記期待値による内部状態とを比較する内部状態比較手段と、
前記内部状態比較手段による比較結果が不一致であれば、不一致の原因個所を前記内部表現に関する情報から検出する検出手段と
を含む、請求項1に記載の論理システムの検証装置。 - 前記実行状態に関する情報には、前記動的シミュレーションの実行時刻、実行値、および期待値が含まれる、請求項1または請求項2に記載の論理システムの検証装置。
- 前記内部表現は、2分決定グラフによる表現である、請求項1ないし3のいずれかに記載の論理システムの検証装置。
- 前記実行手段は、
前記動的シミュレーションの実行中に実行値と期待値とが一致するかを判定する判定手段と、
前記実行値と前記期待値とが不一致と判定された場合に、前記動的シミュレーションを停止させる停止手段と
を含む、請求項1ないし4のいずれかに記載の論理システムの検証装置。 - 前記内部状態推定手段は、
前記内部表現に関する情報から前記論理システムの内部状態を推定する過程において、状態値を特定できない内部状態の要素が存在した場合に、該状態値を不定と設定する設定手段を含む、請求項2に記載の論理システムの検証装置。 - 前記内部状態比較手段は、前記内部状態を比較する過程において、比較対照となる要素の状態値が共に不定であるならば、両者は一致するものとみなす、請求項6に記載の論理システムの検証装置。
- ハードウエア記述言語で記述された論理システムの検証方法であって、
前記ハードウエア記述言語で記述された論理システムを変換して内部表現に関する情報を生成するステップと、
前記ハードウエア記述言語で記述された論理システムについて動的シミュレーションを実行しながら、前記動的シミュレーションによる実行状態に関する情報を記録するステップと、
前記動的シミュレーションでエラーが発生した場合に、前記動的シミュレーションの実行状態に関する情報と、前記内部表現に関する情報とに基づいて、前記論理システムに含まれるエラーの原因個所を探索するステップと
を含む論理システムの検証方法。 - 制御装置と記憶装置とを含むコンピュータに対し、
前記ハードウエア記述言語で記述された論理システムを変換して内部表現に関する情報を前記制御装置により生成して前記記憶装置に記憶するステップと、
前記ハードウエア記述言語で記述された論理システムについて動的シミュレーションを前記制御装置により実行しながら、前記動的シミュレーションによる実行状態に関する情報を前記記憶装置に記憶するステップと、
前記動的シミュレーションでエラーが発生した場合に、前記動的シミュレーションの実行状態に関する情報と、前記内部表現に関する情報とを前記記憶装置から読み出し、前記論理システムに含まれるエラーの原因個所を前記制御装置により探索するステップと
を実行させるためのコンピュータプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004347233A JP4434931B2 (ja) | 2004-11-30 | 2004-11-30 | 論理システムの検証装置および検証方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004347233A JP4434931B2 (ja) | 2004-11-30 | 2004-11-30 | 論理システムの検証装置および検証方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006155378A true JP2006155378A (ja) | 2006-06-15 |
JP2006155378A5 JP2006155378A5 (ja) | 2008-01-17 |
JP4434931B2 JP4434931B2 (ja) | 2010-03-17 |
Family
ID=36633581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004347233A Expired - Fee Related JP4434931B2 (ja) | 2004-11-30 | 2004-11-30 | 論理システムの検証装置および検証方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4434931B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008197962A (ja) * | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 論理システムの障害検証方法、障害検証装置、および障害検証プログラム |
-
2004
- 2004-11-30 JP JP2004347233A patent/JP4434931B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008197962A (ja) * | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 論理システムの障害検証方法、障害検証装置、および障害検証プログラム |
JP4631858B2 (ja) * | 2007-02-14 | 2011-02-16 | 富士通株式会社 | 論理システムの障害検証方法、障害検証装置、および障害検証プログラム |
Also Published As
Publication number | Publication date |
---|---|
JP4434931B2 (ja) | 2010-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8230370B2 (en) | Circuit design assisting apparatus, computer-readable medium storing circuit design assisting program, and circuit design assisting method | |
US20060010429A1 (en) | Method, system and program for model based software development with test case generation and evaluation | |
US7676777B2 (en) | Method and apparatus for supporting verification, and computer product | |
US8584095B2 (en) | Test support system, method and computer program product, which optimize test scenarios to minimize total test time | |
JP2006350686A (ja) | 命令セット・シミュレータ生成装置及びシミュレータ生成方法 | |
US8578311B1 (en) | Method and system for optimal diameter bounding of designs with complex feed-forward components | |
JP6925433B2 (ja) | データ検証装置、データ検証方法及びデータ検証プログラム | |
US8015523B2 (en) | Method and system for sequential netlist reduction through trace-containment | |
JP4434931B2 (ja) | 論理システムの検証装置および検証方法 | |
US6532573B1 (en) | LSI verification method, LSI verification apparatus, and recording medium | |
US8122403B2 (en) | Trace containment detection of combinational designs via constraint-based uncorrelated equivalence checking | |
JP5321286B2 (ja) | プログラムモデル検査方法、プログラムモデル検査プログラム | |
JP2007122207A (ja) | プログラム分析プログラム、プログラム分析装置、プログラム分析方法 | |
WO2021205589A1 (ja) | テストスクリプト生成装置、テストスクリプト生成方法及びプログラム | |
JP7367410B2 (ja) | 生成プログラム、生成方法、および情報処理装置 | |
JP6878707B2 (ja) | 試験装置、試験方法および試験プログラム | |
JP2011048785A (ja) | 多重イベント定義装置、多重イベント検証装置、多重イベント定義方法および多重イベント定義プログラム | |
JP3833626B2 (ja) | テストケース生成装置及びテストケース生成方法 | |
TWI782408B (zh) | 邏輯模擬驗證系統、邏輯模擬驗證方法、及程式產品 | |
JP2006221473A (ja) | 論理検証装置、論理検証方法および論理検証プログラム | |
JP5875607B2 (ja) | 性能モデル検査装置、方法およびプログラム | |
JP2009020610A (ja) | 解析装置及び解析方法及びプログラム | |
JP2007241566A (ja) | 検証方法及び検証装置 | |
JPH11149489A (ja) | シミュレーション装置 | |
JP2006163598A (ja) | 検証方法及び検証装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071121 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071121 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091218 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4434931 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |