JP2006153470A

JP2006153470A - 静電容量検出装置

Info

Publication number: JP2006153470A
Application number: JP2004340111A
Authority: JP
Inventors: Hirotomo Ebihara; 弘知海老原
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2004-11-25
Filing date: 2004-11-25
Publication date: 2006-06-15

Abstract

【課題】従来の構成に比して静電耐圧を一層向上させることが可能な静電容量検出装置を提供する。
【解決手段】本発明の静電容量検出装置１０は、対象物（指）Ｆとの距離に応じて変化する静電容量を検出する静電容量検出装置であって、容量検出電極１１と、能動素子１２と、前記容量検出電極１１と前記能動素子１２とを電気的に接続する配線１７とを備え、前記容量検出電極１１が前記配線１７よりも高抵抗材料にて構成されてなることを特徴とする。
【選択図】図３

Description

本発明は、指紋センサ等に適用可能な静電容量検出装置に関する。

従来から、指紋などの対象物の表面形状を読み取る静電容量検出装置は、静電気により破壊され易いとの課題を有している。これに対して、特許文献１には、容量を検出するための容量検出電極に保護ダイオードを接続し、この保護ダイオードによって過剰な電荷を逃すことで、静電耐圧を向上させた半導体装置が開示されている。一方、特許文献２に開示されているように、薄膜半導体装置にて静電容量検出装置を作成する場合には、容量検出電極により読み取った信号を、薄膜半導体装置からなる信号増幅素子によって増幅することが好ましい。
特開２００１−１３３２１３号公報特開２００３−２５４７０６号公報

しかしながら、特許文献１のような保護ダイオードを含んだ構成であっても、容量検出電極とスイッチング素子などの能動素子との間の抵抗が小さいために、能動素子が破壊されてしまう惧れがある。また、特許文献２のように薄膜半導体装置からなる信号増幅素子を設けた場合、そのゲート電極は容量検出電極と直接接続されることとなる。この場合、スイッチング素子のドレイン電極と容量検出電極が接続されてなる特許文献１の構成よりも静電耐圧が低下するため、単純に容量検出電極に保護ダイオードを追加するだけでは静電対策が不十分であるとの問題がある。

本発明は、上述した事情に鑑みてなされたもので、従来の構成に比して静電耐圧を一層向上させることが可能な静電容量検出装置を提供することを目的としている。

上記課題を解決するために、本発明の静電容量検出装置は、対象物との距離に応じて変化する静電容量を検出する静電容量検出装置であって、容量検出電極と、能動素子と、前記容量検出電極と前記能動素子とを電気的に接続する配線とを備え、前記容量検出電極が前記配線よりも高抵抗材料にて構成されてなることを特徴とする。このような静電容量検出装置によると、容量検出電極が、該容量検出電極と能動素子とを接続する配線よりも高抵抗材料にて構成されてなるため、容量検出電極に対して静電気の放電があった場合にも、容量検出電極から能動素子に電流が流れる場合の時定数を増大させ、能動素子が破壊されることを防止ないし抑制することが可能となる。

また、上記課題を解決するために、本発明の静電容量検出装置は、その異なる態様として、対象物との距離に応じて変化する静電容量を検出する静電容量検出装置であって、容量検出電極と、能動素子と、前記容量検出電極と前記能動素子との間に配設された抵抗体とを有してなることを特徴とする。このような静電容量検出装置によると、容量検出電極と能動素子との間に抵抗体が配設されてなるため、容量検出電極に対して静電気の放電があった場合にも、容量検出電極から能動素子に電流が流れる場合の時定数を増大させ、能動素子が破壊されることを防止ないし抑制することが可能となる。

本発明の静電容量検出装置において、前記能動素子は、前記容量検出電極が検出した信号を増幅するための信号増幅素子を含み、該信号増幅素子は、ソース電極とドレイン電極とゲート電極とを有する信号増幅用薄膜半導体装置からなり、該信号増幅素子のゲート電極が前記容量検出電極と接続されてなるものとすることができる。このようにゲート電極と容量検出電極とが直接接続される場合にも、本発明の構成によれば、十分な静電耐圧を確保することができるようになる。

以下、本発明の静電容量検出装置を適用した指紋センサを具備するＩＣカードの実施形態について図面を参照して説明する。
図１は、ＩＣカードＫを示す分解斜視図である。ＩＣカードＫは、２枚のプラスチック等の基材６１，６２が貼り合わされて形成された基板６０と、２枚の基材６１，６２の間に挟持されたＩＣチップ（集積回路）４０及び指紋センサ（静電容量検出装置）１０とを備えている。また、カード端末等の外部装置（不図示）との情報交換を行うインターフェイスとして、外部装置と直接接触する接触用ＩＣ端子５１と、外部装置と一定周波数の電波を受信・送信する非接触型ＩＣ用アンテナ５２とを備えている。さらに、基材６１の上面６０ａには、指紋センサ１０の検出面１０ａを基板上面に露出させるために開口部６３が形成されている。

接触用ＩＣ端子５１は、ＩＣチップ４０の上面に接触しつつ、基板６０の上面６０ａに露出するように形成されている。一方、非接触型ＩＣ用アンテナ５２は、２枚の基材６１，６２の間にコイル状に形成されている。なお、本実施形態では、接触用ＩＣ端子と非接触型ＩＣ用アンテナとを備えるコンビカード（デュアルインターフェイス）について説明するが、接触用ＩＣ端子のみを備える場合（ＩＳＯ７８１６参照）や、非接触型ＩＣ用アンテナのみを備える場合（ＩＳＯ１４４４３等参照）、或いは、接触用ＩＣチップと非接触用ＩＣチップを備えるハイブリッドカードであってもよい。

図２は、ＩＣチップ４０の概略構成を示す説明図である。
ＩＣチップ４０は、指紋センサ１０に取り込まれた指紋パターンの特徴抽出を行うデータ処理部４１と、特定の指紋パターンについて特徴量等の各種情報を記憶するメモリ４２と、データ処理部４１により抽出された特徴量とメモリ４２に記憶された特徴量とを比較する比較部４３と、ＩＣカードＫの動作を制御する制御部４４とを備えている。そして、比較部４３には、接触用ＩＣ端子５１及び非接触型ＩＣ用アンテナ５２が接続されている。

次に、指紋センサ１０について図３及び図４を参照しつつ説明する。
図３は指紋センサ１０の概略構成を示す断面模式図、図４は指紋センサ１０の回路構成を示す模式図である。指紋センサ１０は、静電容量型の指紋センサであって、凹凸を有する指Ｆの表面と、当該指紋センサ１０の検出面１０ａとの間の距離に応じて変化する静電容量を測定し、指紋パターンを検出するセンサである。このような静電容量型の指紋センサ１０は、光源が不要であるために薄型化することが容易であり、且つ表面保護層（パッシベーション膜）を適切に選択することによって、耐傷性を向上させることができるという特徴がある。

指紋センサ１０は、ガラス等からなる絶縁層の基板１５を有しており、この基板１５上には、所定の間隔を隔てて互いに平行に形成された不図示の複数の行線と、この行線に対して直交するように所定の間隔を隔てて互いに平行に形成された複数の出力線１６（図４）とが設けられている。複数の行線と複数の出力線１６との交点のそれぞれに対応する位置には、薄膜トランジスタ（薄膜半導体装置）等によって構成されるスイッチング素子（検出回路）１２が設けられている。

スイッチング素子１２はゲート電極１９を有してなり、該ゲート電極１９には配線１７を介して容量検出電極１１が接続されている。なお、スイッチング素子１２と容量検出電極１１は一対一の関係でマトリクス状（Ｍ行Ｎ列）に配設されており、これらの間にはＳｉＯ₂等の絶縁膜からなる層間絶縁層１８が形成されている。

上記の行線（図示略）、出力線１６およびスイッチング素子１２によって、アクティブマトリクスアレイ１３（図４）が構成されており、各検出電極１１は、アクティブマトリクスアレイ１３の全面を覆うように形成されたＳｉＯ₂等の誘電体膜（パッシベーション膜）１４にて覆われている。そして、誘電体膜１４に対して、ＩＣカードＫの利用者の指Ｆが接触可能となっている。

このような構成を有する指紋センサ１０においては、指Ｆが検出面１０ａに接触すると、指Ｆとマトリクス状に配置された各検出電極１１との間に、２次元的に分布する静電容量が発生する（図４のＣ１，Ｃ２，Ｃ３等）。各検出電極１１は、２次元的に分布した各静電容量の値をアクティブマトリクスアレイ１３によって電気的に読み出すことにより、指Ｆの表面に形成された微細な凹凸形状のパターン（指紋パターン）を検出することができるものとされている。

ここで、本実施形態において、各検出電極１１はＩＴＯ（インジウム錫酸化物）から形成されてなる一方、検出電極１１とスイッチング素子１２とを接続する配線１７はアルミニウムから形成されている。つまり、検出電極１１は配線１７よりも高抵抗な材料にて形成されている。

ところで、指Ｆの表面形状を読み取るためには、上述の通り、指Ｆが誘電体膜１４に接する、若しくは誘電体膜１４に接近する必要があるが、その際に生じ得る静電気によりスイッチング素子１２が破壊される惧れがある。そこで、上述のように検出電極１１を配線１７よりも高抵抗な材料にて構成すれば、検出電極１１に電荷が注入され難くなり、ひいては静電気が落ち難いものとなる。また、検出電極１１が相対的に高抵抗な材料より構成されていれば、検出電極１１からスイッチング素子１２に流れる電流の時定数が大きくなり、スイッチング素子１２にかかる電圧の最大値を小さくすることができるようになる。
配線層１７を高抵抗材料にて構成する場合にも同様の効果を得ることは可能である。しかしながら、配線１７は出力線１６または行線と同一の薄膜層にて形成されている事が好ましい。そうする事により、余計な配線層を減らすことが出来るので、指紋センサ作成に必要なコスト及び時間を減少させ、かつ寄生容量や寄生抵抗を減少させることができる。この場合、配線１７を高抵抗とすると同一の薄膜層にて形成された出力線または行線も高抵抗と成ってしまい、検出精度や動作速度を低下させてしまう。そこで本願発明の静電容量検出装置では、配線１７を形成する配線層は低抵抗であるアルミニウムで構成し、検出電極１１を抵抗値の高いＩＴＯなどにより形成する。

なお、本実施形態では、検出電極１１とは異なる接地された電極、すなわち人体に帯電した静電気を放電させる除電電極２０を指紋センサ１０の誘電体膜１４上に設けている。このような除電電極２０を形成することで、人体に帯電した静電気を放電した後に、指Ｆとの間の静電容量Ｃｆを測定することが可能となり、上記のように検出電極１１に高抵抗材料を用いる構成との併用により、人体に帯電した静電気による放電破壊を一層回避することが可能となる。

次に、ＩＣカードＫを用いた指紋照合動作の態様について説明する。
まず、ＩＣカードＫの使用者は、指紋センサ１０の検出面１０ａに指Ｆを接触させる。検出面１０ａに指Ｆが触れると、指Ｆとマトリクス状に配置された各検出電極１１との間に、２次元的に分布する静電容量が発生する。そして、この静電容量の値をアクティブマトリクスアレイ１３によって電気的に読み出すことにより、指Ｆの指紋パターンが検出される。検出された指紋パターンは、ＩＣチップ４０のデータ処理部４１に転送され特徴量が抽出される。この特徴量は、例えば指紋線の傾き量、分岐の位置、分岐の数等である。更に、求められた特徴量は、比較部４３に転送され、メモリ４２に格納されている特定の特徴量と比較される。

そして、仮に２つの特徴量が一致した場合には、一致信号が照合結果として、接触用ＩＣ端子５１及び非接触型ＩＣ用アンテナ５２を介して外部装置に出力される。すなわち、この場合、一致信号を調べることにより、検出された指紋パターンがメモリ４２に格納されている特定の特徴量と同一の特徴量を持つことが確認できる。このようにメモリ４２に特定の個人の指紋の特徴量を予め格納しておくことにより、ＩＣカードＫの使用者を特定することができる。

続いて、指紋センサ（静電容量検出装置）の変形例について説明する。
図５は第１の変形例に係る指紋センサ１００の概略構成を示す模式図であって、指紋センサ１０の図３に相当する図面である。なお、図５の指紋センサ１００において、図３の指紋センサ１０と同一の構成要素又は構成部材については、図３と同一の符号を付し、説明を省略する場合がある。

図５に示した指紋センサ１００は、検出電極１１とスイッチング素子１２との間を接続する配線１７の途上に、抵抗体としての半導体層２１が形成されている。このような半導体層２１を介在させることにより、検出電極１１に対して静電気の放電があった場合にも、検出電極１１からスイッチング素子１２に電流が流れる場合の時定数を増大させ、スイッチング素子１２が破壊されることを防止ないし抑制することが可能となる。なお、指紋センサ１００においても、検出電極１１を配線１７よりも高抵抗な材料にて構成し、さらに除電電極２０を設ける構成とすれば、静電耐圧を一層高めることが可能となる。

図６は、半導体層等で構成される抵抗体２１を介在させた指紋センサ１００の回路構成について、その要部を示す図である。つまり、指紋センサ１００では、容量検出電極１１からの検出信号がゲート電極（Ｇ）に入力されると、行線２２からの信号がスイッチング素子１２のソース電極（Ｓ）からドレイン電極（Ｄ）に流れて、その結果、該信号は出力線１６に導出される。以上の様な構成とすることで、容量検出電極１１に静電気が落ちた場合にスイッチング素子１２に印加される電圧の最大値を下げることが出来る。

なお、図７に示すように、行線２２をゲート電極（Ｇ）に接続する一方、容量検出電極１１をソース電極（Ｓ）に接続する構成とすることもできる。この場合、行線２２からの走査信号に基づいて、容量検出電極１１にて検出された検出信号が抵抗体２１を介してソース電極（Ｓ）からドレイン電極（Ｄ）に流れて、その結果、該信号は出力線１６に導出されることとなる。この場合も、容量検出電極１１に静電気が落ちた場合にも、スイッチング素子１２に印加される電圧の最大値を下げることが出来る。

また、図８及び図９に示すように、容量検出電極１１から余分な電荷を逃がすために、保護ダイオード２３，２４やトランジスタ２５，２６から成る静電保護回路を設けるものとしても良い。なお、静電保護回路を接続する場合は、容量検出電極１１からスイッチング素子１２へ電流が流れる場合の抵抗は、容量検出電極１１から静電保護回路へ電流が流れる場合の抵抗よりも大きいことが好ましい。このような構成の導入により、静電気により容量検出電極１１に電荷が注入された場合でも、スイッチング素子１２が破壊されることなく、電荷を散逸し得ることが可能となる。

次に、上記のような静電保護回路を含む構成における、指紋センサ（静電容量検出装置）の好適な構成について図１０〜図１３を参照しつつ説明する。
この場合の指紋センサ（静電容量検出装置）は、図１０に示すように、マトリクス状（Ｍ行Ｎ列）に配置された静電容量検出素子３５を備え、各静電容量検出素子３５は、少なくとも指（対象物）との間でコンデンサを形成する容量検出素子３６と、容量検出素子が形成したコンデンサの容量値に応じてノードＧ（ゲート電極）に誘起される電圧を増幅するための信号増幅素子２８とを有している。容量検出素子は、容量検出電極１１及び誘電体膜１４から成り、前述の如く容量検出電極１と指（対象物）の間でコンデンサを形成する。

更に、各静電容量検出素子３５は、特定の行に配置された静電容量検出素子から出力線に信号を取り出すための行選択素子２７と、容量検出素子が指（対象物）との間に形成したコンデンサとの容量比に応じて電位Ｖ_GをノードＧに誘起する基準コンデンサと、信号を読み出す前にノードＧに所定の電位を印加するリセット素子３４とを備えていることが好ましい。リセット素子３４を備えた構成では、読み出し前にノードＧの電位が必ず所定の値となるので、測定のばらつきを抑え、検出精度を向上することができる。このリセット素子３４は、図８に示した保護ダイオード２３，２４や、図９に示したトランジスタ２５，２６を用いて置き換えることが可能である。その置き換えた構成例について、図１１及び図１２に示す。

図１１に示した保護ダイオード３１は閾値が略０Ｖであり、図１２に示した保護回路３３のトランジスタは閾値がＶ_dd／２以上である。こうした構成において、各行線２２_i，２２_i-1…に図１３に示す波形を印加する。図１１及び図１２に示した例では、行選択素子２７がＮ型トランジスタにて構成されているので、行線２２_iに高電位（Ｖ_dd）が印加されている期間には、その行（ｉ行）に配置された静電容量検出素子３５の行選択素子２７がＯＮされ、静電容量検出素子３５は選択状態となる。逆に、低電位（Ｖ_ss：接地電位）が印加された場合には、行選択素子２７はＯＦＦとなり、ｉ行に配置された静電容量検出素子３５は非選択状態となる。

図１１の構成では、行線２２_iに接地電位Ｖ_ssが印加されている期間には、ノードＧの電位Ｖ_GはＶ_ssとなり、リセット素子と同様の効果を得ることができる。行線２２_iに高電位Ｖ_ddが印加されている期間には、ノードＧの電位Ｖ_Gは対象物の表面形状に応じてＶ_ss〜Ｖ_ddの間で変化する。このノードＧの電位Ｖ_Gを信号増幅素子により増幅し、表面形状を読み取る。こうした構成とすることで、ある静電容量検出素子から表面形状に応じた情報を読み取る直前に、ノードＧの電位をＶ_ssとすることができ、検出精度を向上することができる。

また、図１２の構成では、それぞれＶ_thn及びＶ_thpの閾値を持ったトランジスタを静電保護回路として用いている。このような構成にて、図１３の波形を行線２２_i，２２_i-1…に印加する。前段の行線２２_i-1が選択されると、静電保護回路３３のＮ型トランジスタの閾値電圧をＶ_thnとすると、ノードＧの電位Ｖ_Gは、Ｖ_G＝Ｖ_dd−Ｖ_thnとなる。

ここで、静電保護回路３３のＰ型トランジスタの閾値電圧をＶ_thpとすると、Ｖ_thp＞Ｖ_G＝Ｖ_dd−Ｖ_thnであるので、行線２２_i-1から行線２２_iへ直接電流が流れることはない。その後、行線２２_iが選択されると、ノードＧの電位Ｖ_Gは、Ｖ_ss＋（Ｖ_dd−Ｖ_thn）〜Ｖ_dd＋Ｖ_thpの範囲で変化する。このノードＧの変化を信号増幅素子により増幅し、表面形状を読み取る。この場合、指紋の凹凸により信号増幅素子の出力信号を大きく変化させ、検出感度を向上するとの観点から、Ｖ_G＝Ｖ_dd−Ｖ_thnは信号増幅素子の閾値よりも僅かに低いことが好ましい。こうした構成では、ある静電容量検出素子から表面形状に応じた情報を読み取る直前に、ノードＧの電位を信号増幅素子の閾値電圧よりも僅かに低い所定の値にすることができ、検出精度を向上することができる。

以上のように、本実施の形態では、容量検出電極１１を配線１７よりも高抵抗な材料にて構成する、若しくは容量検出電極１１とスイッチング素子１２との間に抵抗体を挿むことで、静電気により容量検出電極１１に多量の電荷が流れ込んだ場合でも、最も静電破壊され易いスイッチング素子１２の電圧変化を緩やかにすることができ、ひいては静電耐圧を向上することができるようになる。

なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変更し得ることは勿論である。例えば、本発明の静電容量検出装置は、上記指紋センサ以外にも、対象物との間の静電容量を検出するにより各種情報を識別する装置、具体的にはタッチセンサ等にも適用することが可能である。

ＩＣカードを示す分解斜視図。ＩＣチップの概略構成を示す説明図。ＩＣカードに備えられた指紋センサの断面構成を示す模式図。図３の指紋センサの回路構成を示す図。指紋センサの一変形例を示す断面模式図。図５の指紋センサの要部について回路構成を示す図。図６の回路構成の一変形例を示す図。図６の回路構成の一変形例を示す図。図６の回路構成の一変形例を示す図。図６の回路構成の一変形例を示す図。図６の回路構成の一変形例を示す図。図６の回路構成の一変形例を示す図。入力する信号波形の一例を示す図。

符号の説明

１０…指紋センサ（静電容量検出装置）、１１…検出電極（容量検出電極）、１２…スイッチング素子（能動素子）、１７…配線、Ｋ…ＩＣカード、Ｇ…グランド（基準電位）

Claims

対象物との距離に応じて変化する静電容量を検出する静電容量検出装置であって、容量検出電極と、能動素子と、前記容量検出電極と前記能動素子とを電気的に接続する配線とを備え、前記容量検出電極が前記配線よりも高抵抗材料にて構成されてなることを特徴とする静電容量検出装置。
対象物との距離に応じて変化する静電容量を検出する静電容量検出装置であって、容量検出電極と、能動素子と、前記容量検出電極と前記能動素子との間に配設された抵抗体とを有してなることを特徴とする静電容量検出装置。
請求項２に記載の静電容量検出装置であって、静電保護回路をさらに備えることを特徴とする静電容量検出装置。
前記能動素子は、前記容量検出電極が検出した信号を増幅するための信号増幅素子を含み、該信号増幅素子は、ソース電極とドレイン電極とゲート電極とを有する信号増幅用薄膜半導体装置からなり、該信号増幅素子のゲート電極が前記容量検出電極と接続されていることを特徴とする請求項１ないし３のいずれか１項に記載の静電容量検出装置。