JP2006148339A - 撮像デバイス回路及び固体撮像装置 - Google Patents
撮像デバイス回路及び固体撮像装置 Download PDFInfo
- Publication number
- JP2006148339A JP2006148339A JP2004333353A JP2004333353A JP2006148339A JP 2006148339 A JP2006148339 A JP 2006148339A JP 2004333353 A JP2004333353 A JP 2004333353A JP 2004333353 A JP2004333353 A JP 2004333353A JP 2006148339 A JP2006148339 A JP 2006148339A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- signal
- receiving element
- sense node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】光受光素子の電荷蓄積効果による残像を低減すること。
【解決手段】画像セルCaは、フォト・ダイオードPDのカソードに接続されサブ・スレッショルド領域で動作する第1トランジスタT1によりセンスノードN1の電位を対数変換する。そのセンスノードN1の電位を第3トランジスタT3により画像セルCa内で増幅する。そして、センスノードN1には第1トランジスタT1と高電位電源Vdd1との間に逆導電チャネル型の第2トランジスタT2(Pチャネル型MOSトランジスタ)を接続し、その第2トランジスタT2をリセット信号Φr1によりオン・オフ制御するようにした。その結果、センスノードN1の電位を高電位電源Vdd1レベルに上昇させ、センスノードN1をリセットする。
【選択図】 図1
【解決手段】画像セルCaは、フォト・ダイオードPDのカソードに接続されサブ・スレッショルド領域で動作する第1トランジスタT1によりセンスノードN1の電位を対数変換する。そのセンスノードN1の電位を第3トランジスタT3により画像セルCa内で増幅する。そして、センスノードN1には第1トランジスタT1と高電位電源Vdd1との間に逆導電チャネル型の第2トランジスタT2(Pチャネル型MOSトランジスタ)を接続し、その第2トランジスタT2をリセット信号Φr1によりオン・オフ制御するようにした。その結果、センスノードN1の電位を高電位電源Vdd1レベルに上昇させ、センスノードN1をリセットする。
【選択図】 図1
Description
本発明は、撮像デバイス回路及び固体撮像装置に関するものである。
従来、種々の画像データを取得するために、MOS型の撮像デバイスが用いられている。この種の撮像デバイスは、フォト・ダイオードのpn接合容量に蓄積した電荷をMOS型のトランジスタ(例えば、電界効果型トランジスタ(FET))を介して読み出すようになっている。
一般に、MOS型等の撮像デバイスは、撮影に用いられるネガ・フィルムに比べてラティテュード、即ちダイナミック・レンジが狭いと言われている。ラティテュードが狭いことは、画像の暗い部分が黒い画素データとして記録され、画像の明るい部分が白い画素データとして記録される。
このダイナミック・レンジを拡大する技術として、対数変換型の撮像デバイスがある(例えば、特許文献1,非特許文献1参照)。例えば、特許文献1に開示された画像セルは、光受光素子を第1のMOSトランジスタの一方の端子と第2のMOSトランジスタのゲート端子との間に接続され、第1のMOSトランジスタの他方の端子は電圧供給源の一方の電極に接続されている。そして、サブ・スレッショルド領域にて動作する第1のMOSトランジスタにより画像セル中で対数変換を行い、その変換結果を出力する。
米国特許5608204号明細書
映像メディア学会誌、Vol.54、No.2、pp.224−、2000年
ところが、上記の特許文献1と非特許文献1に開示された撮像デバイスは、明暗の差が大きくその明点が移動する場合、光受光素子に流れる光電流(入射光量に応じて流れる電流)が小さい方に急激に変化した画像セルにおいて、対数変換の応答速度によって光受光素子に蓄積された電荷が残存する。このように電荷が残留した状態で撮像動作が行われるため、残像現象が生じるという問題がある。
この発明は、光受光素子の電荷蓄積効果による残像を低減することを目的とする。
この発明による撮像デバイス回路は、光受光素子と1導電チャネル型のトランジスタを備え、入射光量に応じて対数特性を持つ信号を出力する撮像デバイス回路であって、第1端子が第1電源に接続された前記光受光素子と、第1端子が前記光受光素子の第2端子に接続され、ゲート及び第2端子が第2電源に接続され、サブ・スレッショルド領域で動作する第1トランジスタと、第1端子が前記光受光素子と前記第1トランジスタとの間のセンスノードに接続され、第2端子が第2電源に接続され、ゲートにリセット信号が供給され、前記第1トランジスタと逆導電チャネル型である第2トランジスタと、を備えたものである。
光受光素子として、フォト・ダイオードやMOS型トランジスタのソース−ドレイン拡散と基板又はウェルとのPN接合が用いられる。
この発明によると、光受光素子に流れる光電流、つまり光受光素子で光電変換した信号電荷を、等価的にキャパシタとして動作する光受光素子の電圧変化に置き換え、サブ・スレッショルド領域で動作する第1トランジスタにより対数変換した信号を出力する。ゲートにリセット信号が供給される第2トランジスタが第1トランジスタの第1端子と第2端子とを同電位に制御し、光受光素子と第1トランジスタとの間のセンスノードの電位を第2電源電位にすることでリセットを行い、残像を低減する。
この発明によると、光受光素子に流れる光電流、つまり光受光素子で光電変換した信号電荷を、等価的にキャパシタとして動作する光受光素子の電圧変化に置き換え、サブ・スレッショルド領域で動作する第1トランジスタにより対数変換した信号を出力する。ゲートにリセット信号が供給される第2トランジスタが第1トランジスタの第1端子と第2端子とを同電位に制御し、光受光素子と第1トランジスタとの間のセンスノードの電位を第2電源電位にすることでリセットを行い、残像を低減する。
この発明の一態様においては、ゲートが前記光受光素子と前記第1トランジスタとの間のセンスノードに接続され、第1端子が第2電源に接続され、第2端子から前記センスノードの電位を増幅した信号を出力する第3トランジスタが備えられる。従って、画像セル内でセンスノードの電位を増幅して出力することができる。
この発明の一態様においては、ゲートに駆動信号が供給され、該駆動信号に応答してオン・オフして前記第3トランジスタの出力信号を外部へ出力する出力トランジスタが備えられる。従って、駆動信号により選択された画像セルの信号が出力される。このため、このように構成された画像セルをマトリックス状に配列した場合、駆動信号により任意の画像セルにおける光電変換信号を得ることができる。
この発明による固体撮像装置は、複数の行選択線と複数の列信号線の交点に接続されて行列配列された複数の画像セルを備え、前記各画像セルは、光受光素子と1導電チャネル型のトランジスタを備え、入射光量に応じて対数特性を持つ信号を出力するものであって、前記画像セルは、第1端子が第1電源に接続された前記光受光素子と、第1端子が前記光受光素子の第2端子に接続され、ゲート及び第2端子が第2電源に接続され、サブ・スレッショルド領域で動作する第1トランジスタと、第1端子が前記光受光素子と前記第1トランジスタとの間のセンスノードに接続され、第2端子が第2電源に接続され、ゲートにリセット信号が供給され、前記第1トランジスタと逆導電チャネル型である第2トランジスタと、ゲートが前記光受光素子と前記第1トランジスタとの間のセンスノードに接続され、第1端子が第2電源に接続され、第2端子から前記センスノードの電位を増幅した信号を出力する第3トランジスタと、ゲートが前記行選択線に接続され、第1端子が前記第3トランジスタに接続され、第2端子が前記列信号線に接続され、前記行選択線を介して供給される駆動信号に応答してオン・オフして前記第3トランジスタの出力信号を外部へ出力する出力トランジスタと、を備えたものである。
この発明によると、光受光素子に流れる光電流、つまり光受光素子で光電変換した信号電荷を、等価的にキャパシタとして動作する光受光素子の電圧変化に置き換え、サブ・スレッショルド領域で動作する第1トランジスタにより対数変換した信号を出力する。ゲートにリセット信号が供給される第2トランジスタが第1トランジスタの第1端子と第2端子とを同電位に制御し、光受光素子と第1トランジスタとの間のセンスノードの電位を第2電源電位にすることでリセットを行い、残像を低減する。また、第3トランジスタにより、画像セル内でセンスノードの電位を増幅して出力することができる。更に、駆動信号により選択された画像セルの信号が出力されるため、駆動信号により任意の画像セルにおける光電変換信号を得ることができる。
以上記述したように、本発明によれば、フォト・ダイオードの電荷蓄積効果による残像を低減する撮像デバイス回路及び固体撮像装置を提供することができる。
以下、本発明を具体化した第1の実施の形態を図1〜図3に従って説明する。
図2は、固体撮像装置の概略ブロック回路図である。
固体撮像装置10は、撮像部11、内部クロック発生回路12、垂直走査回路13、水平走査回路14、出力回路15を含む。
図2は、固体撮像装置の概略ブロック回路図である。
固体撮像装置10は、撮像部11、内部クロック発生回路12、垂直走査回路13、水平走査回路14、出力回路15を含む。
撮像部11は、行列配列された複数の画像セルCaを備えている。尚、図2には、4行4列のマトリックス状に配列された画像セルCaを示している。
内部クロック発生回路12は、クロック信号Φ0が入力され、該クロック信号Φ0に基づいて垂直クロック信号Φwと水平クロック信号Φtを生成する。
内部クロック発生回路12は、クロック信号Φ0が入力され、該クロック信号Φ0に基づいて垂直クロック信号Φwと水平クロック信号Φtを生成する。
垂直走査回路13は、垂直方向のシフトレジスタであり、行選択線W1〜W4と、該行選択線W1〜W4と対を成すリセット線R1〜R4が接続されている。水平走査回路14は複数(図2において4個)の増幅回路16とシフトレジスタ17とを含み、列信号線BL1〜BL4が接続されている。それら行選択線W1〜W4と列信号線BL1〜BL4の交点に画像セルCaが接続されている。また、各画像セルCaは、行選択線W1〜W4と対を成すリセット線R1〜R4が接続されている。
垂直走査回路13は、垂直クロック信号Φwに基づいて行選択線W1〜W4を順次駆動する。行選択線W1〜W4に接続された画像セルCaは、行選択線W1〜W4を介して供給される駆動信号に応答して光電変換信号を列信号線BL1〜BL4に出力する。
水平走査回路14を構成する増幅回路16は各列信号線BL1〜BL4が接続されている。各増幅回路16は、列信号線BL1〜BL4を介して入力される光電変換信号を増幅する増幅部と、その増幅部の出力信号をデジタル信号に変換するアナログ−デジタル(A/D)変換部を含む。
水平走査回路14を構成するシフトレジスタ17は、増幅回路16から出力されるデジタル信号を水平クロック信号Φtに基づいて出力回路15に転送する。
出力回路15は、水平走査回路14から出力される信号のパルス幅を伸長した出力信号outを生成し出力する。
出力回路15は、水平走査回路14から出力される信号のパルス幅を伸長した出力信号outを生成し出力する。
次に、画像セルの構成を説明する。
図1は、行選択線W1と列信号線BL1との交点に接続された画像セルCaを示す。
画像セルCaは、フォト・ダイオードPDを含む。そのフォト・ダイオードPDは、アノードが第1電源としての低電位電源(本実施形態ではグランドGND)に接続され、カソードが一導電チャネル型の第1トランジスタT1に接続されている。この第1トランジスタT1は1導電チャネル型のトランジスタ(本実施形態ではNチャネル型MOSトランジスタ)であり、第1端子(ソース)がフォト・ダイオードPDに接続され、第2端子(ドレイン)及びゲートが第2電源としての高電位電源Vdd1に接続されている。
図1は、行選択線W1と列信号線BL1との交点に接続された画像セルCaを示す。
画像セルCaは、フォト・ダイオードPDを含む。そのフォト・ダイオードPDは、アノードが第1電源としての低電位電源(本実施形態ではグランドGND)に接続され、カソードが一導電チャネル型の第1トランジスタT1に接続されている。この第1トランジスタT1は1導電チャネル型のトランジスタ(本実施形態ではNチャネル型MOSトランジスタ)であり、第1端子(ソース)がフォト・ダイオードPDに接続され、第2端子(ドレイン)及びゲートが第2電源としての高電位電源Vdd1に接続されている。
フォト・ダイオードPDと第1トランジスタT1との接続点であるセンスノードN1には第2トランジスタT2が接続されている。この第2トランジスタT2は、第1トランジスタT1と異なる導電チャネル型、即ちPチャネル型MOSトランジスタであり、ドレインがセンスノードN1に接続され、ソースが高電位電源Vdd1に接続され、ゲートがリセット線R1に接続されている。
また、センスノードN1には、第3トランジスタT3が接続されている。第3トランジスタT3は第1トランジスタT1と同じ導電チャネル型、即ちNチャネル型MOSトランジスタであり、ゲートがセンスノードN1に接続され、ソースが出力トランジスタとしての第4トランジスタT4に接続され、ドレインが高電位電源Vdd2に接続されている。第4トランジスタT4は第1及び第3トランジスタT1,T3と同じ導電チャネル型、即ちNチャネル型MOSトランジスタであり、第1端子(例えばドレイン)が第3トランジスタT3に接続され、第2端子(例えばソース)が列信号線BL1に接続され、ゲートが行選択線W1に接続されている。
このように構成された画像セルCaは、行選択線W1の電位に従って動作する。
その行選択線W1の電位は、垂直走査回路13から供給され、その波形は垂直クロック信号Φwと実質的に同じ波形を持つ。尚、ここでは、行選択線W1に供給される電位を持つ信号をΦw1とする。この駆動信号Φw1は、図3に示すように、立ち上がりエッジと立ち下がりエッジとを所定の時定数によりなまらせた台形状の波形を持つ。例えば、垂直走査回路13は、駆動信号Φw1を、パルス幅tkの10〜20パーセントの立ち上がり幅tr及び立ち下がり幅tfを持つように生成している。更に、垂直走査回路13は、LレベルがグランドGNDレベルであり、Hレベルが高電位電源Vdd1レベルであるように駆動信号Φw1を生成している。更に、垂直走査回路13は、駆動信号Φw1が立ち下がった後、所定期間trLレベルとなるリセット信号Φr1を生成する。
その行選択線W1の電位は、垂直走査回路13から供給され、その波形は垂直クロック信号Φwと実質的に同じ波形を持つ。尚、ここでは、行選択線W1に供給される電位を持つ信号をΦw1とする。この駆動信号Φw1は、図3に示すように、立ち上がりエッジと立ち下がりエッジとを所定の時定数によりなまらせた台形状の波形を持つ。例えば、垂直走査回路13は、駆動信号Φw1を、パルス幅tkの10〜20パーセントの立ち上がり幅tr及び立ち下がり幅tfを持つように生成している。更に、垂直走査回路13は、LレベルがグランドGNDレベルであり、Hレベルが高電位電源Vdd1レベルであるように駆動信号Φw1を生成している。更に、垂直走査回路13は、駆動信号Φw1が立ち下がった後、所定期間trLレベルとなるリセット信号Φr1を生成する。
光がフォト・ダイオードPDは、入射光の光量に応じた光電流(フォトカレント)を流し、その光電流により第1トランジスタT1がサブ・スレッショルド領域にて動作し、対数変換された電圧が第3トランジスタT3のゲートに印加される。第3トランジスタT3は、ソース・フォロワ回路として動作し、ゲートに加わる電圧を増幅した信号を出力する。第4トランジスタT4は、Hレベルの駆動信号Φw1に応答してオンし、そのオンした第4トランジスタT4を介して信号が列信号線BL1に出力される。
駆動信号Φw1がLレベルとなり第4トランジスタT4がオフした後、リセット信号Φr1がLレベルに立ち下がる。すると、このリセット信号Φr1がゲートに供給されている第2トランジスタT2はオンする。この第2トランジスタT2はPチャネル型MOSトランジスタであるため、ドレインの電位をソース電位と同じとすることができる。つまり、オンした第2トランジスタT2は、ドレインが接続されたセンスノードN1を高電位電源Vdd1の電位にする。これにより、センスノードN1の電位をリセットする。
尚、Nチャネル型MOSトランジスタにてセンスノードN1を高電位電源Vdd1レベルにリセットすることも考えられる。しかし、Nチャネル型MOSトランジスタは、ゲートに高電位電源Vdd1が印加されてオンした場合にソース電位がしきい値電圧分だけ高電位電源Vdd1よりも低下する。このため、センスノードN1を高電位電源Vdd1レベルに確実にリセットすることができるPチャネル型MOSトランジスタを用いることが有利である。
駆動信号Φw1の波形をなまらせることは、ノイズ発生を防ぐ。つまり、駆動信号Φw1の電位を急激に立ち上げると、第1トランジスタT1が急激に動作するため、光電流にリンギング等のノイズが発生する。同様に、駆動信号Φw1の電位を急激に立ち下げると、ノイズが発生する。このため、駆動信号Φw1の立ち上がり及び立ち下がりをなまらせることで、これらのノイズを抑える。
図2に示す増幅回路16は、列信号線BL1に読み出された信号を増幅し、水平クロック信号Φtに基づいてサンプリングしA/D変換する。この水平クロック信号Φtは図3に示すように、フォト・ダイオードPDで十分に光電流が発生している時期にサンプリングするようにタイミングが設定されている。
そして、シフトレジスタ17は、増幅回路16の出力信号を出力回路15に転送し、出力回路15は、入力信号のパルス幅を所定のパルス幅(本実施形態では幅tk)に伸張した出力信号outを生成し、それを出力する。
以上記述したように、本実施の形態によれば、以下の効果を奏する。
(1)画像セルCaは、フォト・ダイオードPDのカソードに接続されサブ・スレッショルド領域で動作する第1トランジスタT1によりセンスノードN1の電位を対数変換する。そのセンスノードN1の電位を第3トランジスタT3により画像セルCa内で増幅する。そして、センスノードN1には第1トランジスタT1と高電位電源Vdd1との間に逆導電チャネル型の第2トランジスタT2(Pチャネル型MOSトランジスタ)を接続し、その第2トランジスタT2をリセット信号Φr1によりオン・オフ制御するようにした。その結果、センスノードN1の電位を高電位電源Vdd1レベルに上昇させ、センスノードN1のリセットを確実に行うことができる。
(1)画像セルCaは、フォト・ダイオードPDのカソードに接続されサブ・スレッショルド領域で動作する第1トランジスタT1によりセンスノードN1の電位を対数変換する。そのセンスノードN1の電位を第3トランジスタT3により画像セルCa内で増幅する。そして、センスノードN1には第1トランジスタT1と高電位電源Vdd1との間に逆導電チャネル型の第2トランジスタT2(Pチャネル型MOSトランジスタ)を接続し、その第2トランジスタT2をリセット信号Φr1によりオン・オフ制御するようにした。その結果、センスノードN1の電位を高電位電源Vdd1レベルに上昇させ、センスノードN1のリセットを確実に行うことができる。
尚、上記各実施の形態は、以下の態様で実施してもよい。
・上記実施形態では、フォト・ダイオードPDにNチャネル型MOSトランジスタよりなる第1トランジスタT1を接続し、センスノードN1をPチャネル型MOSトランジスタよりなる第2トランジスタT2にてリセットするようにした。これを、フォト・ダイオードPDにPチャネル型MOSトランジスタを接続してこれをサブ・スレッショルド領域で動作させ、センスノードN1にNチャネル型MOSトランジスタを接続してリセットするようにしてもよい。この場合、第1電源は高電位電源Vdd1となり、第2電源は低電位電源(グランドGND)となる。そして、Nチャネル型MOSトランジスタにてセンスノードN1を高電位電源Vdd1とグランドGNDのいずれにリセットするようにしてもよいが、確実なリセットを行うためにはNチャネル型MOSトランジスタをセンスノードN1とグランドGNDとの間に接続し、センスノードN1をグランドGNDレベルにリセットすることが好ましい。
・上記実施形態では、フォト・ダイオードPDにNチャネル型MOSトランジスタよりなる第1トランジスタT1を接続し、センスノードN1をPチャネル型MOSトランジスタよりなる第2トランジスタT2にてリセットするようにした。これを、フォト・ダイオードPDにPチャネル型MOSトランジスタを接続してこれをサブ・スレッショルド領域で動作させ、センスノードN1にNチャネル型MOSトランジスタを接続してリセットするようにしてもよい。この場合、第1電源は高電位電源Vdd1となり、第2電源は低電位電源(グランドGND)となる。そして、Nチャネル型MOSトランジスタにてセンスノードN1を高電位電源Vdd1とグランドGNDのいずれにリセットするようにしてもよいが、確実なリセットを行うためにはNチャネル型MOSトランジスタをセンスノードN1とグランドGNDとの間に接続し、センスノードN1をグランドGNDレベルにリセットすることが好ましい。
・上記実施形態では、撮像部11を4行4列のマトリックス状に形成したが、行数,列数は適宜変更されてもよい。
・上記実施形態では、画像セルCaの駆動信号Φw1を、立ち上がり及び立ち下がりをなまらせるようにしたが、少なくとも立ち上がりをなまらせるようにしてもよい。
・上記実施形態では、画像セルCaの駆動信号Φw1を、立ち上がり及び立ち下がりをなまらせるようにしたが、少なくとも立ち上がりをなまらせるようにしてもよい。
・上記実施形態では、第1トランジスタT1のドレインに供給する高電位電源Vdd1と、第3トランジスタT3のドレインに供給する高電位電源Vdd2を別々にしたが、同じ高電位電源を供給する構成としてもよい。
Ca…画像セル、N1…センスノード、T1…第1トランジスタ、T2…第2トランジスタ、T3…第3トランジスタ、W1〜W4…行選択線、Φr1…リセット信号、Φw1…駆動信号、BL1〜BL4…列信号線、out…出力信号。
Claims (4)
- 光受光素子と1導電チャネル型のトランジスタを備え、入射光量に応じて対数特性を持つ信号を出力する撮像デバイス回路であって、
第1端子が第1電源に接続された前記光受光素子と、
第1端子が前記光受光素子の第2端子に接続され、ゲート及び第2端子が第2電源に接続され、サブ・スレッショルド領域で動作する第1トランジスタと、
第1端子が前記光受光素子と前記第1トランジスタとの間のセンスノードに接続され、第2端子が第2電源に接続され、ゲートにリセット信号が供給され、前記第1トランジスタと逆導電チャネル型である第2トランジスタと、
を備えたことを特徴とする撮像デバイス回路。 - ゲートが前記光受光素子と前記第1トランジスタとの間のセンスノードに接続され、第1端子が第2電源に接続され、第2端子から前記センスノードの電位を増幅した信号を出力する第3トランジスタを備えたことを特徴とする請求項1記載の撮像デバイス回路。
- ゲートに駆動信号が供給され、該駆動信号に応答してオン・オフして前記第3トランジスタの出力信号を外部へ出力する出力トランジスタと、
を備えたことを特徴とする請求項1又は2記載の撮像デバイス回路。 - 複数の行選択線と複数の列信号線の交点に接続されて行列配列された複数の画像セルを備え、前記各画像セルは、光受光素子と1導電チャネル型のトランジスタを備え、入射光量に応じて対数特性を持つ信号を出力する、固体撮像装置であって、
前記画像セルは、
第1端子が第1電源に接続された前記光受光素子と、
第1端子が前記光受光素子の第2端子に接続され、ゲート及び第2端子が第2電源に接続され、サブ・スレッショルド領域で動作する第1トランジスタと、
第1端子が前記光受光素子と前記第1トランジスタとの間のセンスノードに接続され、第2端子が第2電源に接続され、ゲートにリセット信号が供給され、前記第1トランジスタと逆導電チャネル型である第2トランジスタと、
ゲートが前記光受光素子と前記第1トランジスタとの間のセンスノードに接続され、第1端子が第2電源に接続され、第2端子から前記センスノードの電位を増幅した信号を出力する第3トランジスタと、
ゲートが前記行選択線に接続され、第1端子が前記第3トランジスタに接続され、第2端子が前記列信号線に接続され、前記行選択線を介して供給される駆動信号に応答してオン・オフして前記第3トランジスタの出力信号を外部へ出力する出力トランジスタと、
を備えたことを特徴とする固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333353A JP2006148339A (ja) | 2004-11-17 | 2004-11-17 | 撮像デバイス回路及び固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333353A JP2006148339A (ja) | 2004-11-17 | 2004-11-17 | 撮像デバイス回路及び固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006148339A true JP2006148339A (ja) | 2006-06-08 |
Family
ID=36627533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004333353A Pending JP2006148339A (ja) | 2004-11-17 | 2004-11-17 | 撮像デバイス回路及び固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006148339A (ja) |
-
2004
- 2004-11-17 JP JP2004333353A patent/JP2006148339A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9036064B2 (en) | Solid-state imaging device including a photoelectric converting film and camera system using the solid-state imaging device | |
JP4685120B2 (ja) | 光電変換装置及び撮像システム | |
KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
WO2011058684A1 (ja) | 固体撮像装置 | |
JP4185771B2 (ja) | 固体撮像装置 | |
JP5262512B2 (ja) | 撮像素子およびその制御方法並びにカメラ | |
US7196306B2 (en) | Image sensor pixel circuitry with transistors to improve dynamic range | |
JP2016535548A (ja) | 一定の電圧でバイアスされたフォトダイオードを有する画素回路及び関連する撮像方法 | |
JP2012019168A (ja) | 固体撮像装置 | |
US20100289932A1 (en) | Solid-state imaging device | |
JP2008042674A (ja) | 固体撮像装置 | |
JP2007096913A (ja) | 撮像デバイス回路、固体撮像装置、撮像デバイス回路の感度調整方法 | |
JP4507847B2 (ja) | 撮像デバイス | |
JP2003274290A (ja) | 固体撮像装置及びその駆動方法 | |
JP4466339B2 (ja) | 撮像デバイス回路及び固体撮像装置 | |
JP4718169B2 (ja) | Cmos撮像デバイス回路 | |
US10574923B2 (en) | Image capturing device and driving method thereof | |
JP2006148339A (ja) | 撮像デバイス回路及び固体撮像装置 | |
JP4205717B2 (ja) | 光センサ回路およびイメージセンサ | |
JP2008042675A (ja) | 光電変換装置及び撮像装置 | |
US7368773B2 (en) | Photodetector device, solid-state imaging device, and camera system | |
JP2005244434A (ja) | 固体撮像装置 | |
JP4345145B2 (ja) | 固体撮像装置 | |
JP2007150720A (ja) | 固体撮像装置 | |
JP4420402B2 (ja) | 光センサ回路およびイメージセンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |