JP2006148105A - 半導体モジュール及びその製造方法 - Google Patents

半導体モジュール及びその製造方法 Download PDF

Info

Publication number
JP2006148105A
JP2006148105A JP2005330614A JP2005330614A JP2006148105A JP 2006148105 A JP2006148105 A JP 2006148105A JP 2005330614 A JP2005330614 A JP 2005330614A JP 2005330614 A JP2005330614 A JP 2005330614A JP 2006148105 A JP2006148105 A JP 2006148105A
Authority
JP
Japan
Prior art keywords
chip package
array
conductive member
chip
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005330614A
Other languages
English (en)
Other versions
JP2006148105A5 (ja
Inventor
Hyo-Jae Bang
孝才 方
Heiban Kin
炳晩 金
Dong-Chun Lee
東春 李
Kwang-Su Yu
光洙 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050061252A external-priority patent/KR100621437B1/ko
Priority claimed from US11/233,078 external-priority patent/US7521788B2/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006148105A publication Critical patent/JP2006148105A/ja
Publication of JP2006148105A5 publication Critical patent/JP2006148105A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体モジュール及びその製造方法を提供すること。
【解決手段】１つ以上のチップパッケージと、１つ以上のモジュール基板と、前記第１のチップパッケージと前記モジュール基板との間に介在される１つ以上の伝導性部材と、前記伝導性部材、前記モジュール基板及び前記第１のチップパッケージを加圧するだけでなく、前記第１のチップパッケージに対してヒートシンクの役目をするプロテクタとを備える。
【選択図】図３

Description

本発明は、半導体モジュール及びその製造方法に関する。
図１は、単位半導体パッケージが積層された従来技術に係る積層パッケージを示す図であり、従来の積層パッケージ１０は、複数の半導体パッケージ２０からなる。各々の単位パッケージ２０は、１つ以上の半導体チップ２４、パッケージ基板２２、及び／またはソルダボール２６から構成される。パッケージ基板２２には、接着剤を介して半導体チップ２４が実装される。半導体パッケージ２０は、ソルダボール２６により接合される。半導体パッケージ２０の積層後、ソルダリフロー工程を行うことによって、積層パッケージ１０が完成される。積層パッケージ１０は、モジュール基板に実装される。
積層パッケージ１０のアセンブリー工程時、ソルダリフロー工程が使われる。その後、積層パッケージのテスト工程時、半導体チップ２４が１つでも不良と判定される場合、ソルダリフロー工程が使われる。ところが、ソルダリフロー工程は、積層パッケージ１０の構成部品に熱的ストレスを与えるので、良品である構成部品にも影響を及ぼす。したがって、電気的連結が損傷を受け、短絡不良や反り不良などの不良が発生する。
本発明は、半導体チップ、パッケージ、またはモジュール、そしてその製造方法を提供する。
本発明は、第１のチップパッケージと；モジュール基板と；第１のチップパッケージとモジュール基板との間に介在された第１の伝導性部材と；第１の伝導性部材と、モジュール基板及び第１のチップパッケージを加圧するプロテクタと；を備える半導体モジュールを提供する。
本発明は、第１のチップパッケージと；第２のチップパッケージと；第１のチップパッケージと第２のチップパッケージとの間に介在された第１の伝導性部材と；第１の伝導性部材を加圧するプロテクタと；を備える半導体モジュールを提供する。
本発明は、１つ以上の活性面を有するモジュール基板を用意する段階と、１つ以上の活性面上に伝導性部材を位置させる段階と、伝導性部材にチップパッケージを実装する段階と、モジュール基板と伝導性部材及びチップパッケージに圧力を加える段階とを備える半導体モジュールの製造方法を提供する。
本発明は、半導体チップ、パッケージ、またはモジュールを分解する方法、及び不良チップ、不良パッケージ、または不良モジュールを修理する方法を提供する。
本発明は、モジュール基板と１つ以上の伝導性部材及び１つ以上のチップパッケージを結合する圧力を除去する段階と、１つ以上のチップパッケージを除去する段階とを備えるチップ、パッケージまたはモジュールを分解する方法を提供する。
本発明は、モジュール基板と伝導性部材及び不良チップパッケージを結合させる圧力を除去する段階と、伝導性部材から不良チップパッケージを除去する段階と、伝導性部材に新しいチップパッケージを載置する段階と、半導体モジュールを加圧することによって、伝導性部材を用いてモジュール基板と新しいチップパッケージとを電気的に連結する段階とを備える半導体モジュールの不良チップパッケージを修理する方法を提供する。
本発明は、モジュール基板と１つ以上の伝導性部材及び不良チップパッケージを結合させる圧力を除去する段階と、不良チップパッケージを除去する段階と、伝導性部材に新しいチップパッケージを載置する段階と、モジュール基板と１つ以上の伝導性部材及び新しいチップパッケージに圧力を加える段階とを備える半導体モジュールの不良チップパッケージを修理する方法を提供する。
第１の伝導性部材は、１つの層と伝導性パッドとを含む。
第１の伝導性部材の伝導性パッドは、第１のチップパッケージとモジュール基板とを電気的に連結させる。
第１の伝導性部材の層は、ゴム又はシリコンゴムからなり、伝導性パッドは、金属粒子、金(Au)粒子、金(Au)でコートされた金属粒子、または金(Au)でコートされたニッケル粒子を含む。
粒子の直径は、２０〜５０μｍである。
第１のチップパッケージは、ボールグリッドアレイチップパッケージ及びランドグリッドアレイチップパッケージのいずれか１つである。
第１のチップパッケージは、複数のチップと、１つの基板とから構成される。
第１のチップパッケージは、複数のチップと、複数の基板とから構成される。
プロテクタは、第１のチップパッケージに対してヒートシンクの役目をする。
ヒートシンクは、モジュール基板に連結され、第１の伝導性部材を加圧する。
ヒートシンクは、第１のチップパッケージ及びモジュール基板に隣接するように配置され、プロテクタは、Ｕ字型クリップであり、第１の伝導性部材を加圧する。
ヒートシンクは、第１のチップパッケージに隣接する第１の端部と、モジュール基板に隣接する第２の端部とを含み、第１の端部及び第２の端部は、互いに結合される。
第１の端部及び第２の端部は、１つ以上のボルトとナットで結合される。
第１の端部及び第２の端部は、圧着クリップで結合される。
第１のチップパッケージに隣接する第１の端部と、モジュール基板に隣接する第２の端部は、第１のチップパッケージと第１の伝導性部材に対してポケットを形成する。
半導体モジュールは、第１のチップパッケージとヒートシンクとの間、または第１のチップパッケージとモジュール基板との間に介在された熱伝導性部材をさらに備える。
半導体モジュールは、第１のチップパッケージ用ヒートシンクをさらに備える。
半導体モジュールは、第２のチップパッケージと、第１のチップパッケージと第２のチップパッケージとの間に介在された第２の伝導性部材とをさらに備え、プロテクタは、第１の伝導性部材、第２のチップパッケージ、第２の伝導性部材及びモジュール基板を加圧する。
半導体モジュールは、第２のチップパッケージと、モジュール基板と第２のチップパッケージとの間に介在された第２の伝導性部材とをさらに備え、プロテクタは、第１のチップパッケージ、第１の伝導性部材、第２のチップパッケージ、第２の伝導性部材及び前記モジュール基板を加圧する。
半導体モジュールは、第１のチップパッケージを含む第１のチップパッケージアレイと、第１のチップパッケージアレイのチップパッケージとモジュール基板との間に介在される第１の伝導性部材を含む第１の伝導性部材アレイとをさらに備え、プロテクタは、第１の伝導性部材アレイの伝導性部材、第１のチップパッケージアレイのチップパッケージ及びモジュール基板を加圧する。
プロテクタは、第１のチップパッケージアレイに対して複数のヒートシンクの役目をし、第１の伝導性部材アレイ、第１のチップパッケージアレイ、複数のヒートシンク及びモジュール基板を加圧する複数のＵ字型クリップをさらに含む。
半導体モジュールは、複数のヒートシンクをさらに備え、プロテクタは、第１の伝導性部材アレイ、第１のチップパッケージアレイ、複数のヒートシンク及びモジュール基板を加圧するＵ字型クリップを含む。
半導体モジュールは、複数の第２のチップパッケージを含む第２のチップパッケージアレイと、第２のチップパッケージアレイのチップパッケージと第１のチップパッケージアレイのチップパッケージとの間に介在される第２の伝導性部材アレイとをさらに備え、プロテクタは、第１の伝導性部材アレイ及び第２の伝導性部材アレイを加圧する。
半導体モジュールは、複数の第２のチップパッケージを含む第２のチップパッケージアレイと、第２のチップパッケージアレイのチップパッケージと基板モジュールとの間に介在される第２の伝導性部材を含む第２の伝導性部材アレイとをさらに備え、プロテクタは、第１の伝導性部材アレイ及び第２の伝導性部材アレイを加圧する。
プロテクタは、第１のチップパッケージアレイ及び第２のチップパッケージアレイに対して複数のヒートシンクの役目をし、第１の伝導性部材アレイ、第１のチップパッケージアレイ、第２のチップパッケージアレイ、第２の伝導性部材アレイ、複数のヒートシンク及びモジュール基板を加圧する複数のＵ字型クリップをさらに含む。
半導体モジュールは、複数のヒートシンクをさらに備え、プロテクタは、第１の伝導性部材アレイ、第１のチップパッケージアレイ、第２のチップパッケージアレイ、第２の伝導性部材アレイ、複数のヒートシンク及びモジュール基板を加圧する複数のＵ字型クリップを含む。
プロテクタは、第１のチップパッケージアレイと第１のチップパッケージアレイに対して複数のヒートシンクの役目をし、プロテクタは、第１の伝導性部材アレイ、第１のチップパッケージアレイ、第２のチップパッケージアレイ、第２の伝導性部材アレイ、複数のヒートシンク及びモジュール基板を加圧する複数のＵ字型クリップを含む。
半導体モジュールは、複数のヒートシンクと、前記第１の伝導性部材アレイ、前記第１のチップパッケージアレイ、前記第２のチップパッケージアレイ、前記第２の伝導性部材アレイ、前記複数のヒートシンク及び前記モジュール基板を加圧する複数のＵ字型クリップとをさらに備える。
半導体モジュールは、複数の第３のチップパッケージを含む第３のチップパッケージアレイと、第１のチップパッケージアレイのチップパッケージと第３のチップパッケージアレイのチップパッケージとの間に介在される第３の伝導性部材を含む第３の伝導性部材アレイと、複数の第４のチップパッケージを含む第４のチップパッケージアレイと、第２のチップパッケージアレイのチップパッケージと第４のチップパッケージアレイのチップパッケージとの間に介在される第４の伝導性部材を含む第４の伝導性部材アレイとをさらに備え、プロテクタは、第１の伝導性部材アレイ、第２の伝導性部材アレイ、第３の伝導性部材アレイ及び第４の伝導性部材アレイを加圧する。
プロテクタは、第１のチップパッケージアレイ、第２のチップパッケージアレイ、第３のチップパッケージアレイ、第４のチップパッケージアレイに対して複数のヒートシンクの役目をし、第１の伝導性部材アレイ、第１のチップパッケージアレイ、第２のチップパッケージアレイ、第２の伝導性部材アレイ、第３のチップパッケージアレイ、第３の伝導性部材アレイ、第４のチップパッケージアレイ、第４の伝導性部材アレイ、複数のヒートシンク及びモジュール基板を加圧する複数のＵ字型クリップをさらに含む。
半導体モジュールは、第３のチップパッケージアレイのチップパッケージ及び第４のチップパッケージアレイのチップパッケージに隣接するように配置され、第１の伝導性部材アレイ、第１のチップパッケージアレイ、第２のチップパッケージアレイ、第２の伝導性部材アレイ、第３のチップパッケージアレイ、第３の伝導性部材アレイ、第４のチップパッケージアレイ、第４の伝導性部材アレイ、複数のヒートシンク及びモジュール基板を加圧する複数のヒートシンクをさらに備える。
以下、添付の図面を参照して、本発明の実施例を詳細に説明する。
図２は、本発明の一実施例に係る半導体モジュールを示す分解斜視図である。図２を参照すれば、半導体モジュール１００は、積層パッケージ１１０、ヒートシンク１３０、及び／またはモジュール基板１６０から構成される。ヒートシンク１３０には、半導体モジュール１００及び１つ以上の伝導性板部材１４０に対してポケット、キャビティ、凹部などのような１つ以上のリセス１３２が形成されている。モジュール基板１６０は、１つ以上のモジュール基板パッド１６２を有する。積層パッケージ１１０、ヒートシンク１３０及び／またはモジュール基板１６０は、１つ以上のコネクタ、例えば、ボルト１８１とナット１８２を用いて連結される。
積層パッケージ１１０は、上下パッケージ１２０ｂ、１２０ａを含む単位半導体パッケージ１２０から構成される。各単位半導体パッケージ１２０ａ、１２０ｂは、１つ以上のパッケージ基板１２２、１つ以上の半導体チップ１２４、ソルダボール１２６、１つ以上のパッケージ基板パッド１２８、及び／または１つ以上の伝導性部材１７０、１７９を含む。伝導性部材１７０、１７９には、中央に開口部１７８が形成されている。各半導体パッケージ１２０ａ、１２０ｂは、隣接するパッケージに連結される。
伝導性板部材１４０は、熱伝導性ゴム（ＴＣＲ）からなり、伝導性部材１７０は、異方性伝導性部材である。伝導性部材１７０は、圧力伝導性ゴム（ＰＣＲ）であり、ＰＣＲ１７０は、ゴム層１７１、１つ以上の伝導性パッド１７２、及び／または熱伝導性粒子１７３を含む。ＰＣＲは、圧力を受けると、Ｚ方向に電気伝導性を有する。
積層パッケージ１１０、ヒートシンク１３０、モジュール基板１６０の配置及び／または大きさによって伝導性部材１７０に圧力を加えることができる。また、ボルト１８１とナット１８２のようなコネクタを締め付けることによって、圧力を加えることができる。
ヒートシンク１３０及びモジュール基板１６０は、積層パッケージ１１０及び構成要素を外部環境から保護する。
半導体モジュール１００は、モノパッケージであるが、マルチパッケージであってもよい。半導体パッケージ１００は、片面パッケージであるが、両面パッケージであってもよい。
図３は、図２の断面図である。図３を参照すれば、熱伝導性ゴム（ＴＣＲ）１４０を介して積層パッケージ１１０の最上位（または最下位）半導体チップ１２４にヒートシンク１３０が実装される。ＰＣＲ１７０は、単位半導体チップパッケージ１２０ｂのソルダボール１２６に隣接する半導体チップパッケージ１２０ａの基板パッド１２８との間に介在される。
ＴＣＲ１４０は、ヒートシンク１３０を付着する時に加えられる圧力を緩和することによって、半導体チップ１２４の損傷を防止する。
図４は、図３のＡ部分の拡大図である。図４を参照すれば、ＰＣＲ１７０は、単位半導体チップパッケージ１２０ａのソルダボール１２６とモジュール基板１６０のモジュール基板パッド１６２との間に介在される。前述したように、ＰＣＲ１７０は、ゴム層１７１、１つ以上の伝導性パッド１７２、及び／または熱伝導性粒子１７３から構成される。図４に示すように、ＰＣＲは、１７４で示されるように、圧力を受ければ、Ｚ方向に電気伝導性を有する。
ＰＣＲ１７９は、単位半導体チップパッケージ１２０ｂのソルダボール１２６とこれに隣接するパッケージ基板１２２のパッケージ基板パッド１２８との間に介在される。前述したように、ＰＣＲ１７９は、ゴム層１７１、１つ以上の伝導性パッド１７２、及び／または熱伝導性粒子１７３から構成される。
図５は、圧力伝導性ゴム（ＰＣＲ）を示す図である。図５を参照すれば、ＰＣＲ１７０は、シリコンゴム層１７１、伝導性パッド１７２及びシリコンゴム層１７１に形成された複数の粒子１７３から構成される。粒子１７３は、金属粒子である。粒子１７３は、金(Au)粒子、金(Au)でコートされた金属粒子、及び／または金(Au)でコートされたニッケル粒子である。前述したように、粒子１７３は、隣接する半導体チップパッケージまたはモジュール基板に電気的に連結される。伝導性パッド１７２は、ＰＣＲ１７０の上部に位置する。
単位半導体チップパッケージの電気的連結は、ＰＣＲ１７０及び／またはＰＣＲ１７９を用いて行われるので、リフロー工程を必要としない。
図６は、ＰＣＲを示す詳細図である。図６を参照すれば、伝導性粒子１７２は、それに対応するソルダボール（またはリフロー可能な連結部材）のレイアウトによって列及び／または行に配列される。
図７は、図６のＰＣＲの拡大図である。伝導性粒子１７３の直径は、２０〜５０μｍである。伝導性粒子１７３は、相互接触してソルダボール１２６と隣接パッケージ及び／またはモジュール基板とを電気的に連結させる。
図８は、本発明の他の実施例に係る半導体パッケージを示す断面図である。図８を参照すれば、積層パッケージ２１０は、ソルダボール２２６（またはその他のリフロー可能な連結部材）を用いたマルチチップパッケージ、チップスケールパッケージまたはウェーハレベルチップスケールパッケージのうち１つである。
半導体モジュール２００は、モノパッケージであるが、マルチパッケージであってもよい。半導体モジュール２００は、片面パッケージであるが、両面パッケージであってもよい。モジュール基板には、半導体チップパッケージ２１０が実装される。
図９及び図１０は、本発明のさらに他の実施例に係る積層パッケージを示す断面図である。図９及び図１０を参照すれば、積層パッケージ３００は、上下単位半導体パッケージ３２０ｂ、３２０ａを含む単位半導体パッケージ３２０、伝導性板部材３４０、１つ以上の伝導性部材（ＰＣＲ）３７９、１つ以上のソルダボール（またはリフロー可能な連結部材）３２６、１つ以上の基板パッド３２８、及び／または１つ以上のヒートシンク３３９から構成される。ヒートシンク３３９は、Ｕ字型クリップである。ヒートシンク３３９には、半導体チップ、パッケージまたはモジュール及び１つ以上の伝導性板部材３４０に対してポケット、キャビティ、凹部のような１つ以上のリセス３３２が形成されている。ヒートシンク３３９は、単位半導体パッケージ３２０ａ、３２０ｂ及びＰＣＲ３７９に機械的に接続される。
ＰＣＲ３７９は、圧力を受けると、Ｚ方向に電気伝導性を有する。
単位半導体パッケージ３２０ｎ（３２０、３２０ａ、３２０ｂ）を含む積層パッケージ、１つ以上の伝導性板部材３４０、及び１つ以上のヒートシンク３３９の配置及び／または大きさによってＰＣＲ３７９に圧力を加えることができる。ヒートシンク３３９は、圧力を与え、熱を分散させる機能がある。ヒートシンク３３９は、熱分散機能があり、必ずＵ字型である必要はなく、Ｕ字型クリップは、圧着及び／または圧力を生ずる。
図１１及び図１２は、さらに他の実施例に係る半導体モジュールを示す図である。図１１及び図１２を参照すれば、半導体モジュール５００は、１つ以上のソルダボール５２６、１つ以上のヒートシンク５３０及び／または１つ以上の伝導性板部材５４０を有するパッケージ５１０を含む。モジュール基板５６０は、上部面と下部面に形成された１つ以上のモジュール基板パッド５６２、５７２を含む。積層パッケージ５１０、ヒートシンク５３０及び／またはモジュール基板５６０は、圧着クリップ５８０を介して結合される。圧着クリップ５８０は、ヒートシンク５３０、モジュール基板５６０及びＰＣＲ５７０を機械的に連結する。
ＰＣＲ５７０は、圧力を受けると、Ｚ方向に電気伝導性を有する。
単位半導体パッケージを含む積層パッケージ５１０、１つ以上の伝導性板部材５４０、及びヒートシンク５３０の配置及び／または大きさによってＰＣＲ５７０に圧力を加えることができる。ヒートシンク５３０は、熱分散機能があり、圧着クリップ５８０は、圧着及び／または圧力を生ずる。
図１３及び図１４は、本発明のさらに他の実施例に係る半導体モジュールを示す図である。図１３及び図１４を参照すれば、半導体モジュール８００は、１つ以上のソルダボール８２６を介して複数のチップが積層された半導体パッケージ８１０、複数の個別ヒートシンク８３０、モジュール基板８６０、及び／または１つ以上のＰＣＲ８７０から構成される。モジュール基板８６０は、１つ以上のモジュール基板パッド８６２を有する。ヒートシンク８３０は、１つ以上のフィンガー８３１を有し、半導体パッケージ８１０、ＴＣＲ８４０、モジュール基板８６０を機械的に連結させるのに使われる。個別ヒートシンク８３０は、不良半導体チップパッケージの修理を容易にする。
ＰＣＲ８７０は、圧力を受けると、Ｚ方向に電気伝導性を有する。
単位半導体パッケージを含む積層パッケージ８１０、１つ以上の伝導性板部材８４０、及び複数の個別ヒートシンク８３０の配置及び／または大きさによってＰＣＲ８７０に圧力を加えることができる。複数の個別ヒートシンク８３０は、個別的に熱分散機能があり、それに対応するチップ、パッケージまたはモジュールの積層に圧着及び／または圧力を生ずる。
図１５は、本発明のさらに他の実施例に係る半導体モジュールを示す分解斜視図である。図１５を参照すれば、半導体モジュール７００は、複数の積層チップを含む半導体パッケージ７１０、ヒートシンク７３０、１つ以上の伝導性板部材７４０、１つ以上の伝導性部材７７０、モジュール基板７６０及び／または１つ以上のコネクタ７８１、７８２から構成される。積層パッケージ７１０、ヒートシンク７３０、及び／またはモジュール基板７６０は、１つ以上のコネクタ、例えば、ボルト７８１とナット７８２を用いて連結される。
ヒートシンク７３０は、着脱自在であり、不良半導体パッケージの修理を容易にする。
ヒートシンク７３０には、半導体パッケージを収容することができるポケット、キャビティ、凹部のような複数のリセス７３２が形成されている。
ＰＣＲ７７０は、圧力を受けると、Ｚ方向に電気伝導性を有する。単位半導体パッケージを含む積層パッケージ７１０、１つ以上の伝導性板部材７４０、ヒートシンク７３０、及び複数のリセス７３２の配置及び／または大きさによってＰＣＲ７７０に圧力を加えることができる。ヒートシンク７３０は、個別的に熱分散機能があり、複数の積層チップに圧着及び／または圧力を生ずる。
図１６は、個別チップパッケージが積層された本発明のさらに他の実施例に係る半導体モジュールを示す断面図である。図１６を参照すれば、積層された半導体チップパッケージ９００は、積層パッケージ１０、ヒートシンク９３０、１つ以上のモジュール基板パッド９６２を有するモジュール基板９６０、及び／または１つ以上のＰＣＲ９７０から構成される。積層された半導体チップパッケージ９００は、ＰＣＲ９７０を介してモジュール基板９６０に連結される。
ＰＣＲ９７０は、圧力を受けると、Ｚ方向に電気伝導性を有する。単位半導体パッケージを含む積層パッケージ、１つ以上の伝導性板部材９４０、及びヒートシンク９３０の配置及び／または大きさによってＰＣＲ９７０に圧力を加えることができる。ヒートシンク９３０は、熱分散機能があり、積層チップに圧着及び／または圧力を生ずる。
図１７は、個別チップパッケージが積層された本発明のさらに他の実施例に係る半導体モジュールを示す断面図である。図１７を参照すれば、積層された半導体チップパッケージ１０００は、積層パッケージ１０１０、ヒートシンク１０３０、１つ以上のモジュール基板パッド１０６２を有するモジュール基板１０６０、及び／またはＰＣＲ１０７０から構成される。単位チップパッケージ１０１０は、ランドグリッドアレイである。単位チップパッケージ１０１０は、ＰＣＲ１０７０、１０７９を介して互いに連結される。
ＰＣＲ１０７０、１０７９は、圧力を受けると、Ｚ方向に電気伝導性を有する。単位半導体パッケージ１０２０を含む積層パッケージ１０１０、１つ以上の伝導性板部材１０４０、及びヒートシンク１０３０の配置及び／または大きさによってＰＣＲ１０７０、１０７９に圧力を加えることができる。ヒートシンク１０３０は、熱分散機能があり、積層チップに圧着及び／または圧力を生ずる。
本発明の実施例に係る半導体モジュールは、ボールグリッドアレイ、ランドグリッドアレイまたは他のアレイであることができる。
半導体モジュールは、多数のパッケージ、多数のチップ、多数のモジュール及び／または多数の基板を含むことができる。また、半導体モジュールは、前記モジュール基板のような多数の基板だけでなく、チップ、パッケージ及び／またはモジュール間に、パッケージ基板のような中間基板を含むことができる。
半導体モジュールは、一次配列、二次配列、片面構造及び／または両面構造など多様に形成されることができる。
コネクタとして、ボルトとナットの他に、ねじのような他のコネクタが使われることができる。
本発明の実施例では、大きさや張力を調節したり、構成部品を圧力環境（例えば、圧着クリップ又はＵ字型クリップ）に置いて、圧力を生じさせたり、または圧着するが、他の技術を用いて圧力を生じさせたり、または圧着することができる。
本発明の実施例では、ソルダボールまたはその他のリフロー可能な連結部材に結合されて使用される例を示すが、前記伝導性部材、例えば、ＰＣＲ１７０、１７９、３７９、５７０、７７０、８７０、９７０、１０７０及び／または１０７９は、必ずしもリフロー可能な連結部材に結合して使用される必要がなく、その他のリフロー不可能な連結部材に結合して使用されることができる。リフロー不可能な連結部材としては、ピン、バネ及び／またはポストなどが挙げられる。
前記伝導性部材、例えば、ＰＣＲ１７０、１７９、３７９、９７０、１０７０及び／または１０７９は、第１のチップパッケージと第２のチップパッケージとの間に、またはチップパッケージとモジュール基板又はパッケージ基板のような基板との間に介在されることができる。
前記伝導性部材、例えば、ＰＣＲ１７０、１７９、３７９、９７０、１０７０及び／または１０７９は、チップパッケージアレイのチップパッケージ間に、そしてチップパッケージアレイのチップパッケージとモジュール基板又はパッケージ基板のような基板との間に介在されることができる。
ヒートシンク１３０、３３９、５３０、７３０、８３０、９３０、及び１０３０は、熱分散機能を有し、圧着及び／または圧力を生じ、及び／または構成部品を外部環境から保護する。
ヒートシンク３３９、５３０、７３０、８３０、９３０、及び１０３０は、着脱自在であり、不良の半導体パッケージの修理を容易にする。
図１８は、本発明の一実施例に係る積層チップを示す断面図である。図１８を参照すれば、チップ積層１８００は、チップ１８０２ｎ（ｎは、１又はそれより大きい整数）、伝導性部材１８７０ｎ−１（ｎは、１又はそれより大きい整数）及びモジュール基板１８６０から構成される。チップ１８０２ｎとモジュール基板１８６０との間に伝導性部材１８７０ｎが追加されることができる。一次元アレイ配列、例えば、ｘ方向またはｙ方向、または２次元アレイ配列、例えばｘ及びｙ方向に積層チップ１８００が追加されることができる。モジュール基板１８６０の下部面に積層チップ１８００を追加し、両面構造で形成することも可能である。
図１９は、本発明の一実施例に係る積層チップパッケージを示す断面図である。図１９を参照すれば、積層チップ１９００は、チップパッケージ１９０２ｎ（ｎは、１又はそれより大きい整数）、パッケージ基板１９２２ｎ（ｎは、１又はそれより大きい整数）、伝導性部材１９７０ｎ−１（ｎは、１又はそれより大きい整数）、及びモジュール基板１９６０から構成される。チップ１９０２ｎとモジュール基板１９６０との間に伝導性部材１９７０ｎが追加されることができる。一次元アレイ配列、例えば、ｘ方向またはｙ方向、または２次元アレイ配列、例えばｘ及びｙ方向に積層チップ１９００が追加されることができる。モジュール基板１９６０の下部面に積層チップ１９００を追加し、両面構造で形成することも可能である。
本発明は、前記半導体チップ、パッケージまたはモジュールを製造する方法を提供する。半導体チップ、パッケージまたはモジュールの製造方法は、１つ以上の活性面を有する基板（例えば、パッケージ基板又はモジュール基板）を用意する段階と、１つ以上の活性面上に伝導性部材を位置させる段階と、伝導性部材にチップ、パッケージ、またはモジュールを実装する段階と、基板、伝導性部材、及びチップ、パッケージ、またはモジュールに圧力を加える段階とを備える。
本発明は、モジュール基板と１つ以上の伝導性部材及び１つ以上のチップパッケージを結合する圧力を除去する段階と、１つ以上のチップパッケージを除去する段階とを備えるチップ、パッケージまたはモジュールを分解する方法を提供する。
また、本発明は、前記半導体チップ、パッケージまたはモジュールを分解する方法を提供する。半導体チップ、パッケージまたはモジュールの分解方法は、基板（例えば、パッケージ基板またはモジュール基板）と、１つ以上の伝導性部材及び１つ以上のチップ、パッケージまたはモジュールを結合する圧力を除去する段階と、１つ以上のチップ、パッケージ、またはモジュールを除去する段階とを備える。除去されたチップ、パッケージ、またはモジュールは、不良チップ、不良パッケージ、不良モジュールである。
また、本発明は、半導体パッケージまたはモジュールにおいて不良チップ、パッケージ、またはモジュールを修理する方法を提供する。不良チップ、パッケージ、またはモジュールの修理方法は、基板（例えば、パッケージ基板またはモジュール基板）と、伝導性部材及び不良チップ、パッケージ、またはモジュールを結合させる圧力を除去する段階と、不良チップ、パッケージ、またはモジュールを伝導性部材から除去する段階と、伝導性部材に新しいチップ、パッケージ、またはモジュールを載置する段階と、半導体モジュールに圧力を加えることによって、伝導性部材を介して基板と新しいチップ、パッケージまたはモジュールとを電気的に連結する段階とを備える。
半導体パッケージまたはモジュールにおいて不良チップ、パッケージまたはモジュールを除去する方法は、ボード（例えば、パッケージ基板またはモジュール基板）、１つ以上の伝導性部材及び不良チップ、パッケージ、またはモジュールを結合する圧力を除去する段階と、不良チップ、パッケージ、またはモジュールを除去する段階とを備える。
不良チップ、パッケージまたはモジュールの除去方法は、新しいチップ、パッケージ、またはモジュールを伝導性部材に載置する段階と、基板（例えばパッケージ基板またはモジュール基板）、１つ以上の伝導性部材及び新しいチップ、パッケージ、またはモジュールに圧力を加える段階とをさらに備える。
本発明は、チップ、パッケージ、またはモジュールをテストしたり、新しいチップ、パッケージまたはモジュールを製造するのに使用可能である。
不良チップ、パッケージまたはモジュールの修理方法は、本発明の実施例に係る製造方法で製造された及び／または分解方法で分解された半導体パッケージまたはモジュールに適用可能である。
不良チップ、パッケージまたはモジュールの修理方法は、従来のリフロー工程で製造された及び／または修理された半導体パッケージまたはモジュールにも適用可能である。
なお、本明細書と図面に開示された本発明の実施形態は理解を助けるために特定例を提示したに過ぎず、本発明の範囲を限定するものではない。ここに開示された実施形態の他にも本発明の技術的思想に基づき他の変形例が実施可能であることは自明である。
従来技術に係る積層パッケージを示す断面図である。 本発明の一実施例に係る半導体モジュールを示す分解斜視図である。 図２の断面図である。 図３のＡ部分の拡大図である。 圧力伝導性ゴム（ＰＣＲ）を示す図である。 ＰＣＲを示す詳細図である。 ＰＣＲを示す詳細図である。 本発明の他の実施例に係る半導体パッケージを示す断面図である。 本発明のさらに他の実施例に係る積層パッケージを示す断面図である。 本発明のさらに他の実施例に係る積層パッケージを示す断面図である。 本発明のさらに他の実施例に係る半導体モジュールを示す図である。 本発明のさらに他の実施例に係る半導体モジュールを示す図である。 本発明のさらに他の実施例に係る半導体モジュールを示す図である。 本発明のさらに他の実施例に係る半導体モジュールを示す図である。 本発明のさらに他の実施例に係る半導体モジュールを示す分解斜視図である。 個別チップパッケージが積層された本発明のさらに他の実施例に係る半導体モジュールを示す断面図である。 個別チップパッケージが積層された本発明のさらに他の実施例に係る半導体モジュールを示す断面図である。 本発明の一実施例に係る積層チップを示す断面図である。 本発明の一実施例に係る積層チップパッケージを示す断面図である。
符号の説明
１００、２００ 半導体モジュール
１１０ 積層パッケージ
１２０ 単位半導体パッケージ
１２２ パッケージ基板
１２４ 半導体チップ
１２６ ソルダボール
１２８ 基板パッド
１３０ ヒートシンク
１３２ リセス
１４０ 伝導性板部材
１７０、１７９ 伝導性部材
１７１ ゴム層
１７２ 伝導性パッド
１７３ 熱伝導性粒子
１７８ 開口部
１８１ ボルト
１８２ ナット
３００、４００ 積層パッケージ
５００、６００、７００、８００、９００、１０００ 半導体モジュール

Claims (33)

  1. 第１のチップパッケージと、
    モジュール基板と、
    前記第１のチップパッケージと前記モジュール基板との間に介在された第１の伝導性部材と、
    前記第１の伝導性部材と、前記モジュール基板と、前記第１のチップパッケージとを加圧するプロテクタと、を備えることを特徴とする半導体モジュール。
  2. 前記第１の伝導性部材は、１つの層と、伝導性パッドとを含むことを特徴とする請求項１に記載の半導体モジュール。
  3. 前記第１の伝導性部材の伝導性パッドは、前記第１のチップパッケージと前記モジュール基板とを電気的に連結させることを特徴とする請求項２に記載の半導体モジュール。
  4. 前記第１の伝導性部材の層は、ゴム又はシリコンゴムからなり、前記伝導性パッドは、金属粒子、金(Au)粒子、金(Au)でコートされた金属粒子、または金(Au)でコートされたニッケル粒子を含むことを特徴とする請求項２に記載の半導体モジュール。
  5. 前記粒子の直径は、２０〜５０μｍであることを特徴とする請求項４に記載の半導体モジュール。
  6. 前記第１のチップパッケージは、ボールグリッドアレイチップパッケージ及びランドグリッドアレイチップパッケージのいずれか１つであることを特徴とする請求項１に記載の半導体モジュール。
  7. 前記第１のチップパッケージは、複数のチップと、１つの基板とから構成されることを特徴とする請求項１に記載の半導体モジュール。
  8. 前記第１のチップパッケージは、複数のチップと、複数の基板とから構成されることを特徴とする請求項１に記載の半導体モジュール。
  9. 前記プロテクタは、前記第１のチップパッケージに対してヒートシンクの役目をすることを特徴とする請求項１に記載の半導体モジュール。
  10. 前記ヒートシンクは、前記モジュール基板に連結され、前記第１の伝導性部材を加圧することを特徴とする請求項９に記載の半導体モジュール。
  11. 前記ヒートシンクは、前記第１のチップパッケージ及び前記モジュール基板に隣接するように配置され、前記プロテクタは、Ｕ字型クリップであり、前記第１の伝導性部材を加圧することを特徴とする請求項９に記載の半導体モジュール。
  12. 前記ヒートシンクは、前記第１のチップパッケージに隣接する第１の端部と、前記モジュール基板に隣接する第２の端部とを含み、前記第１の端部及び前記第２の端部は、互いに結合されることを特徴とする請求項９に記載の半導体モジュール。
  13. 前記第１の端部及び前記第２の端部は、１つ以上のボルトとナットで結合されることを特徴とする請求項１２に記載の半導体モジュール。
  14. 前記第１の端部及び前記第２の端部は、圧着クリップで結合されることを特徴とする請求項１２に記載の半導体モジュール。
  15. 前記第１のチップパッケージに隣接する第１の端部と、前記モジュール基板に隣接する第２の端部は、前記第１のチップパッケージ及び前記第１の伝導性部材に対してポケットを形成することを特徴とする請求項１４に記載の半導体モジュール。
  16. 前記第１のチップパッケージと前記ヒートシンクとの間、または前記第１のチップパッケージと前記モジュール基板との間に介在された熱伝導性部材をさらに備えることを特徴とする請求項９に記載の半導体モジュール。
  17. 前記半導体モジュールは、前記第１のチップパッケージ用ヒートシンクをさらに備えることを特徴とする請求項９に記載の半導体モジュール。
  18. 第２のチップパッケージと、
    前記第１のチップパッケージと前記第２のチップパッケージとの間に介在された第２の伝導性部材とをさらに備え、
    前記プロテクタは、前記第１の伝導性部材、前記第２のチップパッケージ、前記第２の伝導性部材及び前記モジュール基板を加圧することを特徴とする請求項１に記載の半導体モジュール。
  19. 第２のチップパッケージと、
    前記モジュール基板と前記第２のチップパッケージとの間に介在された第２の伝導性部材とをさらに備え、
    前記プロテクタは、前記第１のチップパッケージ、前記第１の伝導性部材、前記第２のチップパッケージ、前記第２の伝導性部材及び前記モジュール基板を加圧することを特徴とする請求項１に記載の半導体モジュール。
  20. 前記第１のチップパッケージを含む第１のチップパッケージアレイと、
    前記第１のチップパッケージアレイのチップパッケージと前記モジュール基板との間に介在される前記第１の伝導性部材を含む第１の伝導性部材アレイとをさらに備え、
    前記プロテクタは、前記第１の伝導性部材アレイの伝導性部材、前記第１のチップパッケージアレイのチップパッケージ及び前記モジュール基板を加圧することを特徴とする請求項１に記載の半導体モジュール。
  21. 前記プロテクタは、前記第１のチップパッケージアレイに対して複数のヒートシンクの役目をし、前記第１の伝導性部材アレイ、前記第１のチップパッケージアレイ、前記複数のヒートシンク及び前記モジュール基板を加圧する複数のＵ字型クリップをさらに含むことを特徴とする請求項２０に記載の半導体モジュール。
  22. 複数のヒートシンクをさらに備え、前記プロテクタは、前記第１の伝導性部材アレイ、前記第１のチップパッケージアレイ、前記複数のヒートシンク及び前記モジュール基板を加圧するＵ字型クリップを含むことを特徴とする請求項２０に記載の半導体モジュール。
  23. 複数の第２のチップパッケージを含む第２のチップパッケージアレイと、
    前記第２のチップパッケージアレイのチップパッケージと前記第１のチップパッケージアレイのチップパッケージとの間に介在される第２の伝導性部材アレイとをさらに備え、
    前記プロテクタは、前記第１の伝導性部材アレイ及び前記第２の伝導性部材アレイを加圧することを特徴とする請求項２０に記載の半導体モジュール。
  24. 複数の第２のチップパッケージを含む第２のチップパッケージアレイと、
    前記第２のチップパッケージアレイのチップパッケージと前記基板モジュールとの間に介在される第２の伝導性部材を含む第２の伝導性部材アレイとをさらに備え、
    前記プロテクタは、前記第１の伝導性部材アレイ及び前記第２の伝導性部材アレイを加圧することを特徴とする請求項２０に記載の半導体モジュール。
  25. 前記プロテクタは、前記第１のチップパッケージアレイ及び前記第２のチップパッケージアレイに対して複数のヒートシンクの役目をし、前記第１の伝導性部材アレイ、前記第１のチップパッケージアレイ、前記第２のチップパッケージアレイ、前記第２の伝導性部材アレイ、前記複数のヒートシンク及び前記モジュール基板を加圧する複数のＵ字型クリップをさらに含むことを特徴とする請求項２３に記載の半導体モジュール。
  26. 複数のヒートシンクをさらに備え、前記プロテクタは、前記第１の伝導性部材アレイ、前記第１のチップパッケージアレイ、前記第２のチップパッケージアレイ、前記第２の伝導性部材アレイ、前記複数のヒートシンク及び前記モジュール基板を加圧する複数のＵ字型クリップを含むことを特徴とする請求項２３に記載の半導体モジュール。
  27. 前記プロテクタは、前記第１のチップパッケージアレイ及び前記第１のチップパッケージアレイに対して複数のヒートシンクの役目をし、前記プロテクタは、前記第１の伝導性部材アレイ、前記第１のチップパッケージアレイ、前記第２のチップパッケージアレイ、前記第２の伝導性部材アレイ、前記複数のヒートシンク及び前記モジュール基板を加圧する複数のＵ字型クリップを含むことを特徴とする請求項２４に記載の半導体モジュール。
  28. 複数のヒートシンクと、
    前記第１の伝導性部材アレイ、前記第１のチップパッケージアレイ、前記第２のチップパッケージアレイ、前記第２の伝導性部材アレイ、前記複数のヒートシンク及び前記モジュール基板を加圧する複数のＵ字型クリップとをさらに備えることを特徴とする請求項２４に記載の半導体モジュール。
  29. 複数の第３のチップパッケージを含む第３のチップパッケージアレイと、
    前記第１のチップパッケージアレイのチップパッケージと前記第３のチップパッケージアレイのチップパッケージとの間に介在される第３の伝導性部材を含む第３の伝導性部材アレイと、
    複数の第４のチップパッケージを含む第４のチップパッケージアレイと、
    前記第２のチップパッケージアレイのチップパッケージと前記第４のチップパッケージアレイのチップパッケージとの間に介在される第４の伝導性部材を含む第４の伝導性部材アレイとをさらに備え、
    前記プロテクタは、前記第１の伝導性部材アレイ、前記第２の伝導性部材アレイ、前記第３の伝導性部材アレイ及び前記第４の伝導性部材アレイを加圧することを特徴とする請求項２４に記載の半導体モジュール。
  30. 前記プロテクタは、前記第１のチップパッケージアレイ、前記第２のチップパッケージアレイ、前記第３のチップパッケージアレイ、前記第４のチップパッケージアレイに対して複数のヒートシンクの役目をし、前記第１の伝導性部材アレイ、前記第１のチップパッケージアレイ、前記第２のチップパッケージアレイ、前記第２の伝導性部材アレイ、前記第３のチップパッケージアレイ、前記第３の伝導性部材アレイ、前記第４のチップパッケージアレイ、前記第４の伝導性部材アレイ、前記複数のヒートシンク及び前記モジュール基板を加圧する複数のＵ字型クリップをさらに含むことを特徴とする請求項２９に記載の半導体モジュール。
  31. 前記第３のチップパッケージアレイのチップパッケージ及び前記第４のチップパッケージアレイのチップパッケージに隣接するように配置され、前記第１の伝導性部材アレイ、前記第１のチップパッケージアレイ、前記第２のチップパッケージアレイ、前記第２の伝導性部材アレイ、前記第３のチップパッケージアレイ、前記第３の伝導性部材アレイ、前記第４のチップパッケージアレイ、前記第４の伝導性部材アレイ、複数のヒートシンク及び前記モジュール基板を加圧する複数のヒートシンクをさらに備えることを特徴とする請求項２９に記載の半導体モジュール。
  32. 第１のチップパッケージと、
    第２のチップパッケージと、
    前記第１のチップパッケージと前記第２のチップパッケージとの間に介在された第１の伝導性部材と、
    前記第１の伝導性部材を加圧するプロテクタとを備えることを特徴とする半導体モジュール。
  33. １つ以上の活性面を有するモジュール基板を用意する段階と、
    前記１つ以上の活性面上に伝導性部材を位置させる段階と、
    前記伝導性部材にチップパッケージを実装する段階と、
    前記モジュール基板、前記伝導性部材及び前記チップパッケージに圧力を加える段階とを備えることを特徴とする半導体モジュールの製造方法。
JP2005330614A 2004-11-15 2005-11-15 半導体モジュール及びその製造方法 Pending JP2006148105A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20040092980 2004-11-15
KR1020050061252A KR100621437B1 (ko) 2004-11-15 2005-07-07 수리가 쉬운 반도체 패키지의 기판 실장 구조, 적층 패키지및 반도체 모듈
US11/233,078 US7521788B2 (en) 2004-11-15 2005-09-23 Semiconductor module with conductive element between chip packages

Publications (2)

Publication Number Publication Date
JP2006148105A true JP2006148105A (ja) 2006-06-08
JP2006148105A5 JP2006148105A5 (ja) 2008-12-25

Family

ID=36627367

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005330614A Pending JP2006148105A (ja) 2004-11-15 2005-11-15 半導体モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP2006148105A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147268A (ja) * 2007-12-18 2009-07-02 Spansion Llc 半導体装置及びその製造方法
US7968994B2 (en) 2008-02-12 2011-06-28 Samsung Electronics Co., Ltd. Memory modules and systems including the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61212100A (ja) * 1985-03-07 1986-09-20 ベンデイクス・エレクトロニクス・ソシエテ・アノニム 多連締付クリツプおよび一括装着装置
JPH0766239A (ja) * 1993-08-25 1995-03-10 Toyota Motor Corp 半導体装置
US5833471A (en) * 1996-06-11 1998-11-10 Sun Microsystems, Inc. Hold-down collar for attachment of IC substrates and elastomeric material to PCBS
JPH11354701A (ja) * 1998-06-12 1999-12-24 Nec Corp 放熱体及び放熱体を装着したメモリモジュール
JP2000252419A (ja) * 1999-03-04 2000-09-14 Nec Corp ３次元モジュール構造
US6297960B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
JP2002100713A (ja) * 2000-09-25 2002-04-05 Toshiba Corp 冷却装置、この冷却装置を有する回路モジュールおよび電子機器
US6523608B1 (en) * 2000-07-31 2003-02-25 Intel Corporation Thermal interface material on a mesh carrier

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61212100A (ja) * 1985-03-07 1986-09-20 ベンデイクス・エレクトロニクス・ソシエテ・アノニム 多連締付クリツプおよび一括装着装置
JPH0766239A (ja) * 1993-08-25 1995-03-10 Toyota Motor Corp 半導体装置
US5833471A (en) * 1996-06-11 1998-11-10 Sun Microsystems, Inc. Hold-down collar for attachment of IC substrates and elastomeric material to PCBS
JPH11354701A (ja) * 1998-06-12 1999-12-24 Nec Corp 放熱体及び放熱体を装着したメモリモジュール
US6297960B1 (en) * 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
JP2000252419A (ja) * 1999-03-04 2000-09-14 Nec Corp ３次元モジュール構造
US6523608B1 (en) * 2000-07-31 2003-02-25 Intel Corporation Thermal interface material on a mesh carrier
JP2002100713A (ja) * 2000-09-25 2002-04-05 Toshiba Corp 冷却装置、この冷却装置を有する回路モジュールおよび電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147268A (ja) * 2007-12-18 2009-07-02 Spansion Llc 半導体装置及びその製造方法
US7968994B2 (en) 2008-02-12 2011-06-28 Samsung Electronics Co., Ltd. Memory modules and systems including the same

Similar Documents

Publication Publication Date Title
US7521788B2 (en) Semiconductor module with conductive element between chip packages
US5627405A (en) Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US8772927B2 (en) Semiconductor package structures having liquid cooler integrated with first level chip package modules
JP5522561B2 (ja) マイクロ電子デバイスパッケージ、積重ね型マイクロ電子デバイスパッケージ、およびマイクロ電子デバイスを製造する方法
US6459582B1 (en) Heatsink apparatus for de-coupling clamping forces on an integrated circuit package
US5525545A (en) Semiconductor chip assemblies and components with pressure contact
JP4205613B2 (ja) 半導体装置
US7408253B2 (en) Chip-embedded support-frame board wrapped by folded flexible circuit for multiplying packing density
JP2010165984A (ja) 半導体デバイス
US7358603B2 (en) High density electronic packages
US20070181992A1 (en) Microelectronic devices and methods for manufacturing microelectronic devices
US20080042249A1 (en) Microelectronic package
JP2006080555A5 (ja)
JP2003258154A (ja) 半導体素子の実装構造
JP2007324354A (ja) 半導体装置
US8508031B2 (en) Electronic device and method of producing the same
KR20130111401A (ko) 반도체 모듈
JP2005167244A (ja) 集積回路積層に用いられる薄いパッケージ
US6507118B1 (en) Multi-metal layer circuit
JP2008047741A (ja) 回路基板及び半導体装置
JP2006148105A (ja) 半導体モジュール及びその製造方法
KR20020046003A (ko) 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈
US7094966B2 (en) Packaging integrated circuits with adhesive posts
US11264301B2 (en) System and method to enhance reliability in connection with arrangements including circuits
KR100621437B1 (ko) 수리가 쉬운 반도체 패키지의 기판 실장 구조, 적층 패키지및 반도체 모듈

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802