JP2006146461A - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP2006146461A JP2006146461A JP2004334023A JP2004334023A JP2006146461A JP 2006146461 A JP2006146461 A JP 2006146461A JP 2004334023 A JP2004334023 A JP 2004334023A JP 2004334023 A JP2004334023 A JP 2004334023A JP 2006146461 A JP2006146461 A JP 2006146461A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- signal
- input
- control device
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】マイクロコンピュータがEEPROMとデータの通信動作中、外部操作によるリセット信号を受付けなくするデータ処理装置を提供する。
【解決手段】マイクロコンピュータ1とEEPROM2は、I2Cバスによって接続され、クロック信号に同期してデータ通信する。リセット制御回路4は、クロック信号の有無を検出する検知部13と、検知部13の検出結果に基づいてリセットスイッチ3から出力されたリセット信号のマイクロコンピュータ1への入力の禁止または許可するように動作するスイッチ部12とを備え、データ通信中であればリセットスイッチ3からのリセット信号の入力を禁止する。
【選択図】図1
【解決手段】マイクロコンピュータ1とEEPROM2は、I2Cバスによって接続され、クロック信号に同期してデータ通信する。リセット制御回路4は、クロック信号の有無を検出する検知部13と、検知部13の検出結果に基づいてリセットスイッチ3から出力されたリセット信号のマイクロコンピュータ1への入力の禁止または許可するように動作するスイッチ部12とを備え、データ通信中であればリセットスイッチ3からのリセット信号の入力を禁止する。
【選択図】図1
Description
本発明は、互いにデータ通信を行う制御装置と内部機器とを備え、外部操作によりリセット入力が可能なデータ処理装置に関するものである。
従来、互いにデータ通信を行う制御装置と内部機器とを備えたデータ処理装置は、非特許文献1で開示されているリセット制御回路が備えられ、外部からの操作によってリセットが可能とされている。
図5は従来のデータ処理装置の全体回路図、図6は従来の通信動作中にリセットがかかった時のタイムチャートを示す図である。
リセット制御回路を備えたデータ処理装置としては、図5に示すように、マイクロコンピュータ1と、EEPROM2と、外部に設けられたリセットスイッチ3とから構成される。マイクロコンピュータ1とEEPROM2とは、I2C(Inter−Integrated Circuit)バスを介して接続され、シリアルインターフェイスを通じて互いにシリアル通信を行う。マイクロコンピュータ1とEEPROM2との間でのシリアル通信では、夫々のバスラインをクロック信号とデータ信号とが送信される。図6に示すように、クロック信号の立ち上がりに同期して、データ信号から「1」または「0」が読取られる。
このデータの書込みや読出し等の通信動作中は、外部に設けられたリセットスイッチ3が押されると、マイクロコンピュータ1にリセット信号が入力され、即座にリセット処理がされる。しかし、EEPROM2は、一般的にこのようなリセット処理を行わない。
そのため、通信動作中にリセットがかかると、マイクロコンピュータ1は、すぐに対応して、リセット処理を行い、その後、再起動して通信を開始する。一方、EEPROM2では、動作を停止していないので、再開された通信によって転送されてきたデータの内容を読取ろうとする。
ところで、リセット処理によってマイクロコンピュータ1のクロック端子とデータ端子がハイインピーダンスとなり、図6に示す点線のように、クロック信号が不規則な位置で立ち上がるとともに、データ信号も立ち上がる。EEPROM2は、このクロック信号の変化をクロック信号の立ち上がりと認識して、データ信号中の「1」または「0」を検出する。その結果、誤ったデータが記録される。
このように、通信動作中のリセットにより、マイクロコンピュータ1のEEPROM2との通信端子が初期化されたり、あるいは、予期せぬ動作を行ってEEPROM2に意図しないパルスが入力され、誤書込や誤消去といった誤動作が起きる問題があった。
そこで、特許文献1では、通信動作中にマイコンがリセット処理されたら、そのリセット状態が解消された後、通信動作を継続して、シリアルデータを途中から検出しても、リセット信号によってシリアルデータにノイズが乗った内容であったらメモリアクセスが実行されないようにして、誤書込や誤消去といった誤動作を防止している。
トランジスタ技術2004年1月号(CQ出版、109頁) 特開2003―223372号公報
トランジスタ技術2004年1月号(CQ出版、109頁)
特許文献1では、マイクロコンピュータとEEPROMとの間にメモリ制御装置が介在して、動作中のリセットに対応している。このように、リセットは受付けるが、その後のデータ処理において不正なデータに対応できるようになっている。しかし、マイクロコンピュータとEEPROMとが直接通信している場合には、リセットを受付けることによる問題は、依然として解消されていない。
そこで、本発明は、制御装置と内部機器との間で通信動作中には、外部操作によるリセット信号を受付けなくして、誤動作の発生を防止できるデータ処理装置の提供を目的とする。
上記目的を達成するために、本発明は、リセットをかけるリセット手段と、データの移動を伴う動作を行っているか否かを検出する動作検出手段と、動作中にリセット手段によってリセットがかけられたとき、該リセットを禁止するリセット禁止手段とを備え、動作の終了が検出されたら、リセットをかけることを特徴とする。
動作検出手段は、読込みや書込み等のデータ処理を伴う動作を行っているか否かを常時検出している。リセット手段によるリセットがかかったとき、動作中であることが検出されると、リセット禁止手段は、リセット手段からの入力を遮断することによって、リセットを一時的に保留する。そして、動作検出手段によって動作の終了が検出されたとき、リセット手段からの入力を許可し、リセット処理を開始させる。これにより、動作中にリセットがかかっても、その実行が延期され、動作中にリセットされることによる弊害が生じない。
また、互いにデータ通信を行う制御装置と内部機器とを備えたデータ処理装置であって、外部から前記制御装置にリセットをかけるリセット手段と、前記制御装置と前記内部機器との間で通信動作を行っているか否かを検出する動作検出手段と、前記通信動作中にリセット手段によってリセットがかけられたとき、該リセットを禁止するリセット禁止手段とを備え、前記通信動作が終了したとき、リセット禁止手段の動作を解除することを特徴とする。
動作検出手段は、制御装置と内部機器との間での通信信号の有無を監視する。例えば、制御装置と内部機器との間で行うデータ通信にクロック信号を含んでいる場合は、クロック信号を検出する。すなわち、動作検出手段は、通信動作中であれば必ず存在するクロック信号を検出するので、通信動作を行っているか否かの判断をすることができる。また、制御装置でデータ移動を伴う動作が行われている場合、制御装置が動作検出手段を有することになる。制御装置は、内部での動作を認識することにより、通信動作を行っているが否かを判断できる。
リセット禁止手段は、リセット手段から出力されたリセット信号の制御装置への入力を阻止するように動作するスイッチ部と、通信動作が終了したとき、リセット信号の制御装置への入力を許可するようにスイッチ部の動作を解除するリセット許容手段を備える。
スイッチ部は、動作検出手段の情報に基づいて、リセット信号が通るラインを電気的または機械的に切り離すか、あるいは、接続する。制御装置と内部機器との間で通信動作を行っている場合、リセット手段からリセットがかかっても制御装置へのリセット信号の入力を遮断する。そして、通信動作が終了したとき、リセット許容手段によって、リセット手段から出力されたリセット信号は、制御装置に入力され、制御装置はリセットされる。
なお、制御装置が自己の動作を検出する場合、通信動作中、制御装置は、リセット禁止信号をスイッチ部に出力する。リセット手段からのリセット信号は、制御装置への入力が阻止される。そして、通信動作が終了すると、制御装置は、リセット禁止信号の出力を停止して、スイッチ部の動作を解除する。これによって、リセット信号は、制御装置に入力され、制御装置はリセットされる。
以上の説明で明らかなように、通信動作中にリセットがかけられた場合、このリセットが禁止され、通信動作を終了させてからリセットをかけることができる。これによって、通信動作中のデータ処理を正常に行うことができ、リセットによる誤動作で生じるデータのエラーをなくすことができる。
特に、バックアップ用のメモリに対するシリアル通信によるデータ処理を行うとき、通信途中のリセットによるバックアップデータの誤書込を防止することができるので、再起動したときの誤動作を防止することができる。
[第1実施形態]
以下、本発明の第1実施形態を図面に基づいて説明する。図1は本発明にかかる第1実施形態のデータ処理装置の全体回路図、図2は第1実施形態の通信動作中にリセットがかかった時のタイムチャートを示す図である。
以下、本発明の第1実施形態を図面に基づいて説明する。図1は本発明にかかる第1実施形態のデータ処理装置の全体回路図、図2は第1実施形態の通信動作中にリセットがかかった時のタイムチャートを示す図である。
データ処理装置は、図1に示すように、制御装置であるマイクロコンピュータ1と、内部機器であるEEPROM2と、リセット手段であるリセットスイッチ3と、マイクロコンピュータ1へのリセット信号の入力を禁止または許可するリセット制御回路4とを備えている。
マイクロコンピュータ1とEEPROM2とは、SDAライン(データ伝送路)10およびSCLライン(クロック伝送路)11の2本のバスラインから構成されるI2Cバスによって接続される。
マイクロコンピュータ1は、SDAライン10に接続され、データを入出力するデータ入出力端子5と、SCLライン11に接続され、クロック信号を入出力するクロック信号入出力端子6と、リセットスイッチ3からのリセット信号を入力するためのリセット信号入力端子7とを備える。
EEPROM2は、マイクロコンピュータ1と同様に、SDAライン10に接続され、データを入出力するデータ入出力端子8と、SCLライン11に接続され、クロック信号を入出力するクロック信号入出力端子9とを備える。
上記構成により、マイクロコンピュータ1とEEPROM2との間において、シリアル通信が行われる。クロック信号は、マイクロコンピュータ1が出力し、データ信号は、マイクロコンピュータ1、EEPROM2のどちらからも送信する。そして、クロック信号に同期し、データ信号が送信されると、クロック信号の立ち上がりに同期し、データが読取られる。
リセット制御回路4では、入力側にSCLライン11およびリセットスイッチ3からの入力ラインが接続され、出力側がマイクロコンピュータ1のリセット信号入力端子7に接続される。リセット制御回路4は、SCLライン11にクロック信号が流れているか否かを検知する検知部13と、検知部13の検出結果に基づいてリセットスイッチ3から出力されたリセット信号のマイクロコンピュータ1への入力の禁止または許可するように動作するスイッチ部12とを備える。すなわち、リセット制御回路4は、通信動作中にリセットスイッチ3によってリセットがかけられたとき、リセットを禁止するリセット禁止機能、および、クロック信号が無くなったとき、通信動作が終了したと判断して、リセット禁止機能の動作を解除するリセット許容機能を有する。
検知部13は、NOT回路14a、14bと、ダイオードD1と抵抗R1、R2、R3と、コンデンサC1とから構成される。抵抗R1と抵抗R2とコンデンサC1とで積分回路が構成される。2つのNOT回路14a、14bの間に積分回路が接続され、この積分回路において、ダイオードD1と抵抗R1との直列接続体に対して、抵抗R2が並列に接続される。抵抗R2の抵抗値は抵抗R1の抵抗値より大きく設定される。
積分回路では、クロック信号の入力に応じて、コンデンサC1の充電、放電が行われる。クロック信号が入力されると、コンデンサC1に充電される。この時、NOT回路14aから出力される電流は、抵抗値の低い抵抗R1を通じて流れ、コンデンサC1が充電される。クロック信号の入力がなくなると、コンデンサC1から放電される。このとき、放電電流は、ダイオードD1に規制されるため、抵抗値の高い抵抗R2を通って放電される。
ここで、抵抗R1の抵抗値より抵抗R2の抵抗値が高く設定されているため、コンデンサC1と抵抗R2との時定数がコンデンサC1と抵抗R1との時定数よりも大となる。そのため、クロック信号に応じた一定時間での充電量と放電量とを比べると、充電量が放電量よりも多くなる。したがって、コンデンサC1が放電中に次のクロック信号の入力があるので、再び充電が開始される。上記のように構成された積分回路では、クロック信号が入力されている間、ある一定レベルL以上の出力電圧を保つことができる。
スイッチ部12は、シュミットトリガNOT回路15とNAND回路16とから構成され、シュミットトリガNOT回路15に入力ラインが接続され、NAND回路16の出力側がマイクロコンピュータ1のリセット入力端子7に接続される。NAND回路16の一方の入力側に検知部13NOT回路14bが接続され、他方の入力側にシュミットトリガNOT回路15が接続される。NAND回路16は、クロック信号の有無に基づく入力とリセット信号に基づく入力との論理積に応じて、リセットの禁止あるいは許容を決定する。
リセットスイッチ3は、外部に設けられたタクトスイッチである。リセットスイッチ3とスイッチ部12のシュミットトリガNOT回路15とを結ぶ入力ラインに定電源が抵抗を介して接続される。なお、コンデンサC2はリセットスイッチ3をONにしたときのチャタリングを防止するために設けられている。
次に、通信動作中にリセットをかけるときのリセット制御回路の動作を図2に基づいて説明する。なお、図2中に示すa点〜e点は、図1中に示すa点〜e点に対応する。また、電圧が高い(高電圧)場合は論理レベルを「1」とし、電圧が低い(低電圧)場合は論理レベルを「0」とする。
マイクロコンピュータ1とEEPROM2との間でデータ通信が開始すると、a点には、論理レベルが「0」あるいは「1」のクロック信号が交互に入力される。論理レベル「0」のクロック信号がa点を通ってNOT回路14aに入力されると、NOT回路14aによって反転され、論理レベル「1」の信号が出力される。
NOT回路14bからの出力は、ダイオードD1、抵抗R1を通ってコンデンサC1に充電され、b点での信号レベルが徐々に上昇する。通信動作の開始から時間T1が経過すると、コンデンサC1の充電量が一定量を超え、b点における積分回路の出力が一定レベルLに達する。すると、NOT回路14bに論理レベル「1」の信号が入力される。
また、論理レベル「1」のクロック信号がa点を通ってNOT回路14aに入力されると、NOT回路14aから論理レベル「0」の信号が出力される。このとき、積分回路では、コンデンサC1が抵抗R2を通じて放電する。b点での信号レベルが徐々に下降する。しかし、上記した積分回路の特性によって信号レベルは、一定レベルL以下にはならない。このように、クロック信号の入力があるときの検知部13の出力は、論理レベル「0」の信号となり、NAND回路16に出力される。
一方、リセットスイッチ3は、操作されていないので、リセット信号の入力はなく、定電源からの出力がシュミットトリガNOT回路15によって反転され、d点に論理レベル「0」の信号が出力される。
スイッチ部では、NAND回路16が2つの入力に対して、表1にしたがって、論理レベル「1」の信号を出力する。マイクロコンピュータ1のリセット入力端子7に、論理レベル「1」の信号が入力される。ここで、マイクロコンピュータ1は、リセット信号入力端子7に、論理レベル「0」の信号の入力があった場合、リセット信号が入力されたと判断し、論理レベル「1」の信号の入力があった場合、リセット信号の入力が無いと判断する。
そして、通信動作中に、リセットスイッチ3がONされると、接点が閉じ、シュミットトリガNOT回路15に論理レベル「0」の信号が入力される。シュミットトリガNOT回路15から反転された信号が出力され、論理レベル「1」の信号が、NAND回路16に入力される。この時、クロック信号の入力はあるので、NAND回路16の出力は、論理レベル「1」の信号のままである。そのため、マイクロコンピュータ1は、リセットを行わない。なお、リセットスイッチ3は、ONの状態、すなわち、リセットスイッチ3を押された状態を保持しているものとする。
通信動作が終了すると、クロック信号の入力がなくなる。a点からの論理レベル「1」の信号が検知部13に入力される。すると、コンデンサC1は、放電を始め、b点での信号レベルが下降していく。その信号レベルが下限レベルL1に達すると、NOT回路14bは、論理レベル「1」の信号を出力する。すなわち、通信動作の終了から時間T2経過した時点で、検知部13は、クロック信号の入力がなくなったと検知する。この時間T2は、クロック信号の1パルス分の時間幅より長い時間とされる。このように、クロック信号の入力がなくなった時点から動作終了と判断するまでにタイムラグを設けることにより、通信動作の終了を確実に検知できる。なお、下限レベルL1は、積分回路の時定数とクロック信号のタイミングに応じて設定される。
検知部13が、動作終了と判断したとき、c点では、論理レベル「1」の信号となり、NAND回路16に入力される。一方、リセットスイッチ3からの入力は、論理レベル「1」の信号であるので、NAND回路16からの出力は、論理レベル「0」の信号となる。スイッチ部12のこの出力信号が、マイクロコンピュータ1のリセット入力端子7に入力されると、マイクロコンピュータ1は、リセット信号が入力されたと認識する。そして、マイクロコンピュータ1は、リセット処理が可能となる。リセットスイッチ3がOFFされるとリセット処理が開始され、リセットがかかる。
以上のように、マイクロコンピュータ1とEEPROM2との間で通信動作中にリセットがかけられても、マイクロコンピュータ1は、すぐにリセットを行わない。この間に通信動作が終了するので、マイクロコンピュータ1およびEEPROM2は、正常にデータ処理を行える。したがって、通信に伴うデータ処理を正常に行うことができ、リセットによる誤動作で生じるデータのエラーをなくすことができる。
[第2実施形態]
次に、第2実施形態のデータ処理装置を図3、図4に基づいて説明する。図3は第2実施形態のデータ処理装置の全体回路図、図4は第2実施形態の通信動作中にリセットがかかった時のタイムチャートを示す図である。
次に、第2実施形態のデータ処理装置を図3、図4に基づいて説明する。図3は第2実施形態のデータ処理装置の全体回路図、図4は第2実施形態の通信動作中にリセットがかかった時のタイムチャートを示す図である。
本データ処理装置では、図3に示すように、検知部の構成が第1実施形態のものとは異なる。その他の構成は、第1実施形態の構成と同様である。すなわち、マイクロコンピュータ1が通信動作中であるか否かを検知する検知機能を有している。マイクロコンピュータ1の内部では、通信動作に伴ってクロック信号を出力する。このクロック信号を出力するために内部処理を行うので、マイクロコンピュータ1は、通信動作を行っていることを認識できる。
また、マイクロコンピュータ1は、通信動作中にリセットがかけられたときに、リセット信号の入力を禁止するリセット信号禁止機能と、通信動作が終了すると、リセット信号の入力を許可するリセット許容機能とを有する。これらの機能により、マイクロコンピュータ1は、リセット信号入力の禁止あるいは許容のための信号をDISABLE信号出力端子17からスイッチ部12に出力する。スイッチ部12のNAND回路16には、論理レベル「0」のリセット禁止信号、あるいは、論理レベル「1」のリセット許容信号が入力される。
マイクロコンピュータ1は、EEPROM2と通信動作を開始するとき、リセット信号が出力され、EEPROM2との通信動作が行われる。リセット禁止信号は、通信動作中、常に出力される。そのため、リセットスイッチ3がONして、NAND回路16にリセット信号に基づく論理レベル「1」の信号が入力されても、NAND回路16は、論理レベル「1」の信号を出力する。したがって、マイクロコンピュータ1は、リセット信号が入力されていないことになり、リセットはかからないので、正常にデータ処理を行える。
通信動作が終了すると、マイクロコンピュータ1は、終了時点から時間T2経過したときに、リセット禁止信号の出力を停止して、リセット許可信号を出力する。すると、NAND回路16の出力は、論理レベル「0」の信号となり、この出力信号がマイクロコンピュータ1のリセット信号入力端子7に入力され、マイクロコンピュータ1はリセット処理を行う。このように、通信動作が終了してから、マイクロコンピュータ1にリセット信号が入力されたことになり、マイクロコンピュータ1にリセットがかかる。したがって、データ処理には、何らリセットによる影響が及ばず、正常に通信動作を終了してからリセットを行える。また、通信動作終了後のリセット開始のタイミングである時間T2を任意に設定することができるので、通信動作に伴うデータ処理を終えてから即座にリセットをかけることができ、マイクロコンピュータ1は、すばやく正常な状態に復帰できる。
なお、本発明は、上記実施形態に限定されるものではなく、本発明の範囲内で修正、変更を加えることができるのは勿論である。制御装置と内部機器との組み合わせとして、同一回路基板上に設けられたマイクロコンピュータと不揮発性メモリとを挙げているが、マイクロコンピュータとこれに制御されるIC、メインマイコンとサブマイコンといったように、同一の電気機器内に設けられたものとしてもよい。あるいは、1チップ化されたマイクロコンピュータ内におけるCPUと内部メモリといったものであってもよい。
また、動作としては、データ通信に限らず、データに基づく演算処理やデータ加工が挙げられる。また、検知部としては、カウンタを用いて、クロック信号を検出してもよい。
スイッチ部として、フォトカプラ、リレー、トランジスタ、入切スイッチ等のように電気的、あるいは、機械的にリセットスイッチからマイクロコンピュータへのラインを接続したり、切り離したりしてもよい。
スイッチ部として、フォトカプラ、リレー、トランジスタ、入切スイッチ等のように電気的、あるいは、機械的にリセットスイッチからマイクロコンピュータへのラインを接続したり、切り離したりしてもよい。
さらに、リセットスイッチをONしたときに、スイッチ部へのリセット信号の入力を維持するラッチ回路を設けてもよい。これにより、通信動作中にリセットボタンを押したとしても、通信動作が終了するまでリセットスイッチを押しつづけなくてよい。検知部が通信動作の終了を検知したら、すぐにマイクロコンピュータをリセットすることができる。
1 マイクロコンピュータ
2 EEPROM
3 リセットスイッチ
4 リセット制御回路
5 データ入出力端子
6 クロック信号入力端子
7 リセット信号入力端子
8 データ入出力端子
9 クロック信号入力端子
10 SDAライン
11 SCLライン
12 スイッチ部
13 検知部
14 NOT回路
15 シュミットトリガNOT回路
16 NAND回路
17 DISABLE信号出力端子
T 時間
L 充電量レベル
L1 下限レベル
2 EEPROM
3 リセットスイッチ
4 リセット制御回路
5 データ入出力端子
6 クロック信号入力端子
7 リセット信号入力端子
8 データ入出力端子
9 クロック信号入力端子
10 SDAライン
11 SCLライン
12 スイッチ部
13 検知部
14 NOT回路
15 シュミットトリガNOT回路
16 NAND回路
17 DISABLE信号出力端子
T 時間
L 充電量レベル
L1 下限レベル
Claims (5)
- リセットをかけるリセット手段と、データの移動を伴う動作を行っているか否かを検出する動作検出手段と、動作中にリセット手段によってリセットがかけられたとき、該リセットを禁止するリセット禁止手段とを備え、動作の終了が検出されたら、リセットをかけることを特徴とするデータ処理装置。
- 互いにデータ通信を行う制御装置と内部機器とを備えたデータ処理装置であって、外部から前記制御装置にリセットをかけるリセット手段と、前記制御装置と前記内部機器との間で通信動作を行っているか否かを検出する動作検出手段と、前記通信動作中にリセット手段によってリセットがかけられたとき、該リセットを禁止するリセット禁止手段とを備え、前記通信動作が終了したとき、リセット禁止手段の動作を解除することを特徴とするデータ処理装置。
- 制御装置が動作検出手段を有し、リセット禁止手段は、リセット手段から出力されたリセット信号の前記制御装置への入力を阻止するように動作するスイッチ部を有し、前記制御装置は、通信動作を検出している間、前記スイッチ部にリセット禁止信号を出力して、前記スイッチ部を動作させることを特徴とする請求項2に記載のデータ処理装置。
- クロック信号を含む通信信号によって互いにデータ通信を行う制御装置と内部機器とを備えたデータ処理装置であって、外部から前記制御装置にリセットをかけるリセット手段と、前記クロック信号の有無により前記制御装置と前記内部機器との間で前記通信動作を行っているか否かを検出する動作検出手段と、前記通信動作中にリセット手段によってリセットがかけられたとき、該リセットを禁止するリセット禁止手段と、前記クロック信号が無くなったとき、前記通信動作が終了したと判断して、リセット禁止手段の動作を解除するリセット許容手段とを備えたことを特徴とするデータ処理装置。
- 動作検出手段は、クロック信号を検知する検知部を有し、リセット禁止手段は、リセット手段から出力されたリセット信号の制御装置への入力を阻止するように動作するスイッチ部を有し、前記検知部が前記クロック信号を検知している間、前記スイッチ部が動作して、前記リセット信号の前記制御装置への入力が阻止されることを特徴とする請求項4に記載のデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004334023A JP2006146461A (ja) | 2004-11-18 | 2004-11-18 | データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004334023A JP2006146461A (ja) | 2004-11-18 | 2004-11-18 | データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006146461A true JP2006146461A (ja) | 2006-06-08 |
Family
ID=36626082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004334023A Pending JP2006146461A (ja) | 2004-11-18 | 2004-11-18 | データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006146461A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008165536A (ja) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | 情報処理装置,記憶部誤書込み防止方法,および情報処理システム |
JP2013110641A (ja) * | 2011-11-22 | 2013-06-06 | Sumitomo Electric Ind Ltd | 光トランシーバ |
-
2004
- 2004-11-18 JP JP2004334023A patent/JP2006146461A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008165536A (ja) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | 情報処理装置,記憶部誤書込み防止方法,および情報処理システム |
JP2013110641A (ja) * | 2011-11-22 | 2013-06-06 | Sumitomo Electric Ind Ltd | 光トランシーバ |
US9166693B2 (en) | 2011-11-22 | 2015-10-20 | Sumitomo Electric Industries, Ltd. | Optical transceiver having reset sequence |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9246342B2 (en) | Charging system for portable electronic equipment | |
JP4201629B2 (ja) | 誤書込み防止回路および該誤書込み防止回路を含む半導体装置 | |
JP5900598B1 (ja) | 二次電池保護回路、二次電池保護装置及び電池パック、並びにデータ書き込み方法 | |
US20160179187A1 (en) | I/O Interface-Based Signal Output Method and Apparatus | |
TWI430064B (zh) | 車輛用電子控制裝置(一) | |
JP5609810B2 (ja) | 電子機器、画像形成装置 | |
US10050540B2 (en) | Protection circuit and method for flyback power converter | |
JP5459275B2 (ja) | 電源回路、その電源回路を有するフラッシュメモリシステム、及び電源供給方法 | |
JP6492740B2 (ja) | 電池保護回路、電池保護装置及び電池パック | |
JP2006146461A (ja) | データ処理装置 | |
CN107370196B (zh) | 充电装置及充电方法 | |
US20160179713A1 (en) | Semiconductor integrated circuit and device detection system provided with the same | |
US10536141B2 (en) | Semiconductor device | |
US9633718B1 (en) | Nonvolatile memory device | |
US5870623A (en) | I/O port for determining accidents in an external device | |
JP2005309652A (ja) | マイクロコントローラ | |
JP3114645B2 (ja) | メモリセル装置のリセット制御回路 | |
CN111722555B (zh) | 电力管理设备和电力管理系统 | |
JP2018101193A (ja) | 携帯可能電子装置、及びicカード | |
JP5738724B2 (ja) | トリミング回路、システム、判定プログラム、確認方法、及び判定方法 | |
CN111722555A (zh) | 电力管理设备和电力管理系统 | |
JPS61148554A (ja) | C−mos使用のメモリ装置 | |
CN111290887A (zh) | 中断输出装置和电子设备 | |
CN111290888A (zh) | 中断输出的方法 | |
CN111857301A (zh) | 具有时限除错模式的装置及其时限除错方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080930 |