JP2006140423A - Focus ring, plasma etcher and plasma etching method - Google Patents
Focus ring, plasma etcher and plasma etching method Download PDFInfo
- Publication number
- JP2006140423A JP2006140423A JP2004331071A JP2004331071A JP2006140423A JP 2006140423 A JP2006140423 A JP 2006140423A JP 2004331071 A JP2004331071 A JP 2004331071A JP 2004331071 A JP2004331071 A JP 2004331071A JP 2006140423 A JP2006140423 A JP 2006140423A
- Authority
- JP
- Japan
- Prior art keywords
- focus ring
- region
- plasma
- etching
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000001020 plasma etching Methods 0.000 title claims description 27
- 238000005530 etching Methods 0.000 claims abstract description 58
- 239000007795 chemical reaction product Substances 0.000 claims abstract description 53
- 230000003746 surface roughness Effects 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 16
- 239000007789 gas Substances 0.000 claims description 51
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- 229910052736 halogen Inorganic materials 0.000 claims description 3
- 150000002367 halogens Chemical class 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000009467 reduction Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 54
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000002245 particle Substances 0.000 description 10
- 230000009471 action Effects 0.000 description 8
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- -1 silicon halide Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
- H01J37/32642—Focus rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、例えば半導体ウエハなどの基板に対してプラズマによりエッチングを行い、例えば基板表面にトレンチを形成するプラズマエッチング装置に用いられるフォーカスリング及びプラズマエッチング装置並びにプラズマエッチング方法に関する。 The present invention relates to a focus ring, a plasma etching apparatus, and a plasma etching method used in a plasma etching apparatus that etches a substrate such as a semiconductor wafer with plasma and forms a trench on the surface of the substrate.
デジタルTV、DVDレコーダ、デジタルスチルカメラなどのデジタル家電向けにロジックデバイス混載DRAMが商業的に重要な意味を持ち始め、半導体産業の主要なジャンルを形成しつつある。ロジックデバイスの場合、0.18μm技術によって1000万ゲート規模のデバイスが1つのLSIに集積されるようになり、CPUをはじめとする各種のLSIを1個のシリコンチップ上に搭載したシステム・オン・チップ(SOC)が登場した。SOCを実現するために必要な混載技術は、個々のLSIがそれぞれの性能を最大に引き出されており、かつ、最小限のプロセスステップ数で実現するものである。 Logic device embedded DRAMs have become commercially important for digital home appliances such as digital TVs, DVD recorders, and digital still cameras, and are forming a major genre in the semiconductor industry. In the case of logic devices, devices with a scale of 10 million gates have been integrated into a single LSI using 0.18 μm technology. Various systems and other LSIs including a CPU are mounted on a single silicon chip. Chip (SOC) has appeared. The embedded technology necessary for realizing the SOC is that each LSI has its performance maximized and is realized with the minimum number of process steps.
DRAMのメモリセルは、縦横に格子状に走るワード線とビット線(デジット線)との交差点に配置されている。このメモリセルは、1個の選択トランジスタ(NMOSトランジスタ)とこれに直列配置されたキャパシタ(容量素子)からなっている。即ち、DRAMのメモリセルは、電荷(データ)を蓄積するキャパシタとデータの入出力を制御してスイッチの役割をする1個のトランジスタとの2つの素子から構成されている。このようなDRAMセル構造の特徴である容量素子には、大別して2つのタイプがある。1つは、スタック容量セルであり、蓄積容量をトランジスタ上に配置して電極面積を大きくする。もう1つはトレンチ容量セルであり、蓄積容量をシリコン基板内部に形成する。 A DRAM memory cell is arranged at an intersection of a word line and a bit line (digit line) running in a grid pattern vertically and horizontally. This memory cell is composed of one selection transistor (NMOS transistor) and a capacitor (capacitance element) arranged in series therewith. That is, a DRAM memory cell is composed of two elements: a capacitor for accumulating electric charges (data) and a single transistor that functions as a switch by controlling data input / output. There are roughly two types of capacitive elements that are characteristic of such a DRAM cell structure. One is a stack capacity cell, and the storage capacity is arranged on the transistor to increase the electrode area. The other is a trench capacitor cell, in which a storage capacitor is formed inside the silicon substrate.
トレンチ容量セルは表面平坦性が良く、容量膜形成の酸化等の高温熱処理はトランジスタを形成する前に行うため、ロジックデバイスプロセスとの整合性が非常に良い。また、トレンチセルの場合はトレンチ形成工程が終了してからMOSFET形成プロセスが始まるため、MOSFET形成プロセスがDRAMセル形成プロセスから影響を受けることが少ない。この点は、DRAM混載技術におけるトレンチセルの利点である。一方短所は、高誘電率膜を容量絶縁膜として使用できないので、蓄積容量値を大きくするためにより深いトレンチを形成する必要がある。また、セルトランジスタのソース・ドレインと蓄積電極の接続も微細化すると難しくなり、0.18μm世代以降の加工は非常に難しくなるのでより深くトレンチを掘削することが求められている。このことをDT(Deep Trench:深溝)技術という。 The trench capacitance cell has good surface flatness, and high-temperature heat treatment such as oxidation for forming the capacitance film is performed before the transistor is formed, so that the compatibility with the logic device process is very good. In the case of a trench cell, the MOSFET formation process starts after the trench formation step is completed, and therefore the MOSFET formation process is less affected by the DRAM cell formation process. This is an advantage of the trench cell in the DRAM mixed technology. On the other hand, since a high dielectric constant film cannot be used as a capacitor insulating film, it is necessary to form a deeper trench in order to increase the storage capacitance value. Further, the connection between the source / drain of the cell transistor and the storage electrode becomes difficult when miniaturized, and the processing after the 0.18 μm generation becomes very difficult, so that it is required to deepen the trench. This is called DT (Deep Trench) technology.
従来のシリコン基板表面に形成される内蔵パワーMOSFETでは基板表面の極狭い領域のみを使用しており、高電圧を制御する必要性から電極間隔縮小に限界があり、低オン抵抗化の妨げとなっていた。このDT技術では、シリコン基板にトレンチ(溝)を形成しMOSFETを立体的に形成することで、高電圧制御に必要な電極間隔を深さ方向に設け、数十Vの素子耐圧でデバイスピッチを縮小することができる。 A conventional built-in power MOSFET formed on the surface of a silicon substrate uses only a very narrow area on the surface of the substrate, and there is a limit to reducing the electrode interval due to the necessity of controlling a high voltage, which hinders the reduction of the on-resistance. It was. In this DT technology, trenches (grooves) are formed in a silicon substrate, and MOSFETs are three-dimensionally formed, thereby providing an electrode interval necessary for high voltage control in the depth direction and a device pitch with an element breakdown voltage of several tens of volts. Can be reduced.
このDT(溝又は穴)の加工については、特にアスペクト比(溝又は穴の縦横の比)と断面形状が問題になる。この場合、アスペクト比は10以上が望ましく、また断面形状については、滑らかな平面からなる側壁部を備え、この側壁部の傾斜角が略0度(垂直)で、且つ底部が半円形に窪んだ形状(ボトムラウンド)を呈しているのが理想的である。このようにDTではより高度かつ正確な異方性エッチングが求められている。ここで、ボトムラウンドが望まれる理由は、後の絶縁膜埋込み工程での処理が容易になるためである。また、側壁部の傾斜角は絶縁膜埋込み工程で堆積膜のカバレッジが悪くなる可能性があるので処理を容易にするためにテーパ角をつける場合もある。 Regarding the processing of the DT (groove or hole), the aspect ratio (ratio of the length or width of the groove or hole) and the cross-sectional shape are particularly problematic. In this case, the aspect ratio is preferably 10 or more, and the cross-sectional shape is provided with a side wall portion formed of a smooth plane, the side wall portion has an inclination angle of approximately 0 degrees (vertical), and the bottom portion is recessed in a semicircular shape. Ideally, it has a shape (bottom round). Thus, in DT, more sophisticated and accurate anisotropic etching is required. Here, the reason why the bottom round is desired is that processing in a later step of embedding an insulating film becomes easy. Further, since the coverage of the deposited film may be deteriorated in the insulating film embedding process, the inclination angle of the side wall portion may be tapered in order to facilitate processing.
このようなシリコンウエハに対するトレンチ加工技法の一種にプラズマエッチングによる方法があり、このプロセスにおいては、単結晶シリコン層に対して例えば窒化シリコン膜をマスクとして異方性プラズマエッチングを行っている。この場合、ハロゲンを含むエッチングガスである塩素(Cl2)ガスや臭化水素(HBr)ガスに微量の酸素(O2)ガスを添加することで、Cl2やHBrによるエッチング作用を得ているが、エッチング反応生成物であるSiClx、SiBrxがO2の供給により酸化してSiO2となり、これがエッチング部位の側壁に堆積することでエッチングに対する保護作用も得ている。 One kind of trench processing technique for such a silicon wafer is a plasma etching method. In this process, anisotropic plasma etching is performed on a single crystal silicon layer using, for example, a silicon nitride film as a mask. In this case, an etching effect by Cl2 or HBr is obtained by adding a trace amount of oxygen (O2) gas to chlorine (Cl2) gas or hydrogen bromide (HBr) gas which is an etching gas containing halogen. The reaction products SiClx and SiBrx are oxidized by the supply of O2 to become SiO2, and this is deposited on the side wall of the etching site, thereby obtaining a protective action against etching.
しかし単結晶シリコン層はエッチストップのための下地層が無いため、ウエハ中心付近とウエハ外縁とでエッチングレートが異なるとトレンチの深さについてウエハ面内での均一性が悪くなってしまう。特にウエハ外縁では反応生成物の堆積が多く、深さ方向のエッチングレートがエッチングの時間の経過と共に低下していくことが避けられない。何故ならトレンチが深くなるにつれて被エッチング部位の底部に届くラジカルの入射角度の範囲が狭くなり、ラジカルの密度が低下するためである。 However, since the single crystal silicon layer does not have a base layer for etching stop, if the etching rate is different between the vicinity of the wafer center and the outer edge of the wafer, the uniformity of the trench depth in the wafer surface is deteriorated. In particular, reaction products are often deposited on the outer edge of the wafer, and it is inevitable that the etching rate in the depth direction decreases as the etching time elapses. This is because as the trench becomes deeper, the range of the incident angle of radicals reaching the bottom of the etched portion becomes narrower, and the radical density decreases.
一方シリコンウエハに対してプラズマエッチングを行うためには、実際には図6に示すように、載置台11に載置されたシリコンウエハ12の周囲を囲むようにフォーカスリングなどと呼ばれているリング部材13が設けられている。このフォーカスリング13は、例えば石英などの絶縁材からなり、シリコンウエハの周縁部付近のプラズマの形状を調整する役割を持っている。このフォーカスリング13は、表面が一様に鏡面仕上げ加工されている。何故ならフォーカスリング13の表面が荒れていると反応生成物が堆積し、この堆積物が舞い上がってウエハWの裏面や側面に付着するからである。ここで本発明者は、ウエハ外縁部では反応生成物の堆積が多いことからトレンチの深さの面内均一性が悪いという要因と、フォーカスリングが鏡面加工されていることとが関連していることを突き止めた。
On the other hand, in order to perform plasma etching on a silicon wafer, actually, as shown in FIG. 6, a ring called a focus ring or the like is formed so as to surround the periphery of the
プラズマを用いてトレンチ加工する技術としては、特許文献1が知られている。この特許文献1には、HBr(臭化水素)ガスを主成分とし、これにSF6(六フッ化イオウ)ガス、SiF4(四フッ化シリコン)ガスが加わり、更にHe(ヘリウム)ガス、O2(酸素)ガスを添加して混合ガスとし、この混合ガスを処理ガスとして用い、シリコン酸化膜をマスクとしてシリコンにトレンチ加工することが記載されているが、上述の課題を解決できるものではない。
本発明はこのような事情に基づいてなされたものであり、その目的は、基板に対してプラズマによりエッチングして凹部例えばトレンチを形成するあたり、反応生成物の付着の程度をほどよく調整して、良好なエッチングを行うことのできるフォーカスリング、このフォーカスリングを用いたプラズマエッチング装置及びプラズマエッチング方法を提供することにある。 The present invention has been made based on such circumstances, and its purpose is to moderately adjust the degree of adhesion of reaction products when forming recesses, for example, trenches, by etching the substrate with plasma. Another object of the present invention is to provide a focus ring capable of performing good etching, a plasma etching apparatus and a plasma etching method using the focus ring.
この発明は、プラズマエッチングによりシリコンウエハ表面にトレンチ加工するにあたって、フォーカスリングを新しいものに交換した後、使用時間の長さによりエッチング速度の面内均一性に若干差異があり、特に使用開始の初期にはシリコンウエハの外縁部における深さ方向のエッチングレート(エッチング速度)が中央部よりも顕著に遅いことに着眼し、使用開始初期のフォーカスリングの表面を調べた結果に基づいてなされたものである。即ち、そのフォーカスリングの表面における内側寄りでは、ほとんど消耗していないのに対し、外側寄りでは消耗の程度が内側よりも大きかった。フォーカスリングは、既述のように表面が荒れていると反応生成物が付着し、この付着物の離脱によりシリコンウエハの側面や裏面にパーティクルが付着する要因になると考えられていたが、表面の各部位に着目しなければならないということが分かった。つまりフォーカスリングの外側寄りにおいて消耗の程度が大きく、その状態の方がシリコンウエハの中央部と外縁部との間のエッチングレートの差が小さいという事実は、シリコンウエハの側面や裏面へのパーティクル付着の要因がフォーカスリングの内側寄りの表面に付着する付着物であって、フォーカスリングの外側寄りの表面においては、むしろ荒れていて反応生成物を捕捉する方がその捕捉によりシリコンウエハの外縁部における反応生成物の堆積が抑えられ、当該外縁部のエッチングレートの低下を抑えることができるということである。本発明はこうした知見にもとづいてなされたものである。 In the present invention, when trench processing is performed on the surface of a silicon wafer by plasma etching, there is a slight difference in in-plane uniformity of the etching rate depending on the length of use time after replacing the focus ring with a new one. This is based on the result of examining the surface of the focus ring at the beginning of use, focusing on the fact that the etching rate (etching rate) in the depth direction at the outer edge of the silicon wafer is significantly slower than that in the center. is there. In other words, the inner side of the surface of the focus ring is hardly consumed, whereas the outer side is more consumed than the inner side. The focus ring was thought to cause reaction products to adhere to the surface of the silicon wafer when the surface was rough as described above. It turned out that it was necessary to pay attention to each part. In other words, the degree of wear is greater near the outside of the focus ring, and the fact that in this state the difference in etching rate between the center and outer edge of the silicon wafer is smaller is the fact that particles adhere to the side and back surfaces of the silicon wafer. Is a deposit that adheres to the inner surface of the focus ring. On the outer surface of the focus ring, it is rather rough and the reaction product is trapped by the trap at the outer edge of the silicon wafer. This means that deposition of reaction products can be suppressed and a decrease in the etching rate of the outer edge portion can be suppressed. The present invention has been made based on these findings.
具体的には本発明のフォーカスリングは、気密な処理容器内の載置台に載置された基板の表面に対してプラズマによりエッチングを行うプラズマエッチング装置に用いられ、前記基板の周囲を囲むように設けられたリング部材であるフォーカスリングにおいて、
表面における内側寄りには、当該領域にエッチング処理時の反応生成物が捕捉されない程度に平均表面粗さRaが小さく仕上げ加工された第1の領域を有し、
前記第1の領域よりも外側には、当該領域に前記反応生成物が捕捉される程度に平均表面粗さRaが大きく仕上げ加工された第2の領域を有することを特徴とする。
Specifically, the focus ring of the present invention is used in a plasma etching apparatus that performs etching with plasma on the surface of a substrate placed on a mounting table in an airtight processing container, and surrounds the periphery of the substrate. In the focus ring that is the ring member provided,
Near the inside of the surface, the region has a first region finished with a small average surface roughness Ra to such an extent that reaction products during the etching process are not trapped,
Outside the first region, there is a second region finished to have an average surface roughness Ra large enough to capture the reaction product in the region.
第1の領域が「エッチング処理時の反応生成物が捕捉されない程度に平均表面粗さRaが小さく仕上げ加工された」とは、例えば鏡面加工されて平均表面粗さRaが0.1以下程度の極めて平坦性が良い状態を意味する。どのように平坦性を良くしても、完全な平坦化は実現できないため、必ず微視的にみれば反応生成物の粒子は例えば分子レベル程度で付着するが、平坦性が良好で有ればその堆積の程度は極めて小さく、堆積物が剥がれて基板の例えば裏面や側面に舞い戻って付着してもパーティクルとして何ら問題が起こらない。第1の領域はこのような状態であることが必要であり、本発明者は、第1の領域の平均表面粗さRaが0.1以下であれば、その後使用されてプラズマにより消耗されても、エッチング処理時の反応生成物が捕捉されない程度の状態を十分長い間維持できることを実験で掴んでいる。 The first region is “finished with a small average surface roughness Ra to such an extent that a reaction product during the etching process is not trapped” means that the first surface is mirror-finished and the average surface roughness Ra is about 0.1 or less, for example. It means a state with extremely good flatness. No matter how good the flatness is, complete flattening cannot be realized. Therefore, if microscopically, the particles of the reaction product adhere to the molecular level, for example, but if the flatness is good, The degree of deposition is extremely small, and even if the deposit peels off and returns to and adheres to, for example, the back surface or the side surface of the substrate, no problem occurs as particles. The first region needs to be in such a state, and if the average surface roughness Ra of the first region is 0.1 or less, the inventor will use the first region and be consumed by plasma. However, it has been experimentally grasped that a state in which a reaction product during the etching process is not trapped can be maintained for a sufficiently long time.
また第2の領域が「反応生成物が捕捉される程度に平均表面粗さRaが大きく仕上げ加工された」とは、次のような状態を指す。第1の領域よりも外側領域全体を第1の領域と同じような平滑度にすると、反応生成物が捕捉されず、このため基板の外縁部において反応生成物の堆積量が多くなり、エッチングの保護作用を過剰に果たす結果となって、凹部例えばトレンチのエッチングレートが遅くなって、基板中央部と外縁部との間で凹部の深さが不均一になる。しかし第2の領域を形成してその部位の平滑度を悪くしていくと、そこに反応生成物が捕捉される結果、凹部のエッチングレートが遅くなる程度が小さくなり、基板中央部と外縁部との間で凹部の深さの均一性が向上する。従ってこのような効果が得られる程度に表面が粗く仕上げられている状態であり、例えば砂ずり仕上げなどにより平均表面粗さRaが3.2以下に加工された状態である。更に言い換えれば、フォーカスリングの内側寄りは例えば研磨されて平均表面粗さRaが小さくなるように鏡面加工され、その外側には明らかに当該平均表面粗さRaよりも大きい平均表面粗さRaに仕上げられている状態は、この発明のフォーカスリングに相当するといえる。 The second region “finished with a large average surface roughness Ra to such an extent that the reaction product is captured” refers to the following state. If the entire outer region of the first region is made smoother than the first region, the reaction product is not trapped, so that the amount of reaction product deposited on the outer edge of the substrate is increased, and etching is not performed. As a result of excessive protection, the etching rate of the recess, for example, the trench is slowed, and the depth of the recess becomes uneven between the central portion of the substrate and the outer edge portion. However, when the second region is formed and the smoothness of the portion is deteriorated, the reaction product is trapped there, and as a result, the extent to which the etching rate of the concave portion is reduced is reduced, and the central portion and the outer edge portion of the substrate are reduced. The uniformity of the depth of the recess is improved. Accordingly, the surface is finished to such an extent that such an effect is obtained, and the average surface roughness Ra is processed to be 3.2 or less by, for example, sand-slip finishing. Furthermore, in other words, the inner side of the focus ring is polished, for example, to be mirror-finished so that the average surface roughness Ra is reduced, and the outer surface is finished to an average surface roughness Ra that is clearly larger than the average surface roughness Ra. This state can be said to correspond to the focus ring of the present invention.
そしてフォーカスリングは、使用したときにプラズマに曝されることにより消耗していくが、表面における消耗の程度は、内側領域よりも外側領域の方が大きい。このためフォーカスリングを装置に組み込んでプラズマに曝したときに消耗の程度が変わる部位を第1の領域と第2の領域との境界として設定することが望ましい。 The focus ring is consumed when exposed to plasma when it is used, but the degree of wear on the surface is greater in the outer region than in the inner region. For this reason, it is desirable to set as a boundary between the first region and the second region a portion where the degree of wear changes when the focus ring is incorporated in the apparatus and exposed to plasma.
他の発明は、気密な処理容器内の載置台に載置された基板の表面に対してプラズマによりエッチングを行うプラズマエッチング装置において、前記基板の周囲を囲むように、本発明のフォーカスリングを設けたことを特徴とする。そしてハロゲンを含むエッチングガスと酸素ガスとの混合ガスによりシリコン層をエッチングする場合には、エッチングにより生成されたハロゲン化シリコンが酸素と反応して二酸化シリコンが生成され、この反応生成物が凹部内に堆積されてエッチングの保護作用を果たすことから、本発明は、このようなプロセスには好適である。 Another aspect of the present invention is a plasma etching apparatus for etching a surface of a substrate mounted on a mounting table in an airtight processing container by plasma, and the focus ring of the present invention is provided so as to surround the periphery of the substrate. It is characterized by that. When the silicon layer is etched with a mixed gas of halogen-containing etching gas and oxygen gas, the silicon halide produced by the reaction reacts with oxygen to produce silicon dioxide, and the reaction product is formed in the recess. The present invention is suitable for such a process because it is deposited on the substrate and serves as an etching protective function.
本発明によれば、フォーカスリングの表面全体の平滑性を高くするのではなく、表面の内側寄りに平均表面粗さRaの小さい領域を形成して反応生成物の堆積を抑え、これにより基板の裏面や側面へのパーティクルの付着を低減させる一方、外側寄りに平均表面粗さRaが大きい領域を形成して反応生成物を捕捉堆積させ、これにより基板の外縁部における反応生成物の堆積を抑えて当該外縁部におけるエッチングレートの低減を抑制するようにしている。従って基板に対するパーティクル汚染を抑えることができ、また基板の中央部と外縁部との間でのエッチングレートの均一性を高め、例えばエッチングにより形成される凹部の深さについて面内均一性の高い処理を行うことができる。 According to the present invention, instead of increasing the smoothness of the entire surface of the focus ring, a region having a small average surface roughness Ra is formed near the inside of the surface to suppress the deposition of reaction products, thereby While reducing the adhesion of particles to the back and side surfaces, the reaction product is captured and deposited by forming a region with a large average surface roughness Ra on the outer side, thereby suppressing the deposition of the reaction product on the outer edge of the substrate. Thus, a reduction in the etching rate at the outer edge is suppressed. Therefore, particle contamination to the substrate can be suppressed, and the uniformity of the etching rate between the central portion and the outer edge portion of the substrate is improved, for example, the processing with high in-plane uniformity for the depth of the recess formed by etching. It can be performed.
以下に、本発明に係るフォーカスリングを用いたプラズマエッチング装置の実施の形態として、マグネトロン方式の反応性イオンエッチング装置を例にとって説明する。図中2は例えばアルミニウムなどの導電性部材からなる気密な処理容器であり、この処理容器2は接地されている。また当該処理容器2には、エッチングを行うための処理ガスを導入するためのガス供給部であるガスシャワーヘッドを兼ねた上部電極3と、基板例えばシリコンウエハ(以下ウエハという)Wを載置するための下部電極を兼ねた載置台4とが互いに対向するようにして設けられている。
Hereinafter, a magnetron type reactive ion etching apparatus will be described as an example of a plasma etching apparatus using a focus ring according to the present invention. In the figure,
また処理容器2の底部には排気管21が接続されており、この排気管21には真空排気手段例えばターボ分子ポンプやドライポンプなどの真空ポンプ22が接続されている。更に処理容器2の側壁には、開閉自在なゲートバルブ23を備えた、ウエハWの搬入又は搬出するための開口部23aが設けられている。
An exhaust pipe 21 is connected to the bottom of the
前記上部電極3の下面側には、ガス供給路31例えば配管とバッファ室31aを介して連通する多数のガス拡散孔32が穿設されており、前記載置台4上に載置されたウエハWに向かって所定の処理ガスを噴射可能なように構成されている。前記ガス供給路31は、その基端側がガス供給系33に接続されており、このガス供給系33は、処理ガスである例えばHBrガス、NF3(三フッ化窒素)ガス及び酸素ガスの供給源、バルブや流量調整部などの供給制御機器などを備えている。また上部電極3には、整合器34を介して高周波電力を供給するための高周波電源部35が接続されている。なお上部電極3は処理容器2の側壁部分とは絶縁部材36により絶縁されている。
On the lower surface side of the upper electrode 3, a number of gas diffusion holes 32 communicating with a
前記載置台4は、導電性部材例えばアルミニウムなどから構成された本体部分40とこの本体部分の上に設けられた静電チャック41とを備えている。この静電チャック41の内部には例えば箔状の電極41aが設けられており、この電極41aにはスイッチ42を介して直流電源43が接続され、直流電圧(チャック電圧)を印加することで静電力によりウエハWが静電チャック41の表面に静電吸着されることとなる。本体部分40内には図示していないが温調を行うための温調手段が設けられており、この温調手段の温調作用とプラズマからの熱とによりウエハWが予め設定した温度に維持されることになる。
The mounting table 4 includes a
また静電チャック41の表面には、載置台4とウエハWとの間に形成されたわずかな隙間の伝熱効率を高めるための伝熱用ガス例えばヘリウムガス(He)をウエハWの裏面に向かって噴射し、中央部から外に伝熱用ガスを広げるための多数の噴射口44が穿設されている。これら噴射口44は載置台4内を通過する伝熱用ガス供給路45を介して伝熱用ガス供給部46に連通している。また前記載置台4には、整合器47を介してバイアス用の電力を印加する高周波電源部48が接続されている。なお載置台4の内部には、図示しない搬送アームに対してウエハWの受け渡しを行うことが可能な図示しない昇降ピンが設けられている。
Further, on the surface of the
また静電チャック41の周囲には、当該静電チャック41に吸着保持されたウエハWの周囲を囲むように絶縁材例えば石英からなる例えばリング幅Lが約64mmのフォーカスリング5が設けられている。載置台4の本体部分40の上部には、組み立て体のネジなどを保護するための絶縁性の保護リング49が設けられており、フォーカスリング5は、この保護リング49及び本体部分40に跨ってこれらの上に設けられていると共に、内縁に段部が形成されていて、載置台4よりも外側に突出しているウエハ周縁部位の下側に食い込んだ形状に構成されている。
Around the
そしてこのフォーカスリング5は、内縁から径方向外側に例えば32mm離れたポイントPを境界としてそれよりも内側領域及び外側領域を夫々第1の領域f1及び第2の領域f2とし、次のように表面が仕上げられている。第1の領域f1は
エッチング処理時の反応生成物例えばシリコンと酸素との化合物が捕捉されない程度に平均表面粗さRaが小さく仕上げ加工され、また第2の領域f2は、反応生成物が捕捉される程度に平均表面粗さRaが大きく仕上げ加工されている。これらの意味については既に「課題を解決するための手段」の項目にて詳述した通りであり、具体的には第1の領域f1は例えばポリッシングにより平均表面粗さRaが例えば0.1に加工され、また第2の領域f2は例えば砂ずり仕上げにより平均表面粗さRaが3.2以下例えば1.6に加工されている。既述のように第1の領域f1の平均表面粗さRaが0.1以下であれば、その後使用されてプラズマにより消耗されても、エッチング処理時の反応生成物が捕捉されない程度の状態を十分長い間維持できる。第2の領域f2については、平均表面粗さRaがあまり大きくなるとかなり大きな粒子も付着し、デポ付着(反応生成物の付着)が多すぎて均一性が悪くなるため、3.2を越えないことが好ましい。
The focus ring 5 has a point P that is, for example, 32 mm away from the inner edge in the radial direction outside as a boundary, and an inner region and an outer region are defined as a first region f1 and a second region f2, respectively. Is finished. The first region f1 is finished so that the average surface roughness Ra is small enough that a reaction product, for example, a compound of silicon and oxygen, is not captured during the etching process, and the reaction product is captured in the second region f2. The average surface roughness Ra is finished to such a degree that These meanings have already been described in detail in the section “Means for Solving the Problems”. Specifically, the first region f1 has an average surface roughness Ra of, for example, 0.1 by polishing, for example. The second region f2 is processed to have an average surface roughness Ra of 3.2 or less, for example, 1.6, for example, by sand-slip finishing. As described above, when the average surface roughness Ra of the first region f1 is 0.1 or less, the reaction product during the etching process is not trapped even if it is used and consumed by plasma after that. It can be maintained for long enough. As for the second region f2, if the average surface roughness Ra is too large, considerably large particles also adhere, and there are too many deposits (adhesion of reaction products), resulting in poor uniformity, so that it does not exceed 3.2. It is preferable.
既述のように本発明は、表面全体を鏡面仕上げしたフォーカスリング5を用い、長時間プラズマエッチングを行って表面を調べたところ、内側からある距離だけ離れた部位から急激に平均表面粗さRaが大きくなっており、その状態ではウエハWの外縁部のエッチングレートの落ち込みの程度が小さいという事実に着目したものであることから、平均表面粗さRaが急激に大きくなるポイントを第1の領域f1と第2の領域f2との境界として、初めからそのような表面状態を作り出しておくことが好ましい。 As described above, according to the present invention, when the surface is examined by performing plasma etching for a long time using the focus ring 5 having a mirror-finished entire surface, the average surface roughness Ra is rapidly increased from a part away from the inside by a certain distance. In this state, attention is focused on the fact that the degree of the etching rate drop at the outer edge of the wafer W is small. The point at which the average surface roughness Ra suddenly increases is the first region. It is preferable to create such a surface state from the beginning as a boundary between f1 and the second region f2.
図1に戻って、他の部位に関して記載しておくと、処理容器2の内壁には、反応生成物が当該内壁面に付着するのを防止するためにデポシールドなどと呼ばれている例えば石英などからなる保護筒61が設けられ、また載置台4の側面にも反応生成物の付着を防止するカバー体62が設けられている。63はバッフル板であり、真空排気の均一化を図るものである。更に処理容器2の外周側には、処理雰囲気に所定の磁場を形成するために例えば多数の永久磁石をリング状に配列してなるからなる磁石部64、65が上下に設けられている。
Returning to FIG. 1 and describing other parts, the inner wall of the
次に上述のプラズマ処理装置を用いて基板例えばウエハWの表面をプラズマ処理する手順について以下に説明する。先ずゲートバルブ23を開放し、基板であるウエハWを図示しない搬送アームにより処理容器2内に搬入し、載置台4の表面に図示しない昇降ピンの作用によりウエハWを載置すると共にゲートバルブ23を閉じ、所定の圧力に維持しながらエッチングガスである例えばHBrガス及びNF3ガスと微量のO2ガスとを上部電極3であるガスシャワーヘッドから処理容器2内に供給する。このとき処理容器2内に供給されたエッチングガスは、ウエハWの表面に沿って径方向外方に向かって流れ、載置台4の周囲から排気される。
Next, a procedure for plasma processing the surface of a substrate, for example, the wafer W, using the above-described plasma processing apparatus will be described below. First, the
続いて静電チャック41にチャック電圧を印加しウエハWを静電吸着した後、伝熱用ガスであるHeガスをウエハWの裏面側に供給する。しかる後、高周波電源部35オンにして上部電極3及び載置台である下部電極4との間に高周波電圧を印加してエッチングガスをプラズマ化すると共に、高周波電源部48をオンにしてバイアス用の電力がウエハWに印加されることでプラズマ中の活性種がウエハWに高い垂直性をもって衝突する。そしてフォーカスリング5の作用によりプラズマの広がりが抑えられウエハWの外縁部の活性種の濃度が小さくならないようになっている。
Subsequently, after a chuck voltage is applied to the
図3(a)は、処理対象となっている基板であるウエハWの表面部であり、単結晶のシリコン層71の上に、後工程のCMP(化学的機械的研磨)工程時のストッパのためのシリコン窒化膜(Si3N4膜)72及びエッチング時のマスク(ハードマスク)であるBSG膜(ボロンドープ非結晶酸化シリコン膜)73がこの順に積層されている。この表面部がプラズマに曝されることで、シリコン層71がエッチングされていく。またウエハWはプラズマから入熱されるが、載置台4は図示しない冷却手段により冷却されていてそのバランスにより、設定温度に維持されることになる。そしてシリコン層71のエッチングは、HBrガス及びNF3ガスにより切削されていくと共に、その反応生成物であるSiClx、SiBrxがO2により酸化されてSiO2などの酸化物となって被エッチング部位である凹部内に付着し、これにより側壁面が保護されて横方向のエッチングが抑えられながら深さ方向にエッチングが進んでいく。図3(b)はシリコン層71がエッチングされてトレンチ74が形成された状態を示しており、トレンチ74は例えば深さ7.5μm、アスペクト比が4.0である。
FIG. 3A shows a surface portion of a wafer W, which is a substrate to be processed, on a single
また処理条件の一例を挙げると、処理容器2内の圧力は2.66Pa(200mTorr)、高周波電源部35のパワーは2100W、高周波電源部48のパワーは900W、ウエハWの温度は80℃、HBrガス、NF3ガス及びO2ガスの流量は300/32/18sccmに設定される。
As an example of processing conditions, the pressure in the
ここでエッチングにより生成された反応生成物は、ウエハWの表面から舞い上がって外部に流れるが、フォーカスリング5の第2の領域f2は表面が粗いので当該領域f2に反応生成物の一部が捕捉され堆積される。図4(a)はこのような状態のイメージを示すものであり、反応生成物の粒子100を誇張して描いてある。ウエハWの外縁部及びフォーカスリング5の表面付近は、反応生成物が舞っていて、両者の間を反応生成物の一部が往き来していると考えられる。このためフォーカスリング5により反応生成物が捕捉されることにより、概略的に言えばその分だけウエハWの外縁部における被エッチング部位に付着する反応生成物が少なくなる。
Here, the reaction product generated by the etching rises from the surface of the wafer W and flows to the outside. However, since the surface of the second region f2 of the focus ring 5 is rough, a part of the reaction product is captured in the region f2. And deposited. FIG. 4A shows an image of such a state, and the
これに対して図4(b)は、フォーカスリング5の表面全体を鏡面仕上げとして高い平滑性に形成した場合を示し、表面に飛来した反応生成物は捕捉されずに舞い上がり、その一部がウエハWの外縁部に舞い戻って行く。ウエハWの外縁部においては、元々反応生成物の付着量が多く、エッチングの保護作用が強すぎる傾向にあることから、この実施の形態ではフォーカスリング5の捕捉作用により保護作用が緩和され、結果としてエッチングレートの低下が抑制され、ウエハWの中央部と外縁部との間におけるトレンチの深さの不均一性が緩和され、面内均一性の向上が図れる。なお処理容器2の内部は定期的にクリーニングされ、フォーカスリング5に堆積されている反応生成物は除去され、堆積物の剥がれによるパーティクルの発生を防止している。
On the other hand, FIG. 4B shows the case where the entire surface of the focus ring 5 is formed as a mirror finish with high smoothness, and the reaction product flying on the surface rises without being trapped, and a part of it rises. Return to the outer edge of W and go back. At the outer edge portion of the wafer W, the amount of reaction products originally attached is large, and the etching protection action tends to be too strong. In this embodiment, the protection action is alleviated by the trapping action of the focus ring 5, and as a result As a result, the decrease in the etching rate is suppressed, the nonuniformity of the trench depth between the central portion and the outer edge portion of the wafer W is alleviated, and the in-plane uniformity can be improved. The inside of the
更にまたフォーカスリング5の内側よりの第1の領域f1は平滑度が高いので反応生成物が実質付着せず、このためウエハWの外縁近傍に反応生成物が堆積してそれが舞い戻ってウエハWの裏面や側面に付着しパーティクル汚染となる現象が抑えられる。 Furthermore, the first region f1 from the inside of the focus ring 5 has high smoothness, so that the reaction product does not substantially adhere to it, so that the reaction product is deposited near the outer edge of the wafer W and returns to the wafer W. Phenomenon that adheres to the back and side surfaces and causes particle contamination can be suppressed.
上述の実施の形態によれば、フォーカスリング5の表面において、内側寄りの第1の領域f1の平坦性を高くして反応生成物が堆積しないようにし、その外側の第2の領域f2については粗くして反応生成物を捕捉堆積するようにしているので、上述のようにウエハWのパーティクル汚染を抑えかつウエハWの外縁部のエッチレートの低下が抑制されてエッチング処理について高い面内均一性を得ることができる。 According to the embodiment described above, on the surface of the focus ring 5, the flatness of the first region f1 closer to the inner side is increased so that the reaction product does not accumulate, and the second region f2 outside the second region f2 Since the reaction products are trapped and deposited so as to be rough, as described above, the particle contamination of the wafer W is suppressed, and the decrease in the etch rate of the outer edge of the wafer W is suppressed, and the etching process has high in-plane uniformity. Can be obtained.
本発明では、エッチングの対象としてシリコン層にトレンチを形成する処理に限らず、絶縁膜中に配線層を形成するための凹部を形成する場合にも適用できる。この場合には、ウエハWの外縁部において反応生成物の堆積が低減されるので、反応生成物による過剰な保護作用を抑制し、エッチング形状を悪化させることを抑えられる。そしてフォーカスリングの材質としては、絶縁材に限られず、プラズマを広げるために導電体あるいは半導体を用いてもよい。更にまたエッチングガスとしては上述のガスに限られるものではなく、酸素ガスを添加しない場合でも、反応生成物が発生するエッチングに対して適用できる。 The present invention is not limited to the process of forming a trench in a silicon layer as an object of etching, but can also be applied to the case where a recess for forming a wiring layer is formed in an insulating film. In this case, the deposition of the reaction product is reduced at the outer edge portion of the wafer W, so that an excessive protective action by the reaction product can be suppressed and deterioration of the etching shape can be suppressed. The material of the focus ring is not limited to an insulating material, and a conductor or semiconductor may be used to spread plasma. Furthermore, the etching gas is not limited to the above gas, and can be applied to etching in which a reaction product is generated even when oxygen gas is not added.
続いて本発明の効果を確認するために行った実施例について説明する。上述の実施の形態にて述べたフォーカスリング5について、表面全体を鏡面仕上げにして平均表面粗さRaを0.05とし、これを図1のプラズマエッチング装置に装着し、図3(a)に記載した表面部を有するウエハWついて上述の実施の形態の処理条件で1800枚処理して各々トレンチを形成し、合計のエッチング処理時間が30時間になったところでフォーカスリング5を取り外してその表面を調べた。その結果、
フォーカスリング5の内縁から径方向外側5mmまでの領域S0は平均表面粗さRaが0.8であり、
フォーカスリング5の前記領域S0から外側32mmまでの領域S1は平均表面粗さRaが0.15であり、
フォーカスリング5の前記領域S1から外側60mmまでの領域S2は平均表面粗さRaが0.36であった。
Next, examples performed to confirm the effects of the present invention will be described. With respect to the focus ring 5 described in the above embodiment, the entire surface is mirror-finished and the average surface roughness Ra is set to 0.05, and this is mounted on the plasma etching apparatus of FIG. About 1800 wafers W having the described surface portion are processed under the processing conditions of the above-described embodiment to form trenches, and when the total etching processing time is 30 hours, the focus ring 5 is removed and the surface is removed. Examined. as a result,
The area S0 from the inner edge of the focus ring 5 to the radially outer side 5 mm has an average surface roughness Ra of 0.8,
The area S1 from the area S0 of the focus ring 5 to the outside 32 mm has an average surface roughness Ra of 0.15,
The average surface roughness Ra of the region S2 from the region S1 of the focus ring 5 to the outer side of 60 mm was 0.36.
図5(a)〜(c)は夫々領域S0、S1、S2の表面の高さを測定したデータである。フォーカスリング5における内縁付近はプラズマ密度(活性種の密度)が高いため、激しい消耗を避けることができないが、内縁から少し離れた領域S1においては平均表面粗さRaが0.15とあまり消耗していないことが分かる。そしてフォーカスリング5の外側寄りの領域S2は再び消耗の程度が大きくなっている。このように内側寄りの領域S1に比べて外側寄りの領域S2の方が消耗の程度が大きい理由は、プラズマの流速が早いことから新鮮な活性種が多いためであると考えられる。 FIGS. 5A to 5C show data obtained by measuring the surface heights of the regions S0, S1, and S2, respectively. Since the plasma density (active species density) is high in the vicinity of the inner edge of the focus ring 5, it is impossible to avoid violent wear. However, in the region S1 that is a little away from the inner edge, the average surface roughness Ra is very low, 0.15. I understand that it is not. The area S2 near the outside of the focus ring 5 is again heavily consumed. The reason why the outer region S2 is more consumed than the inner region S1 is considered to be because there are many fresh active species because the plasma flow rate is high.
一方エッチングの状態を検査すると、初期の頃のウエハWについては、中央部に比べて外縁部のエッチレートは39.5nm/分だけ小さくなっているが、30時間経過後におけるウエハWについては、中央部に比べて外縁部のエッチレートは35.6nm/分だけ小さくなっており、エッチレートの均一性が向上している。前記領域S1の平均表面粗さRaは0.15であって、この状態はかなり平滑性が高く、反応生成物を捕捉堆積できないが、その外側寄りの領域S2の平均表面粗さRaは0.36であって、この状態においては、反応生成物を捕捉堆積できる。 On the other hand, when the etching state is inspected, the wafer W in the early stage has a lower etch rate of 39.5 nm / min than the center, but the wafer W after 30 hours has passed. The etch rate of the outer edge portion is smaller by 35.6 nm / min than the center portion, and the uniformity of the etch rate is improved. The average surface roughness Ra of the region S1 is 0.15, and this state is very smooth, and the reaction product cannot be trapped and deposited. However, the average surface roughness Ra of the region S2 near the outside is 0.1. In this state, the reaction product can be trapped and deposited.
従ってフォーカスリング5の表面において内側寄りに平均表面粗さRaが小さい領域を形成し、外側寄りに平均表面粗さRaが大きい領域を形成することが有効であることが理解される。そして例えばフォーカスリング5の製造時に内側寄りの領域S0及びS1の平均表面粗さRaを例えば0.1以下としておけば、例えば400時間装置を使用しても、反応生成物が堆積されてウエハW側に舞い戻る作用が抑えられる状態を維持できる。また外側寄りの領域S2の平均表面粗さRaを例えば0.36に加工しておけば、使用開始時から反応生成物を堆積捕捉する作用が得られ、その結果面内均一性の良好な処理を行うことができる。 Therefore, it is understood that it is effective to form a region having a small average surface roughness Ra on the inner side and a region having a large average surface roughness Ra on the outer side on the surface of the focus ring 5. For example, if the average surface roughness Ra of the inner regions S0 and S1 is set to 0.1 or less, for example, when the focus ring 5 is manufactured, the reaction product is deposited and the wafer W is deposited even if the apparatus is used for 400 hours, for example. The state where the action of returning to the side is suppressed can be maintained. Further, if the average surface roughness Ra of the outer region S2 is processed to 0.36, for example, an action of accumulating and capturing reaction products from the beginning of use can be obtained, and as a result, processing with good in-plane uniformity is obtained. It can be performed.
W ウエハ
2 処理容器
21 排気管
23 ゲートバルブ
3 上部電極
32 ガス噴射孔
33 ガス供給系
35 高周波電源部
4 載置台
40 本体部分
41 静電チャック
46 伝熱用ガスの供給源
48 高周波電源部
5 フォーカスリング
f1 第1の領域
f2 第2の領域
23 Gate valve 3
33
Claims (6)
表面における内側寄りには、当該領域にエッチング処理時の反応生成物が捕捉されない程度に平均表面粗さRaが小さく仕上げ加工された第1の領域を有し、
前記第1の領域よりも外側には、当該領域に前記反応生成物が捕捉される程度に平均表面粗さRaが大きく仕上げ加工された第2の領域を有することを特徴とするフォーカスリング。 In the focus ring, which is a ring member used to surround the periphery of the substrate, used in a plasma etching apparatus that performs etching with plasma on the surface of the substrate mounted on a mounting table in an airtight processing container,
Near the inside of the surface, the region has a first region finished with a small average surface roughness Ra to such an extent that reaction products during the etching process are not trapped,
A focus ring having a second region that is finished to have an average surface roughness Ra large enough to capture the reaction product in the region outside the first region.
前記基板の周囲を囲むように、請求項1ないし3のいずれか一つのフォーカスリングを設けたことを特徴とするプラズマエッチング装置。 In a plasma etching apparatus that performs etching with plasma on the surface of a substrate mounted on a mounting table in an airtight processing container,
4. A plasma etching apparatus according to claim 1, wherein the focus ring is provided so as to surround the periphery of the substrate.
6. The plasma etching method according to claim 5, wherein the silicon layer is etched with a mixed gas of an etching gas containing halogen and an oxygen gas.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004331071A JP4645167B2 (en) | 2004-11-15 | 2004-11-15 | Focus ring, plasma etching apparatus and plasma etching method. |
TW094137494A TWI384545B (en) | 2004-11-15 | 2005-10-26 | Focusing ring, plasma etch device and plasma etching method |
KR1020050104040A KR100686763B1 (en) | 2004-11-15 | 2005-11-02 | Focus ring, plasma etching apparatus and plasma etching method |
US11/270,461 US7618515B2 (en) | 2004-11-15 | 2005-11-10 | Focus ring, plasma etching apparatus and plasma etching method |
CNB200510123269XA CN100456433C (en) | 2004-11-15 | 2005-11-15 | Focus ring, plasma etching apparatus and plasma etching method |
US12/491,962 US8192577B2 (en) | 2004-11-15 | 2009-06-25 | Focus ring, plasma etching apparatus and plasma etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004331071A JP4645167B2 (en) | 2004-11-15 | 2004-11-15 | Focus ring, plasma etching apparatus and plasma etching method. |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006140423A true JP2006140423A (en) | 2006-06-01 |
JP4645167B2 JP4645167B2 (en) | 2011-03-09 |
Family
ID=36621012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004331071A Expired - Fee Related JP4645167B2 (en) | 2004-11-15 | 2004-11-15 | Focus ring, plasma etching apparatus and plasma etching method. |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4645167B2 (en) |
KR (1) | KR100686763B1 (en) |
CN (1) | CN100456433C (en) |
TW (1) | TWI384545B (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008085027A (en) * | 2006-09-27 | 2008-04-10 | Mitsubishi Materials Corp | Silicone electrode plate with a few partices produced for plasma etching apparatus |
JP2009010017A (en) * | 2007-06-26 | 2009-01-15 | Mitsubishi Materials Corp | Focus ring for plasma etching apparatus generating fewer particles |
WO2011155479A1 (en) * | 2010-06-11 | 2011-12-15 | 株式会社 アルバック | Etching apparatus |
JP2014116566A (en) * | 2012-12-12 | 2014-06-26 | Tokyo Electron Ltd | Method for modifying electrostatic chuck and plasma processing device |
US8945413B2 (en) | 2010-01-22 | 2015-02-03 | Tokyo Electron Limited | Etching method, etching apparatus, and ring member |
JP7431260B2 (en) | 2022-01-13 | 2024-02-14 | Sppテクノロジーズ株式会社 | Substrate processing method |
JP7490687B2 (en) | 2022-01-13 | 2024-05-27 | Sppテクノロジーズ株式会社 | Substrate processing method |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102214567B (en) * | 2010-04-02 | 2013-05-29 | 中芯国际集成电路制造(上海)有限公司 | Method for forming grooves |
JP5642531B2 (en) * | 2010-12-22 | 2014-12-17 | 東京エレクトロン株式会社 | Substrate processing apparatus and substrate processing method |
JP2013033940A (en) * | 2011-07-07 | 2013-02-14 | Tokyo Electron Ltd | Plasma processing apparatus |
JP6552346B2 (en) * | 2015-09-04 | 2019-07-31 | 東京エレクトロン株式会社 | Substrate processing equipment |
CN108074788B (en) * | 2016-11-14 | 2021-07-23 | 台湾积体电路制造股份有限公司 | Semiconductor processing equipment and manufacturing method of semiconductor device |
CN106736881A (en) * | 2016-12-28 | 2017-05-31 | 苏州爱彼光电材料有限公司 | Wafer surface processing and treating method |
JP6991043B2 (en) * | 2017-11-22 | 2022-02-03 | 東京エレクトロン株式会社 | Board mount |
CN112750675A (en) * | 2019-10-30 | 2021-05-04 | 中芯国际集成电路制造(上海)有限公司 | Plasma etching device and initialization system and initialization method thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289003A (en) * | 2003-03-24 | 2004-10-14 | Seiko Epson Corp | Quartz ring, plasma processor and method for manufacturing semiconductor device |
JP2006032965A (en) * | 2004-07-20 | 2006-02-02 | Samsung Electronics Co Ltd | Semiconductor etching apparatus |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5560804A (en) * | 1991-03-19 | 1996-10-01 | Tokyo Electron Limited | Etching method for silicon containing layer |
JP3257741B2 (en) * | 1994-03-03 | 2002-02-18 | 東京エレクトロン株式会社 | Plasma etching apparatus and method |
EP0966028A1 (en) * | 1996-01-26 | 1999-12-22 | Matsushita Electronics Corporation | Semiconductor manufacturing apparatus |
US6447937B1 (en) * | 1997-02-26 | 2002-09-10 | Kyocera Corporation | Ceramic materials resistant to halogen plasma and components using the same |
JPH1161451A (en) * | 1997-08-25 | 1999-03-05 | Hitachi Chem Co Ltd | Focus ring of plasma etching equipment and plasma etching equipment |
JP4213790B2 (en) * | 1998-08-26 | 2009-01-21 | コバレントマテリアル株式会社 | Plasma-resistant member and plasma processing apparatus using the same |
US6447853B1 (en) * | 1998-11-30 | 2002-09-10 | Kawasaki Microelectronics, Inc. | Method and apparatus for processing semiconductor substrates |
-
2004
- 2004-11-15 JP JP2004331071A patent/JP4645167B2/en not_active Expired - Fee Related
-
2005
- 2005-10-26 TW TW094137494A patent/TWI384545B/en not_active IP Right Cessation
- 2005-11-02 KR KR1020050104040A patent/KR100686763B1/en active IP Right Grant
- 2005-11-15 CN CNB200510123269XA patent/CN100456433C/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289003A (en) * | 2003-03-24 | 2004-10-14 | Seiko Epson Corp | Quartz ring, plasma processor and method for manufacturing semiconductor device |
JP2006032965A (en) * | 2004-07-20 | 2006-02-02 | Samsung Electronics Co Ltd | Semiconductor etching apparatus |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008085027A (en) * | 2006-09-27 | 2008-04-10 | Mitsubishi Materials Corp | Silicone electrode plate with a few partices produced for plasma etching apparatus |
JP2009010017A (en) * | 2007-06-26 | 2009-01-15 | Mitsubishi Materials Corp | Focus ring for plasma etching apparatus generating fewer particles |
US8945413B2 (en) | 2010-01-22 | 2015-02-03 | Tokyo Electron Limited | Etching method, etching apparatus, and ring member |
US9441292B2 (en) | 2010-01-22 | 2016-09-13 | Tokyo Electron Limited | Etching method, etching apparatus, and ring member |
WO2011155479A1 (en) * | 2010-06-11 | 2011-12-15 | 株式会社 アルバック | Etching apparatus |
JPWO2011155479A1 (en) * | 2010-06-11 | 2013-08-01 | 株式会社アルバック | Etching device |
JP2014116566A (en) * | 2012-12-12 | 2014-06-26 | Tokyo Electron Ltd | Method for modifying electrostatic chuck and plasma processing device |
JP7431260B2 (en) | 2022-01-13 | 2024-02-14 | Sppテクノロジーズ株式会社 | Substrate processing method |
JP7490687B2 (en) | 2022-01-13 | 2024-05-27 | Sppテクノロジーズ株式会社 | Substrate processing method |
Also Published As
Publication number | Publication date |
---|---|
KR100686763B1 (en) | 2007-02-26 |
TW200627541A (en) | 2006-08-01 |
KR20060054137A (en) | 2006-05-22 |
CN1776889A (en) | 2006-05-24 |
JP4645167B2 (en) | 2011-03-09 |
TWI384545B (en) | 2013-02-01 |
CN100456433C (en) | 2009-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7618515B2 (en) | Focus ring, plasma etching apparatus and plasma etching method | |
TWI384545B (en) | Focusing ring, plasma etch device and plasma etching method | |
US9865472B2 (en) | Fabrication of a silicon structure and deep silicon etch with profile control | |
TWI774688B (en) | Manufacturing methods to protect ulk materials from damage during etch processing to obtain desired features | |
TWI497588B (en) | Plasma etching device and plasma etching method | |
KR101426105B1 (en) | Low-k damage avoidance during bevel etch processing | |
CN100521105C (en) | Plasma etching method | |
US9039909B2 (en) | Plasma etching method, semiconductor device manufacturing method and computer-readable storage medium | |
US9324569B2 (en) | Plasma etching method and plasma etching apparatus | |
TW201826386A (en) | Removal methods for high aspect ratio structures | |
US20060154486A1 (en) | Low-pressure removal of photoresist and etch residue | |
US20090221148A1 (en) | Plasma etching method, plasma etching apparatus and computer-readable storage medium | |
US20090203218A1 (en) | Plasma etching method and computer-readable storage medium | |
TWI692029B (en) | Plasma treatment method | |
JP2007194284A (en) | Plasma treatment method, plasma treatment device, and storage medium | |
US8177990B2 (en) | Etching method, plasma processing system and storage medium | |
JP2002025979A (en) | Method of manufacturing semiconductor integrated circuit device | |
US8642482B2 (en) | Plasma etching method, control program and computer storage medium | |
US9034772B2 (en) | Etching method | |
JP2007214299A (en) | Etching method | |
KR20190092310A (en) | Metal hard mask layers for processing of microelectronic workpieces | |
JP2005217240A (en) | Dry etching apparatus and method therefor | |
JP5011782B2 (en) | Semiconductor device manufacturing method, plasma processing apparatus, and storage medium. | |
JP4128365B2 (en) | Etching method and etching apparatus | |
US7387743B2 (en) | Etching method and apparatus, computer program and computer readable storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080304 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101109 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4645167 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |