JP2006140392A - Tape carrier and manufacturing method thereof, and semiconductor device and manufacturing method thereof - Google Patents
Tape carrier and manufacturing method thereof, and semiconductor device and manufacturing method thereof Download PDFInfo
- Publication number
- JP2006140392A JP2006140392A JP2004330515A JP2004330515A JP2006140392A JP 2006140392 A JP2006140392 A JP 2006140392A JP 2004330515 A JP2004330515 A JP 2004330515A JP 2004330515 A JP2004330515 A JP 2004330515A JP 2006140392 A JP2006140392 A JP 2006140392A
- Authority
- JP
- Japan
- Prior art keywords
- copper foil
- layer
- foil layer
- tape carrier
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、製造時には配線パターン(回路)の脱落が発生しない程度にベース材料との接着力を保持すると共に、半導体装置製造後にはベース材料を容易に剥離できるテープキャリア及びその製造方法、並びに、そのテープキャリアを用いた半導体装置及びその製造方法に関するものである。 The present invention maintains the adhesive force with the base material to such an extent that the wiring pattern (circuit) does not drop during manufacturing, and a tape carrier capable of easily peeling the base material after manufacturing the semiconductor device, and a manufacturing method thereof, and The present invention relates to a semiconductor device using the tape carrier and a manufacturing method thereof.
図5に、従来のテープキャリアの典型的な構造例を示す。
このテープキャリア29は、所定位置にパーフォレーションホール24及びビアホール25を設けた絶縁フィルム21の上に、接着剤22を介して所定の配線パターン27を設けたもので、該配線パターン27には表面処理層28が形成されている。
FIG. 5 shows a typical structure example of a conventional tape carrier.
This
図6に、このテープキャリアの製造方法を示す。
まず、ポリイミドフィルムに代表される絶縁フィルム21に接着剤22を貼り合わせてベース材料23とする(a)。
次に、パーフォレーションホール24やはんだボール接合用のホール(ビアホール)25の形成のためのプレス(打ち抜き)後(b)、銅箔26を貼り合わせる(c)。
更に、銅箔26を貼り合わせたベース材料23に、フォトエッチング法によりエッチングを施し、銅箔26を配線パターン27に加工する。最後に、金/ニッケルめっきやスズめっき等の表面処理層28を施し、テープキャリア29を製造する(d)。
FIG. 6 shows a method for manufacturing the tape carrier.
First, an adhesive 22 is bonded to an
Next, after pressing (punching) for forming the
Further, the
図7に、図5のテープキャリアを用いた従来の半導体装置の構造例を示す。
この半導体装置は、テープキャリア29のダイパッド30上にICチップ31が接合され、このICチップ31の電極端子部32とテープキャリア29の端子部33とが金ワイヤ34により接合され、テープキャリア29上面部全体が樹脂35で封止される一方、パッケージの外部端子として、テープキャリア29の裏面にビアホール25を介してはんだボール36が接合されて、半導体パッケージ37を形成している。
FIG. 7 shows a structural example of a conventional semiconductor device using the tape carrier of FIG.
In this semiconductor device, an
図8に、この半導体装置の製造方法を示す。
まず、図5に示したテープキャリア29を使用し(a)、テープキャリア29のダイパッド30上に、銀ペースト等を介してICチップ31を150℃程度の温度で加熱接合する。次にICチップ31上に形成された電極端子部32とテープキャリア29上に形成された端子部33とを金ワイヤ34により接合する(b)。
更に、テープキャリア29上面部全体を180℃程度に加熱して樹脂35で封止する。またテープキャリア29の裏面に、ビアホール25を介してはんだボール36を接合してパッケージの外部端子とし、半導体パッケージ37を完成させる(c)。
FIG. 8 shows a method for manufacturing this semiconductor device.
First, the
Further, the entire upper surface of the
しかし、このような従来技術により作製された半導体パッケージ37は、テープキャリア29のベース材料23(絶縁フィルム21+接着剤22)がそのままパッケージの一部として残る構成になるため、必然的にその層厚分が厚くなる。
However, the semiconductor package 37 manufactured by such a conventional technique has a structure in which the base material 23 (
このため、最近では、パッケージ組立後にテープキャリア29のベース材料23のみを剥離することにより銅箔回路の端子部の裏面を露出させ、その露出端子を外部端子として使用することにより、ベース材料23分の薄膜化を図ることが試みられている。
For this reason, recently, only the
しかし、このような方法において、接着剤22による接着力に反してベース材料23のみを剥離することは容易ではなく、仮に剥がせたとしても、銅箔回路の100%をパッケージの樹脂35側に残せるものではなかった。すなわち、ベース材料23剥離後の銅箔回路は樹脂35側に残る場合もあれば剥離するベース材料23とともに剥がれてしまう場合もあった。
However, in such a method, it is not easy to peel only the
一方、剥離性を高めるために、故意に弱い接着力の接着剤を使用してテープキャリアを作製した後、上記材料を剥離する方法もあるが、この場合、製造時におけるエッチング液や金めっき液等の湿式処理液が接着層へと浸透する可能性が高くなり、このため一部の回路の脱落等が発生し、テープキャリアとしての良品率低下の原因となってしまう。 On the other hand, in order to improve the peelability, there is also a method of deliberately peeling off the above material after producing a tape carrier using an adhesive having a weak adhesive force. In this case, an etching solution or a gold plating solution at the time of manufacture is also available. Such a wet processing solution such as the liquid penetrates into the adhesive layer, which causes a part of the circuit to drop off, resulting in a decrease in the yield rate of the tape carrier.
また、剥離性を高めるために、故意に弱い接着力を有する材料(銅/Ni合金)を基板と接触させてテープキャリアを作製した後、上記材料を剥離する方法もある(例えば、特許文献1参照)。
しかしながら、このような弱い接着力を有する材料を用いる方法ではベース材料との接着が不充分となり、テープキャリア製造工程中に配線パターン(回路)の脱落が生じる場合があった。 However, in the method using such a material having weak adhesive force, the adhesion with the base material becomes insufficient, and the wiring pattern (circuit) may be dropped during the tape carrier manufacturing process.
従って、本発明の目的は、テープキャリア製造時においては配線パターン(回路)の脱落が発生しない程度にベース材料と銅箔との接着力を強固に保持できると共に、半導体装置製造後にはベース材料を容易に剥離できるテープキャリア及びその製造方法を提供することにある。 Accordingly, the object of the present invention is to maintain the adhesive strength between the base material and the copper foil to such an extent that the wiring pattern (circuit) does not fall off when the tape carrier is manufactured. An object of the present invention is to provide a tape carrier that can be easily peeled and a method for producing the tape carrier.
また、本発明の他の目的は、ベース材料を容易に剥離でき、超薄型の構造が可能な半導体装置及びその製造方法を提供することにある。 Another object of the present invention is to provide a semiconductor device capable of easily peeling a base material and having an ultra-thin structure, and a manufacturing method thereof.
上記課題を解決するため、本発明のテープキャリアは、絶縁フィルム上に、接着剤層を介して、順に第1の銅箔層、剥離性金属層、第2の銅箔層からなる3層構造の導電性金属箔が所定の配線パターンで形成されてなることを特徴とする。 In order to solve the above problems, the tape carrier of the present invention has a three-layer structure comprising, in order, an insulating film, an adhesive layer, and a first copper foil layer, a peelable metal layer, and a second copper foil layer. The conductive metal foil is formed with a predetermined wiring pattern.
前記剥離性金属層を介した第1の銅箔層及び第2の銅箔層の密着強度は10〜100N/mの範囲内であることが好ましい。 The adhesion strength of the first copper foil layer and the second copper foil layer through the peelable metal layer is preferably in the range of 10 to 100 N / m.
前記第1の銅箔層及び前記第2の銅箔層の厚さがそれぞれ0.2〜40μm、前記剥離性金属層の厚さが0.01〜1.0μmであることが好ましい。 It is preferable that the thickness of the first copper foil layer and the second copper foil layer is 0.2 to 40 μm, respectively, and the thickness of the peelable metal layer is 0.01 to 1.0 μm.
前記第1の銅箔層及び前記第2の銅箔層が純銅からなり、前記剥離性金属層が銅合金またはニッケル、金、白金、パラジウム、ロジウム、コバルト、チタン、クロム、アルミニウムのいずれかの金属、またはそれらを少なくとも1種類以上含む合金からなることが好ましい。 The first copper foil layer and the second copper foil layer are made of pure copper, and the peelable metal layer is a copper alloy or any of nickel, gold, platinum, palladium, rhodium, cobalt, titanium, chromium, and aluminum It is preferably made of a metal or an alloy containing at least one of them.
前記導電性金属箔の表面に表面処理層を形成することが好ましい。 It is preferable to form a surface treatment layer on the surface of the conductive metal foil.
また、本発明のテープキャリアの製造方法は、絶縁フィルムに接着剤層を貼り合わせた基材をベース材料とし、前記ベース材料上に順に、第1の銅箔層、剥離性金属層、第2の銅箔層を形成することにより3層構造からなる導電性金属箔をベース材料に貼り合わせ、さらに前記導電性金属箔をフォトエッチング法により所望の形に配線パターン加工することを特徴とする。 Moreover, the manufacturing method of the tape carrier of this invention makes the base material which bonded the adhesive bond layer to the insulating film the base material, and is a 1st copper foil layer, a peelable metal layer, 2nd in order on the said base material. By forming a copper foil layer, a conductive metal foil having a three-layer structure is bonded to a base material, and the conductive metal foil is processed into a desired pattern by a photoetching method.
前記導電性金属箔を構成する第1の銅箔層、剥離性金属層、及び第2の銅箔層を、電解めっき法、無電解めっき法またはスパッタ法のいずれかの方法により形成することが好ましい。 The first copper foil layer, the peelable metal layer, and the second copper foil layer constituting the conductive metal foil may be formed by any method of electrolytic plating, electroless plating, or sputtering. preferable.
前記第1の銅箔層、剥離性金属層、及び第2の銅箔層を同時にエッチングすることにより、配線パターンを形成することが好ましい。 It is preferable to form a wiring pattern by simultaneously etching the first copper foil layer, the peelable metal layer, and the second copper foil layer.
前記配線パターンに更に表面処理皮膜を施すことが好ましい。 It is preferable to further apply a surface treatment film to the wiring pattern.
また、本発明の半導体装置は、所定のパターンに形成された銅箔層の一部のダイパッド上にICチップが接合され、前記ICチップの電極端子部と前記銅箔層の端子部とが金ワイヤにより接合され、前記銅箔層上面部全体、前記ICチップ及び前記金ワイヤが樹脂で封止され、前記銅箔層が少なくとも樹脂で封止されていない露出部分に表面処理層が形成されていることを特徴とする。 In the semiconductor device of the present invention, an IC chip is bonded onto a part of the die pad of the copper foil layer formed in a predetermined pattern, and the electrode terminal portion of the IC chip and the terminal portion of the copper foil layer are made of gold. Bonded by a wire, the entire upper surface of the copper foil layer, the IC chip and the gold wire are sealed with a resin, and a surface treatment layer is formed at least in an exposed portion where the copper foil layer is not sealed with a resin It is characterized by being.
前記銅箔層が純銅からなり、厚さが0.2〜40μmとすることが好ましい。 It is preferable that the copper foil layer is made of pure copper and has a thickness of 0.2 to 40 μm.
また、本発明の半導体装置の製造方法は、絶縁フィルムに接着剤層を貼り合わせた基材をベース材料とし、前記ベース材料上に順に、第1の銅箔層、剥離性金属層、第2の銅箔層を形成することにより3層構造からなる導電性金属箔をベース材料に貼り合わせ、さらに前記導電性金属箔をフォトエッチング法により所望の形に配線パターン加工してテープキャリアとし、前記テープキャリアのダイパッド上にICチップを接合し、前記ICチップ上に形成された電極端子部と前記第2の銅箔層上に形成された端子部とを金ワイヤにより接合し、更にテープキャリア上面部全体を樹脂で封止した後、前記ベース材料を全体から剥離することにより露出した第2の銅箔層の表面に、表面処理層形成したことを特徴とする。 Moreover, the manufacturing method of the semiconductor device of this invention makes the base material which bonded the adhesive bond layer to the insulating film the base material, and is a 1st copper foil layer, a peelable metal layer, 2nd in order on the said base material. A conductive metal foil having a three-layer structure is bonded to a base material by forming a copper foil layer, and the conductive metal foil is processed into a desired pattern by a photoetching method to form a tape carrier, An IC chip is bonded onto the die pad of the tape carrier, an electrode terminal portion formed on the IC chip and a terminal portion formed on the second copper foil layer are bonded with a gold wire, and further the upper surface of the tape carrier After the whole part is sealed with resin, a surface treatment layer is formed on the surface of the second copper foil layer exposed by peeling the base material from the whole.
前記剥離性金属層を介した第1の銅箔層及び第2の銅箔層の密着強度は10〜100N/mの範囲内とすることが好ましい。 The adhesion strength between the first copper foil layer and the second copper foil layer through the peelable metal layer is preferably in the range of 10 to 100 N / m.
前記第1の銅箔層及び前記第2の銅箔層の厚さがそれぞれ0.2〜40μm、前記剥離性金属層の厚さが0.01〜1.0μmであることが好ましい。 It is preferable that the thickness of the first copper foil layer and the second copper foil layer is 0.2 to 40 μm, respectively, and the thickness of the peelable metal layer is 0.01 to 1.0 μm.
前記導電性金属箔を構成する第1の銅箔層、剥離性金属層、及び第2の銅箔層を、電解めっき法、無電解めっき法またはスパッタ法のいずれかの方法により形成することが好ましい。 The first copper foil layer, the peelable metal layer, and the second copper foil layer constituting the conductive metal foil may be formed by any method of electrolytic plating, electroless plating, or sputtering. preferable.
前記第1の銅箔層、剥離性金属層、及び第2の銅箔層を同時にエッチングすることにより、配線パターンを形成することが好ましい。 It is preferable to form a wiring pattern by simultaneously etching the first copper foil layer, the peelable metal layer, and the second copper foil layer.
本発明のテープキャリア及びその製造方法によれば、テープキャリア製造時においては配線パターン(回路)の脱落が発生しない程度にベース材料と銅箔との接着力を強固に保持できると共に、半導体装置製造後にはベース材料を容易に剥離できる。 According to the tape carrier and the manufacturing method thereof of the present invention, the adhesive force between the base material and the copper foil can be firmly maintained to the extent that the wiring pattern (circuit) does not fall off during the tape carrier manufacturing, and the semiconductor device manufacturing Later, the base material can be easily peeled off.
また、本発明の半導体装置及びその製造方法によれば、ベース材料を容易に剥離し、超薄型構造の半導体装置を提供することができる。 In addition, according to the semiconductor device and the manufacturing method thereof of the present invention, it is possible to provide a semiconductor device having an ultra-thin structure by easily peeling the base material.
本発明の特徴は、テープキャリアを構成する配線パターン(回路)を形成する際に使用する金属層として、2層の銅箔層の間に剥離性金属層が存在する3層構造の導電性金属箔を使用することにある。 A feature of the present invention is that a conductive metal having a three-layer structure in which a peelable metal layer exists between two copper foil layers as a metal layer used when forming a wiring pattern (circuit) constituting a tape carrier. The use of foil.
この3層構造の導電性金属箔の片側の銅箔層側をベース材料の接着剤層に貼り付けるが、適切な接着剤を選定しておけば、銅箔層と接着剤層の密着力は500N/m以上に強固に保持される。このため、製造時におけるエッチング液や金めっき液等の湿式処理液が銅箔と接着剤層の界面へと浸透する可能性は低く、形成された回路の脱落を防止できる。 The copper foil layer side on one side of the conductive metal foil of this three-layer structure is attached to the adhesive layer of the base material. If an appropriate adhesive is selected, the adhesion between the copper foil layer and the adhesive layer is It is firmly held at 500 N / m or more. For this reason, there is a low possibility that a wet processing solution such as an etching solution or a gold plating solution at the time of manufacture penetrates into the interface between the copper foil and the adhesive layer, and the formed circuit can be prevented from falling off.
また、この3層構造の導電性金属箔を有するテープキャリアを用いてパッケージを作製後にベース材料を剥離する際には、剥離性金属層を介した2層の銅箔層の密着強度は10〜100N/mの範囲内であり、この部分の密着力が最も弱い部分であるため、接着剤層と密着させている銅箔層はベース材料と共に剥離され、パッケージ側に残されたもう一方の銅箔層の裏面が露出してくることになる。 Further, when the base material is peeled after the package is produced using the tape carrier having the conductive metal foil having the three-layer structure, the adhesion strength of the two copper foil layers through the peelable metal layer is 10 to 10. The copper foil layer in close contact with the adhesive layer is peeled off together with the base material and the other copper remaining on the package side because it is within the range of 100 N / m and the adhesive strength of this part is the weakest part. The back side of the foil layer will be exposed.
前述の3層構造の導電性金属箔におけるそれぞれの金属層の厚さは、2層の銅箔層がそれぞれ0.2〜40μm程度、それらの間に挟む剥離性金属層が0.01〜1.0μmとすることが好ましい。 The thickness of each metal layer in the conductive metal foil having the three-layer structure is about 0.2 to 40 μm for each of the two copper foil layers, and 0.01 to 1 for the peelable metal layer sandwiched between them. It is preferable that the thickness is 0.0 μm.
接着剤層と密着させる側の第1の銅箔層は、この銅箔層と接着剤層との界面へ薬液が浸透しない程度の密着力及び機械的強度を保持する必要があるため、最低でも0.2μm程度の厚みとすることが望ましい。もう一方の第2の銅箔層は、パッケージの回路を形成するため、一般的なテープキャリアの導体層としての厚さ、即ち、9〜40μm程度とすることが望ましい。 Since the first copper foil layer on the side to be in close contact with the adhesive layer needs to maintain an adhesive force and mechanical strength so that the chemical solution does not penetrate into the interface between the copper foil layer and the adhesive layer, at least, The thickness is preferably about 0.2 μm. The other second copper foil layer desirably has a thickness as a conductor layer of a general tape carrier, that is, about 9 to 40 μm in order to form a circuit of the package.
また、剥離性金属層は2層の銅箔層を剥離させる目的で存在する層であるため、その目的が達成できる厚さに調整する必要がある。すなわち、薄すぎると剥離効果が弱くなり、2層の銅箔層の密着力が強くなる。厚すぎる場合には剥離効果が強くなり、2層の銅箔層の密着力が弱くなる。テープキャリアの作製時に問題が発生しない(即ち、薬液が剥離性金属層へ染み込む等の理由によりパターン脱落が発生しない)10〜100N/m程度の密着強度の範囲に設定する場合、目安として0.01〜1.0μm程度の厚さに調整すると良い。0.01μm未満では、剥離性金属層としての効果が不充分となり、1.0μmを超えると、第1及び第2の銅箔層のエッチング速度と剥離性金属層のエッチング速度とが異なることによりエッチング性に影響が出てしまう。 Moreover, since a peelable metal layer is a layer which exists for the purpose of peeling two copper foil layers, it is necessary to adjust to a thickness that can achieve the purpose. That is, if it is too thin, the peeling effect is weakened, and the adhesion between the two copper foil layers is increased. When it is too thick, the peeling effect becomes strong, and the adhesion between the two copper foil layers becomes weak. When the tape carrier is set to a range of adhesion strength of about 10 to 100 N / m, no problem occurs when the tape carrier is produced (that is, the pattern does not fall off due to the chemical solution soaking into the peelable metal layer). The thickness may be adjusted to about 01 to 1.0 μm. If it is less than 0.01 μm, the effect as the peelable metal layer becomes insufficient, and if it exceeds 1.0 μm, the etching rate of the first and second copper foil layers and the etching rate of the peelable metal layer are different. The etching property will be affected.
各金属層は電解めっき法、無電解めっき法等の湿式処理、スパッタ法等の乾式処理いずれでも良い。また材質としては、2層の銅箔層は純銅、剥離性金属層は銅合金またはニッケル、金、白金、パラジウム、ロジウム、コバルト、チタン、クロム、アルミニウムのいずれかの金属、またはそれらを少なくとも1種類以上含む合金が挙げられる。 Each metal layer may be either a wet process such as electrolytic plating or electroless plating, or a dry process such as sputtering. As the material, the two copper foil layers are pure copper, and the peelable metal layer is a copper alloy or any one of nickel, gold, platinum, palladium, rhodium, cobalt, titanium, chromium, and aluminum, or at least one of them. Examples include alloys containing more than one type.
以下、本発明の実施形態について添付図面を参照しつつ説明する。
図1に、本発明のテープキャリアの一実施形態を示す。
このテープキャリア11は、所定位置にパーフォレーションホール4を設けた絶縁フィルム1の上に、接着剤層2を介して、3層構造の導電性金属箔(接着剤層2側から、順に、第1の銅箔層6、剥離性金属層7、第2の銅箔層8)を所定の配線パターン9で形成し、その表面に表面処理層10を形成したものである。
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1 shows an embodiment of the tape carrier of the present invention.
The
図2に、このテープキャリアの製造方法を示す。
テープキャリア用の絶縁フィルム1としてポリイミドフィルム、接着剤層2としてTAB用の一般的な接着剤である巴川製紙所製のXタイプを使用し、絶縁フィルム1に接着剤層2を貼り合わせてベース材料3とする(a)。
次に、パーフォレーションホール4の形成のためにベース材料3をプレス(打ち抜き)する(b)。
更に、接着剤層2の側から順に、第1の銅箔層6、剥離性金属層7、第2の銅箔層8を設けて、3層構造の導電性金属箔5を形成する(c)。
その後、フォトエッチング法により3層一括で配線パターン(回路)9に加工し、最後に、無電解金/ニッケルめっきを施して表面処理層10を形成することにより、テープキャリア11を完成させる(d)。
FIG. 2 shows a method for manufacturing the tape carrier.
A polyimide film is used as the insulating film 1 for the tape carrier, and an X type manufactured by Yodogawa Paper Mill, which is a general adhesive for TAB, is used as the
Next, the
Furthermore, in order from the
Thereafter, the three layers are processed into a wiring pattern (circuit) 9 by a photoetching method, and finally, the
図3に、図1のテープキャリアを使用して製造した半導体装置の構造例を示す。
この半導体装置は、所定のパターンに形成された第2の銅箔層8(露出面には表面処理層18が形成され、他の面には表面処理層10が形成されている)の一部のダイパッド12上にICチップ13が接合され、このICチップ13の電極端子部14と第2の銅箔層8の端子部15とが金ワイヤ16により接合され、第2の銅箔層8上面部全体、ICチップ13及び金ワイヤ16が樹脂17で封止されて、半導体パッケージ19を形成している。なお、表面処理層18はパッケージの外部端子としての役割を果たすものである。
FIG. 3 shows a structural example of a semiconductor device manufactured using the tape carrier of FIG.
This semiconductor device is a part of the second copper foil layer 8 (surface treatment layer 18 is formed on the exposed surface and
図4に、この半導体装置の製造方法を示す。
まず、図1に示したテープキャリア11を使用し(a)、テープキャリア11のダイパッド12上に、銀ペーストを使用してICチップ13を150℃、1時間の条件で接合する。次にICチップ13上に形成された電極端子部14と第2の銅箔層8上に形成された端子部15とを、超音波熱圧着式ワイヤボンダーを使用して150℃の温度で金ワイヤ16により接合する(b)。
次に、テープキャリア11上面部全体を樹脂17で封止し、当該樹脂17を180℃、1時間の条件で硬化させる(c)。
この後、ベース材料(絶縁フィルム1+接着剤層2)及び接着剤層2と密着している第1の銅箔層6を全体から剥離することにより、これらの上に形成されているパッケージ部分と分離する。これにより、パッケージ側に残された第2の銅箔層8の裏面が露出するため、さらに、この部分に無電解金/ニッケルめっきを施して表面処理層18を形成してパッケージの外部端子とし、半導体パッケージ19を完成させる(d)。
FIG. 4 shows a method for manufacturing this semiconductor device.
First, the
Next, the entire upper surface of the
Thereafter, the base material (insulating film 1 + adhesive layer 2) and the first
本実施形態によれば下記の効果が得られる。
(1)通常のテープキャリアと同様の工法によりテープキャリア11を作製できるため、既存インフラでの製造が容易である。
(2)テープキャリア11作製時における湿式処理液(エッチング液や金めっき液)の染み込みが無く、加工作業は容易である。
(3)テープキャリア11作製時においては、絶縁フィルム1と3層構造の導電性金属箔との接着力を強固に保持できるため、配線パターン9の脱落が発生しない。
(4)パッケージ組立後には、2層の銅箔層間にある剥離性金属層7により絶縁フィルム1と接着剤層2および接着剤層2に密着している第1の銅箔層6を一括で容易に剥離できる。
(5)絶縁フィルム1及び接着剤層2を剥離することにより、超薄型の半導体パッケージ19の提供が可能になる。
(6)テープキャリア裏面からのはんだボール接合が不要となり、このため、プレスによる打ち抜き工程を省略できるため金型費用の削減ができる。
According to this embodiment, the following effects can be obtained.
(1) Since the
(2) There is no permeation of the wet processing solution (etching solution or gold plating solution) when the
(3) When the
(4) After the assembly of the package, the first
(5) By peeling the insulating film 1 and the
(6) Solder ball joining from the back surface of the tape carrier is not required, and therefore the punching process by pressing can be omitted, so that the die cost can be reduced.
回路形成のための導電性金属層として、図1に示したように、2層の銅箔層6,8とそれらの間に挾まれる剥離性金属層7の3層から構成されるものを使用した場合(実施例)と、図5に示したように、一般的な厚さの1層の銅箔26を使用した場合(従来例)とで、同様の方法でパッケージを作製し、パッケージ部分とベース材料との剥離の際に、配線パターンのパッケージ樹脂側への転写率を評価した。評価結果を表1に示す。 As shown in FIG. 1, the conductive metal layer for circuit formation is composed of three copper foil layers 6 and 8 and a peelable metal layer 7 sandwiched between them. A package is produced by the same method when used (Example) and when a single-layer copper foil 26 having a general thickness as shown in FIG. 5 is used (conventional example). When the portion and the base material were peeled off, the transfer rate of the wiring pattern to the package resin side was evaluated. The evaluation results are shown in Table 1.
表1の結果より、実施例においては全て剥離性金属層付近で剥離し、封止樹脂側(パッケージ側)への転写率は100%を達成した。密着強度は35N/m程度であった。
一方、従来例の場合は、密着強度が600N/m程度であったため、封止樹脂側へ転写できたのは半分程度に留まった。これより、本発明による効果が実証できた。
From the results of Table 1, in the examples, all peeled in the vicinity of the peelable metal layer, and the transfer rate to the sealing resin side (package side) achieved 100%. The adhesion strength was about 35 N / m.
On the other hand, in the case of the conventional example, since the adhesion strength was about 600 N / m, the transfer to the sealing resin side was only about half. From this, the effect by this invention has been proved.
1 絶縁フィルム
2 接着剤層
3 ベース材料
4 パーフォレーションホール
5 金属箔
6 第1の銅箔層
7 剥離性金属層
8 第2の銅箔層
9 配線パターン
10 表面処理層
11 テープキャリア
12 ダイパッド
13 ICチップ
14 電極端子部
15 端子部
16 金ワイヤ
17 樹脂
18 表面処理層
19 半導体パッケージ
21 絶縁フィルム
22 接着剤
23 ベース材料
24 パーフォレーションホール
25 ビアホール
26 銅箔
27 配線パターン
28 表面処理層
29 テープキャリア
30 ダイパッド
31 ICチップ
32 電極端子部
33 端子部
34 金ワイヤ
35 樹脂
36 ハンダボール
37 半導体パッケージ
DESCRIPTION OF SYMBOLS 1
Claims (16)
前記テープキャリアのダイパッド上にICチップを接合し、前記ICチップ上に形成された電極端子部と前記第2の銅箔層上に形成された端子部とを金ワイヤにより接合し、更にテープキャリア上面部全体を樹脂で封止した後、前記ベース材料を全体から剥離することにより露出した第2の銅箔層の表面に、表面処理層形成したことを特徴とする半導体装置の製造方法。 A base material obtained by bonding an adhesive layer to an insulating film is used as a base material, and a first copper foil layer, a peelable metal layer, and a second copper foil layer are formed on the base material in this order to form a three-layer structure. Bonding a conductive metal foil made of a base material, and further processing the wiring pattern into a desired shape by photoetching to form a tape carrier,
An IC chip is bonded onto the die pad of the tape carrier, an electrode terminal portion formed on the IC chip and a terminal portion formed on the second copper foil layer are bonded with a gold wire, and further the tape carrier A method for manufacturing a semiconductor device, comprising: forming a surface treatment layer on a surface of a second copper foil layer exposed by peeling the base material from the whole after sealing the entire upper surface portion with a resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004330515A JP4305372B2 (en) | 2004-11-15 | 2004-11-15 | Tape carrier, method for manufacturing the same, and method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004330515A JP4305372B2 (en) | 2004-11-15 | 2004-11-15 | Tape carrier, method for manufacturing the same, and method for manufacturing a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006140392A true JP2006140392A (en) | 2006-06-01 |
JP4305372B2 JP4305372B2 (en) | 2009-07-29 |
Family
ID=36620988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004330515A Expired - Fee Related JP4305372B2 (en) | 2004-11-15 | 2004-11-15 | Tape carrier, method for manufacturing the same, and method for manufacturing a semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4305372B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009141180A (en) * | 2007-12-07 | 2009-06-25 | Sumitomo Metal Mining Co Ltd | Substrate for manufacturing semiconductor device and method of manufacturing the same |
JP2011222870A (en) * | 2010-04-13 | 2011-11-04 | Citizen Electronics Co Ltd | Semiconductor light-emitting device and method for manufacturing the same |
US8367466B2 (en) | 2007-09-14 | 2013-02-05 | Spansion Llc | Manufacturing stacked semiconductor device |
CN108847407A (en) * | 2018-06-19 | 2018-11-20 | 陈长生 | A kind of integrated circuit package substrate fine wire production method |
CN109346432A (en) * | 2018-11-16 | 2019-02-15 | 深圳市和美精艺科技有限公司 | A kind of packaging method and its structure of superthin PCB substrate |
CN112243537A (en) * | 2018-04-06 | 2021-01-19 | 太阳能公司 | System for laser-assisted metallization of substrates |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280491A (en) * | 2001-03-22 | 2002-09-27 | Matsushita Electric Ind Co Ltd | Electronic component and its manufacturing method |
JP2003243434A (en) * | 2002-02-13 | 2003-08-29 | Sony Corp | Semiconductor device and manufacturing method thereof |
JP2003303919A (en) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | Semiconductor device and its manufacturing method |
-
2004
- 2004-11-15 JP JP2004330515A patent/JP4305372B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002280491A (en) * | 2001-03-22 | 2002-09-27 | Matsushita Electric Ind Co Ltd | Electronic component and its manufacturing method |
JP2003243434A (en) * | 2002-02-13 | 2003-08-29 | Sony Corp | Semiconductor device and manufacturing method thereof |
JP2003303919A (en) * | 2002-04-10 | 2003-10-24 | Hitachi Ltd | Semiconductor device and its manufacturing method |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8367466B2 (en) | 2007-09-14 | 2013-02-05 | Spansion Llc | Manufacturing stacked semiconductor device |
JP2009141180A (en) * | 2007-12-07 | 2009-06-25 | Sumitomo Metal Mining Co Ltd | Substrate for manufacturing semiconductor device and method of manufacturing the same |
JP2011222870A (en) * | 2010-04-13 | 2011-11-04 | Citizen Electronics Co Ltd | Semiconductor light-emitting device and method for manufacturing the same |
CN112243537A (en) * | 2018-04-06 | 2021-01-19 | 太阳能公司 | System for laser-assisted metallization of substrates |
CN108847407A (en) * | 2018-06-19 | 2018-11-20 | 陈长生 | A kind of integrated circuit package substrate fine wire production method |
CN109346432A (en) * | 2018-11-16 | 2019-02-15 | 深圳市和美精艺科技有限公司 | A kind of packaging method and its structure of superthin PCB substrate |
Also Published As
Publication number | Publication date |
---|---|
JP4305372B2 (en) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113346B2 (en) | Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof | |
KR100437436B1 (en) | Semiconductor package manufacturing method and semiconductor package | |
JP4431123B2 (en) | Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof | |
JP5132101B2 (en) | Stack package structure, unit package used for manufacturing the same, and manufacturing method | |
JP2004119726A (en) | Method of manufacturing circuit device | |
JP2004119727A (en) | Method of manufacturing circuit device | |
JP4305372B2 (en) | Tape carrier, method for manufacturing the same, and method for manufacturing a semiconductor device | |
JPS59139636A (en) | Bonding method | |
JP4759041B2 (en) | Electronic component built-in multilayer board | |
JP4638657B2 (en) | Electronic component built-in multilayer board | |
JP2004179295A (en) | Manufacturing method for package | |
JP3618316B2 (en) | Manufacturing method of semiconductor device | |
JPH09306949A (en) | Tape automated bonding to composite bumps | |
JPH09306945A (en) | Semiconductor device and package therefor | |
JPH01147836A (en) | Semiconductor device | |
JP2006093576A (en) | Semiconductor device and its manufacturing method | |
JP2009231347A (en) | Semiconductor device and method of manufacturing the same | |
JPH061789B2 (en) | Film carrier for semiconductor device | |
JPS6350862B2 (en) | ||
JPH0465847A (en) | Method and jig for forming metal protrusion | |
JPH03206633A (en) | Semiconductor device | |
JP2006093577A (en) | Transfer film substrate for semiconductor device and its manufacturing method, and semiconductor device using it | |
JPH05129514A (en) | Lead frame and manufacture thereof | |
JP4045718B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP2010040596A (en) | Laminated lead frame and method of manufacturing the same, and semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090420 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |