JP2006129960A - Game machine, method of detecting fraudulent action in game machine and program - Google Patents

Game machine, method of detecting fraudulent action in game machine and program Download PDF

Info

Publication number
JP2006129960A
JP2006129960A JP2004319948A JP2004319948A JP2006129960A JP 2006129960 A JP2006129960 A JP 2006129960A JP 2004319948 A JP2004319948 A JP 2004319948A JP 2004319948 A JP2004319948 A JP 2004319948A JP 2006129960 A JP2006129960 A JP 2006129960A
Authority
JP
Japan
Prior art keywords
power supply
semiconductor element
power
voltage drop
drop detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004319948A
Other languages
Japanese (ja)
Other versions
JP4324246B2 (en
Inventor
Takashi Shibagaki
貴司 柴垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympia KK
Original Assignee
Olympia KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympia KK filed Critical Olympia KK
Priority to JP2004319948A priority Critical patent/JP4324246B2/en
Publication of JP2006129960A publication Critical patent/JP2006129960A/en
Application granted granted Critical
Publication of JP4324246B2 publication Critical patent/JP4324246B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)
  • Slot Machines And Peripheral Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the exchange/alteration of a ROM of a memory module. <P>SOLUTION: Backup power 2b is supplied to an RTC 2c-1 provided in a processing part 2 through the memory module 3 (wiring 3c) and the supply of the backup power is eliminated in the case that the memory module is detached from the processing part. The backup power 2b is supplied to a RAM 2c-2 without interposing the memory module 3. By confirming whether or not there is the decline of a power supply voltage for the RTC 2c-1 and the RAM 2c-2 at the time of power supply, whether or not the memory module is detached from the processing part is detected. Fraudulent actions are suppressed by reporting an error or stopping a game when it is judged that the memory module is detached. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、スロットマシン等の遊技機に関し、特に記憶素子(ROM)の交換・記憶素子(ROM)の改ざん等の不正行為を防止できる遊技機及び遊技機における不正行為の検知方法並びにプログラムに関する。   The present invention relates to a gaming machine such as a slot machine, and more particularly to a gaming machine capable of preventing illegal acts such as replacement of a storage element (ROM) and tampering of a storage element (ROM), a fraud detection method in the gaming machine, and a program.

スロットマシンやパチンコ機などの遊技機はマイコン(CPU)を内蔵していて、抽選・入賞・払い出し・演出の制御をプログラムで実現している。この種の遊技機は、遊技者の操作を受けて内部抽選及び該抽選結果に応じた入賞判定を行うとともに、入賞に応じて遊技媒体の払い出し制御を行うメイン基板と、メイン基板からコマンドを受けて内部抽選の結果を報知したり各種演出を行うサブ基板とを備えている。   A gaming machine such as a slot machine or a pachinko machine has a built-in microcomputer (CPU), and controls lottery, winning, payout, and production by a program. This type of gaming machine receives an operation from the player, performs an internal lottery and a prize determination according to the lottery result, and controls a game medium payout control according to the prize, and receives a command from the main board. And a sub-board for notifying the result of the internal lottery and performing various effects.

メイン基板のプログラムは遊技を直接制御する重要なものである。改ざん等を受けないようにメイン基板はその全体が封印されている。サブ基板のプログラムは液晶表示装置やスピーカ、表示ランプなどの演出表示装置を制御して遊技者に入賞等を報知するものであるが、さらに、出玉の獲得割合の重みを制御するようにしている遊技機がある(例えばアシストタイム(AT):一定ゲーム間に特定の小役を台自体が何らかのアクションを伴ってユーザに教えたりする)。具体的には、上述のように出玉を得るための指示を液晶表示装置に表示して遊技者がその指示に従って操作すれば容易に出玉を得られるようにしている。   The main board program is important to directly control the game. The entire main board is sealed so as not to be tampered with. The sub board program controls the display device such as the liquid crystal display device, the speaker, and the display lamp to notify the player of the winning etc., and further controls the weight of the winning rate. There is a gaming machine (for example, assist time (AT): the table itself teaches the user with some action during a certain game). Specifically, as described above, an instruction for obtaining a ball is displayed on the liquid crystal display device so that the player can easily obtain the ball if the player operates according to the instruction.

このように、メイン基板やサブ基板は抽選・入賞・払い出し・演出の制御をプログラムで実現している。各基板のプログラムは遊技に関する重要な制御を行っている。   In this way, the main board and the sub board realize the lottery, winning, payout, and production control by the program. The program for each board performs important control related to the game.

CPUとプログラムなどを格納するROMなどの記憶素子(以下、メモリ又は半導体メモリと記す)を1枚の基板に装着することが多いが、近年の遊技機においては、演出の多様化により画像や音のデータが増大する傾向にあり、特にサブ基板において多くのメモリが使用されるようになってきている。これら大容量のメモリを簡便に扱う方法として、メモリのパッケージの形状をDIP→SOP→SSOPと小型化するとともに、これらを簡易な方法で基板に組み込むために複数のメモリを搭載した基板(以下、ROMモジュール又はメモリモジュールと呼ぶ)を使用するようになってきた(DIP:Dual In-line Package:平たい長方形のパッケージの両方の長辺に外部入出力用のピンを並べたパッケージ方式としてはポピュラーなもの。SOP:Small Outline Package:表面実装用のパッケージ方式で、DIPのフラットタイプにあたる。SSOP:Shrink Small Out-Line Package:SOPのリードピッチを縮小したパッケージ)   A storage element such as a ROM for storing a CPU and a program (hereinafter referred to as a memory or a semiconductor memory) is often mounted on a single board. However, in recent gaming machines, images and sounds are generated due to diversification of effects. In particular, a large number of memories are used in the sub-board. As a method for easily handling these large-capacity memories, the size of the memory package is reduced to DIP → SOP → SSOP, and a board (hereinafter referred to as “multiple memories”) is mounted in order to incorporate these into the board by a simple method. ROM modules or memory modules have been used (DIP: Dual In-line Package: a popular package system with external input / output pins arranged on both long sides of a flat rectangular package. SOP: Small Outline Package: Surface mounting package method, equivalent to DIP flat type SSOP: Shrink Small Out-Line Package: Package with reduced SOP lead pitch)

また、ROMの挿抜には工具類が必要であることから、取り扱いを容易にするという観点でメモリモジュールをボードtoボードコネクタ等を利用してメイン基板やサブ基板上に接続して使用することがある。   In addition, since tools are required to insert and remove the ROM, it is possible to connect the memory module to the main board or sub board using a board-to-board connector or the like from the viewpoint of easy handling. is there.

遊技機のCPUを制御しているプログラムに手を加え、不正に出玉を得ようとするものがいる。自己に有利なようにプログラムを改ざんしたROMを不正にメイン基板やサブ基板に装着するのである。あるいは、サブ基板のROMを不正に交換して、例えばAT機能を自己に有利なように改ざんするのである。   There are some that try to get a ball out illegally by modifying the program that controls the CPU of the gaming machine. A ROM whose program has been tampered with in an advantageous manner is illegally attached to the main board or sub board. Alternatively, the ROM of the sub board is illegally exchanged, and for example, the AT function is altered so as to be advantageous to itself.

ところで、スロットマシンやパチンコ機のような遊技機は法律による規制を受けていて、このため各基板のプログラムは関係機関による事前の検定及び承認を受ける必要があり、勝手に改変することは許されていない。各基板に搭載されるプログラム、具体的にはROMの内容は関係機関への申請時に決定され、同じ機種の遊技機のROMの内容は常に同一であることが求められている。   By the way, gaming machines such as slot machines and pachinko machines are regulated by law, and therefore the program for each board needs to be subject to prior verification and approval by the relevant organizations, and can be altered without permission. Not. The program mounted on each board, specifically, the content of the ROM is determined at the time of application to the related organizations, and the content of the ROM of the same type of gaming machine is always required to be the same.

しかし、不正な手段を用いてROMが交換され、プログラムの内容が変更されることがあった。このような不正行為による損害はかなりの額に上りホールの経営を圧迫するとともに、社会問題にもなりつつある。   However, the ROM may be exchanged using illegal means and the contents of the program may be changed. The damage caused by such fraudulent acts is squeezing up the hall management and becoming a social problem.

本発明の目的は斯かる課題を解決するためになされたものであり、メモリモジュールを交換して行うROM交換・ROM改ざん等の不正行為を防止できる遊技機及び遊技機における不正行為の検知方法並びにプログラムを提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to solve such a problem, and is a gaming machine capable of preventing fraudulent acts such as ROM exchange and ROM tampering performed by exchanging memory modules, a fraud detection method in the gaming machine, and The purpose is to provide a program.

この発明は、基板と、前記基板上に搭載された記憶素子とを含んで構成され、CPUを含む処理部に着脱可能なメモリモジュールを備える遊技機において、
電源切断時に電力を供給するためのバックアップ電源と、前記処理部に搭載されて前記バックアップ電源から電力の供給を受ける第1半導体素子及び第2半導体素子と、前記メモリモジュールの取り外しの有無を判定する判定部と、を備え、 前記バックアップ電源から前記第1半導体素子への電力の供給線の少なくとも一部は前記メモリモジュール内を経由するように配置され、
前記バックアップ電源から前記第2半導体素子への電力の供給線は前記メモリモジュール内を経由しないように配置され、 前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
電源切断時に前記揮発性記憶素子のデータの特徴値を求め、これを電源切断時の特徴値として保持し、電源投入時に前記揮発性記憶素子のデータの特徴値を求め、これを前記電源切断時の特徴値と比較することにより電圧低下の有無を判定し、
電源投入時に前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき電圧低下の有無を判定し、
前記揮発性記憶素子に関する電圧低下の判定結果と前記電圧低下検出半導体素子に関する電圧低下の判定結果とに基づき前記モジュールの取り外しの有無を判定するものである。
The present invention relates to a gaming machine that includes a substrate and a storage element mounted on the substrate, and includes a memory module that can be attached to and detached from a processing unit including a CPU.
A backup power source for supplying power when the power is turned off, a first semiconductor element and a second semiconductor element mounted on the processing unit and receiving power supply from the backup power source, and determining whether the memory module is removed A determination unit, and at least a part of a power supply line from the backup power supply to the first semiconductor element is arranged to pass through the memory module,
A power supply line from the backup power source to the second semiconductor element is arranged not to pass through the memory module, and one of the first semiconductor element or the second semiconductor element is provided when a power supply voltage decreases. A voltage drop detection semiconductor element that sets a flag indicating that or outputs a signal, and the other is a volatile memory element,
The determination unit
The characteristic value of the data of the volatile memory element is obtained when the power is turned off, and this is held as the characteristic value when the power is turned off, and the characteristic value of the data of the volatile memory element is obtained when the power is turned on. The presence or absence of voltage drop is determined by comparing with the feature value of
Determine the presence or absence of voltage drop based on the flag or the signal of the voltage drop detection semiconductor element at power-on,
Whether or not the module is removed is determined based on the determination result of the voltage drop related to the volatile memory element and the determination result of the voltage drop related to the voltage drop detection semiconductor element.

前記判定部は、前記特徴値を得るために、例えば、前記揮発性記憶素子の全データ又は一部のデータについてチェックサムを求めること、論理積、論理和又は排他的論理和を含む論理演算を行うこと、又は、ハッシュ関数によりハッシュ値を求めることの少なくとも何れかを行う。   In order to obtain the feature value, for example, the determination unit obtains a checksum for all data or a part of data of the volatile memory element, and performs a logical operation including logical product, logical sum, or exclusive logical sum. And / or obtaining a hash value using a hash function.

この発明は、基板と、前記基板上に搭載された記憶素子とを含んで構成され、CPUを含む処理部に着脱可能なメモリモジュールを備える遊技機において、
電源切断時に電力を供給するためのバックアップ電源と、前記処理部に搭載されて前記バックアップ電源から電力の供給を受ける第1半導体素子及び第2半導体素子と、前記メモリモジュールの取り外しの有無を判定する判定部と、を備え、
前記バックアップ電源から前記第1半導体素子への電力の供給線の少なくとも一部は前記メモリモジュール内を経由するように配置され、
前記バックアップ電源から前記第2半導体素子への電力の供給線は前記メモリモジュール内を経由しないように配置され、
前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
電源切断時に前記揮発性記憶素子の全部又は一部のデータを退避させ、電源投入時に前記揮発性記憶素子の全部又は一部のデータを読み取り、これを退避させたデータと比較することにより電圧低下の有無を判定し、
電源投入時に前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき電圧低下の有無を判定し、
前記揮発性記憶素子に関する電圧低下の判定結果と前記電圧低下検出半導体素子に関する電圧低下の判定結果とに基づき前記モジュールの取り外しの有無を判定するものである。
The present invention relates to a gaming machine that includes a substrate and a storage element mounted on the substrate, and includes a memory module that can be attached to and detached from a processing unit including a CPU.
A backup power source for supplying power when the power is turned off, a first semiconductor element and a second semiconductor element mounted on the processing unit and receiving power supply from the backup power source, and determining whether the memory module is removed A determination unit;
At least a part of a power supply line from the backup power source to the first semiconductor element is disposed to pass through the memory module;
The power supply line from the backup power source to the second semiconductor element is arranged not to pass through the memory module,
One of the first semiconductor element and the second semiconductor element is a voltage drop detection semiconductor element that sets a flag indicating that a power supply voltage has dropped or outputs a signal, and the other is a volatile memory element. And
The determination unit
Voltage is reduced by saving all or part of the data in the volatile memory element when the power is turned off, reading all or part of the data in the volatile memory element when the power is turned on, and comparing it with the saved data The presence or absence of
Determine the presence or absence of voltage drop based on the flag or the signal of the voltage drop detection semiconductor element at power-on,
Whether or not the module is removed is determined based on the determination result of the voltage drop related to the volatile memory element and the determination result of the voltage drop related to the voltage drop detection semiconductor element.

この発明は、基板と、前記基板上に搭載された記憶素子とを含んで構成され、CPUを含む処理部に着脱可能なメモリモジュールを備える遊技機において、
電源切断時に電力を供給するためのバックアップ電源と、前記処理部に搭載されて前記バックアップ電源から電力の供給を受ける第1半導体素子及び第2半導体素子と、前記メモリモジュールの取り外しの有無を判定する判定部と、を備え、
前記バックアップ電源から前記第1半導体素子への電力の供給線の少なくとも一部は前記メモリモジュール内を経由するように配置され、
前記バックアップ電源から前記第2半導体素子への電力の供給線は前記メモリモジュール内を経由しないように配置され、
前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
前記揮発性記憶素子の予め定められたアドレスに予め定められたデータを書き込み、電源投入時に前記揮発性記憶素子の前記予め定められたアドレスのデータを読み出し、これを前記予め定められたデータと比較することにより電圧低下の有無を判定し、
電源投入時に前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき電圧低下の有無を判定し、
前記揮発性記憶素子に関する電圧低下の判定結果と前記電圧低下検出半導体素子に関する電圧低下の判定結果とに基づき前記モジュールの取り外しの有無を判定するものである。
The present invention relates to a gaming machine that includes a substrate and a storage element mounted on the substrate, and includes a memory module that can be attached to and detached from a processing unit including a CPU.
A backup power source for supplying power when the power is turned off, a first semiconductor element and a second semiconductor element mounted on the processing unit and receiving power supply from the backup power source, and determining whether the memory module is removed A determination unit;
At least a part of a power supply line from the backup power source to the first semiconductor element is disposed to pass through the memory module;
The power supply line from the backup power source to the second semiconductor element is arranged not to pass through the memory module,
One of the first semiconductor element and the second semiconductor element is a voltage drop detection semiconductor element that sets a flag indicating that a power supply voltage has dropped or outputs a signal, and the other is a volatile memory element. And
The determination unit
Write predetermined data to a predetermined address of the volatile storage element, read data of the predetermined address of the volatile storage element when power is turned on, and compare this with the predetermined data To determine whether there is a voltage drop,
Determine the presence or absence of voltage drop based on the flag or the signal of the voltage drop detection semiconductor element at power-on,
Whether or not the module is removed is determined based on the determination result of the voltage drop related to the volatile memory element and the determination result of the voltage drop related to the voltage drop detection semiconductor element.

前記バックアップ電源を前記処理部に搭載するときは、
前記バックアップ電源から前記第1半導体素子への電力の供給線を、少なくとも一度は前記バックアップ電源から前記メモリモジュールに入り、前記メモリモジュールを経由して前記処理部に戻り、前記第1半導体素子に接続されるように配置する。
When mounting the backup power supply in the processing unit,
A power supply line from the backup power supply to the first semiconductor element enters the memory module at least once from the backup power supply, returns to the processing unit via the memory module, and is connected to the first semiconductor element To be arranged.

前記バックアップ電源を前記メモリモジュールに搭載するときは、
前記バックアップ電源から前記第1半導体素子への電力の供給線を、前記メモリモジュールから前記処理部に入り、前記第1半導体素子に接続されるように配置する。
When mounting the backup power supply in the memory module,
A power supply line from the backup power source to the first semiconductor element enters the processing unit from the memory module and is arranged to be connected to the first semiconductor element.

好ましくは、前記第1半導体素子に関する判定結果が電圧低下を示し、かつ、前記第2半導体素子に関する判定結果が電圧低下を示していないとき前記モジュールの取り外しが有ったと判定し、エラー報知又は遊技停止のうちの少なくともいずれかを行う。   Preferably, when the determination result related to the first semiconductor element indicates a voltage drop and the determination result related to the second semiconductor element does not indicate a voltage drop, it is determined that the module has been removed, and an error notification or game Do at least one of the stops.

この発明は、CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記電圧低下検出半導体素子への電力供給が停止されるが、前記揮発性記憶素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
電源切断時に前記揮発性記憶素子のデータの特徴値を求め、これを電源切断時の特徴値として保持し、
電源投入時に前記揮発性記憶素子のデータの特徴値を求め、これを前記電源切断時の特徴値と比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記電圧低下検出半導体素子の前記フラグがセットされていたか又は前記信号が出力されており、かつ、前記揮発性記憶素子に関する比較結果が一致であるとき、不正行為と判定するものである。
The present invention includes a processing unit including a CPU, a substrate and a memory element mounted on the substrate, a memory module that can be attached to and detached from the processing unit, and a backup for supplying power when the power is turned off. A power drop, and a voltage drop detection semiconductor element and a volatile memory element that receive power from the backup power supply, and the power supply from the backup power supply to the voltage drop detection semiconductor element when the memory module is removed. A method of detecting fraud in a gaming machine configured to be stopped, but to maintain power supply to the volatile memory element,
Obtain the characteristic value of the data of the volatile storage element at the time of power-off, hold this as the characteristic value at the time of power-off,
Determine the characteristic value of the data of the volatile storage element at power-on, compare this with the characteristic value at power-off,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the flag of the voltage drop detection semiconductor element is set or the signal is output, and the comparison result regarding the volatile memory element is coincident, it is determined as an illegal act.

この発明は、CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記揮発性記憶素子への電力供給が停止されるが、前記電圧低下検出半導体素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
電源切断時に前記揮発性記憶素子のデータの特徴値を求め、これを電源切断時の特徴値として保持し、
電源投入時に前記揮発性記憶素子のデータの特徴値を求め、これを前記電源切断時の特徴値と比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記揮発性記憶素子に関する比較結果が不一致であり、かつ、前記電圧低下検出半導体素子の前記フラグがセットされておらず及び前記信号が出力されていないとき、不正行為と判定するものである。
The present invention includes a processing unit including a CPU, a substrate and a memory element mounted on the substrate, a memory module that can be attached to and detached from the processing unit, and a backup for supplying power when the power is turned off. A power supply and a voltage drop detection semiconductor element and a volatile memory element that receive power supply from the backup power source, and the power supply from the backup power source to the volatile memory element is stopped when the memory module is removed. However, a method of detecting fraud in a gaming machine configured to maintain power supply to the voltage drop detection semiconductor element,
Obtain the characteristic value of the data of the volatile storage element at the time of power-off, hold this as the characteristic value at the time of power-off,
Determine the characteristic value of the data of the volatile storage element at power-on, compare this with the characteristic value at power-off,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the comparison result regarding the volatile memory element is inconsistent, and the flag of the voltage drop detection semiconductor element is not set and the signal is not output, it is determined that the illegal action is performed.

この発明は、CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記電圧低下検出半導体素子への電力供給が停止されるが、前記揮発性記憶素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
電源切断時に前記揮発性記憶素子の全部又は一部のデータを退避させ、
電源投入時に前記揮発性記憶素子の全部又は一部のデータを読み取り、これを退避させたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記電圧低下検出半導体素子の前記フラグがセットされていたか又は前記信号が出力されており、かつ、前記揮発性記憶素子に関する比較結果が一致であるとき、不正行為と判定するものである。
The present invention includes a processing unit including a CPU, a substrate and a memory element mounted on the substrate, a memory module that can be attached to and detached from the processing unit, and a backup for supplying power when the power is turned off. A power drop, and a voltage drop detection semiconductor element and a volatile memory element that receive power from the backup power supply, and the power supply from the backup power supply to the voltage drop detection semiconductor element when the memory module is removed. A method of detecting fraud in a gaming machine configured to be stopped, but to maintain power supply to the volatile memory element,
Save all or part of the data in the volatile memory element when the power is turned off,
Read all or a part of the data of the volatile memory element at power-on, compare it with the saved data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the flag of the voltage drop detection semiconductor element is set or the signal is output, and the comparison result regarding the volatile memory element is coincident, it is determined as an illegal act.

この発明は、CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記揮発性記憶素子への電力供給が停止されるが、前記電圧低下検出半導体素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
電源切断時に前記揮発性記憶素子の全部又は一部のデータを退避させ、
電源投入時に前記揮発性記憶素子の全部又は一部のデータを読み取り、これを退避させたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記揮発性記憶素子に関する比較結果が不一致であり、かつ、前記電圧低下検出半導体素子の前記フラグがセットされておらず及び前記信号が出力されていないとき、不正行為と判定するものである。
The present invention includes a processing unit including a CPU, a substrate and a memory element mounted on the substrate, a memory module that can be attached to and detached from the processing unit, and a backup for supplying power when the power is turned off. A power supply and a voltage drop detection semiconductor element and a volatile memory element that receive power supply from the backup power source, and the power supply from the backup power source to the volatile memory element is stopped when the memory module is removed. However, a method of detecting fraud in a gaming machine configured to maintain power supply to the voltage drop detection semiconductor element,
Save all or part of the data in the volatile memory element when the power is turned off,
Read all or a part of the data of the volatile memory element at power-on, compare it with the saved data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the comparison result regarding the volatile memory element is inconsistent, and the flag of the voltage drop detection semiconductor element is not set and the signal is not output, it is determined that the illegal action is performed.

この発明は、CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記電圧低下検出半導体素子への電力供給が停止されるが、前記揮発性記憶素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
前記揮発性記憶素子の予め定められたアドレスに予め定められたデータを書き込み、
電源投入時に前記揮発性記憶素子の前記予め定められたアドレスのデータを読み出し、これを前記予め定められたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記電圧低下検出半導体素子の前記フラグがセットされていたか又は前記信号が出力されており、かつ、前記揮発性記憶素子に関する比較結果が一致であるとき、不正行為と判定するものである。
The present invention includes a processing unit including a CPU, a substrate and a memory element mounted on the substrate, a memory module that can be attached to and detached from the processing unit, and a backup for supplying power when the power is turned off. A power drop, and a voltage drop detection semiconductor element and a volatile memory element that receive power supply from the backup power supply, and the power supply from the backup power supply to the voltage drop detection semiconductor element when the memory module is removed. A method of detecting fraud in a gaming machine configured to be stopped, but to maintain power supply to the volatile memory element,
Write predetermined data to a predetermined address of the volatile storage element,
Read the data of the predetermined address of the volatile storage element at power-on, compare this with the predetermined data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the flag of the voltage drop detection semiconductor element is set or the signal is output, and the comparison result regarding the volatile memory element is coincident, it is determined as an illegal act.

この発明は、CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記揮発性記憶素子への電力供給が停止されるが、前記電圧低下検出半導体素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
前記揮発性記憶素子の予め定められたアドレスに予め定められたデータを書き込み、
電源投入時に前記揮発性記憶素子の前記予め定められたアドレスのデータを読み出し、これを前記予め定められたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記揮発性記憶素子に関する比較結果が不一致であり、かつ、前記電圧低下検出半導体素子の前記フラグがセットされておらず及び前記信号が出力されていないとき、不正行為と判定するものである。
The present invention includes a processing unit including a CPU, a substrate and a memory element mounted on the substrate, a memory module that can be attached to and detached from the processing unit, and a backup for supplying power when the power is turned off. A power supply and a voltage drop detection semiconductor element and a volatile memory element that receive power supply from the backup power source, and the power supply from the backup power source to the volatile memory element is stopped when the memory module is removed. However, a method of detecting fraud in a gaming machine configured to maintain power supply to the voltage drop detection semiconductor element,
Write predetermined data to a predetermined address of the volatile storage element,
Read the data of the predetermined address of the volatile storage element at power-on, compare this with the predetermined data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the comparison result regarding the volatile memory element is inconsistent, and the flag of the voltage drop detection semiconductor element is not set and the signal is not output, it is determined that the illegal action is performed.

この発明は上記方法をCPUに実行させるためのプログラムである。
この発明に係るプログラムは、例えば、記録媒体に記録される。
媒体には、例えば、EPROMデバイス、フラッシュメモリデバイス、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、CD(CD−ROM、Video−CDを含む)、DVD(DVD−Video、DVD−ROM、DVD−RAMを含む)、ROMカートリッジ、バッテリバックアップ付きのRAMメモリカートリッジ、フラッシュメモリカートリッジ、不揮発性RAMカートリッジ等を含む。
The present invention is a program for causing a CPU to execute the above method.
The program according to the present invention is recorded on a recording medium, for example.
Examples of the medium include EPROM device, flash memory device, flexible disk, hard disk, magnetic tape, magneto-optical disk, CD (including CD-ROM and Video-CD), DVD (DVD-Video, DVD-ROM, DVD- RAM), ROM cartridge, RAM memory cartridge with battery backup, flash memory cartridge, nonvolatile RAM cartridge, and the like.

また、電話回線等の有線通信媒体、マイクロ波回線等の無線通信媒体等の通信媒体を含む。インターネットもここでいう通信媒体に含まれる。   In addition, a communication medium such as a wired communication medium such as a telephone line and a wireless communication medium such as a microwave line is included. The Internet is also included in the communication medium here.

媒体とは、何等かの物理的手段により情報(主にデジタルデータ、プログラム)が記録されているものであって、コンピュータ、専用プロセッサ等の処理装置に所定の機能を行わせることができるものである。   A medium is a medium in which information (mainly digital data, a program) is recorded by some physical means, and allows a processing device such as a computer or a dedicated processor to perform a predetermined function. is there.

本発明によれば、処理部にある第1半導体素子へのバックアップ電源の供給をメモリモジュールを介して行い、メモリモジュールが処理部から外された場合にバックアップ電源の供給がなくなるようにするが、メモリモジュールが処理部から外された場合でも第2半導体素子への電力供給は維持されるように構成し、そして、電源投入時に第1半導体素子及び第2半導体素子について電源電圧の低下があったかどうかを確認することでメモリモジュールが処理部から外されたかどうか検知することができる。メモリモジュールが外されたと判定されたとき、エラー報知を行ったり、遊技を停止することで不正行為を抑止することができる。   According to the present invention, the backup power is supplied to the first semiconductor element in the processing unit via the memory module so that the backup power is not supplied when the memory module is removed from the processing unit. Even when the memory module is removed from the processing unit, the power supply to the second semiconductor element is maintained, and whether or not the power supply voltage has decreased for the first semiconductor element and the second semiconductor element when the power is turned on. It is possible to detect whether or not the memory module has been removed from the processing unit. When it is determined that the memory module has been removed, fraudulent acts can be suppressed by notifying an error or stopping the game.

発明の実施の形態1.
この発明の実施の形態に係る遊技機について図面を参照して説明する。
図1は遊技機(スロットマシン、回胴式遊技機とも呼ばれる)の正面図である。
スロットマシン10で遊技を楽しもうとする遊技者は、まずメダル貸機(図示しない)等から遊技媒体であるメダルを借り、メダル投入装置のメダル投入口100に直接メダルを入れる。メダル投入口100は、スロットマシン10の正面で略中央の高さに設けられている。
Embodiment 1 of the Invention
A gaming machine according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a front view of a gaming machine (also called a slot machine or a spinning cylinder gaming machine).
A player who wants to enjoy a game with the slot machine 10 first borrows a medal as a game medium from a medal lending machine (not shown) or the like, and inserts a medal directly into the medal insertion slot 100 of the medal insertion device. The medal slot 100 is provided at a substantially central height in front of the slot machine 10.

スロットマシン10は、四角箱状の筐体11を有する。前記筐体11の中央部及び上部には、遊技者側に向かって臨む四角窓状の表示窓12が形成されている。そして、この中央部の表示窓12の中央には、三個の回転リール40の図柄61を見ることができる図柄表示窓13が形成されている。ベットスイッチ16は、回転リール40の下方に位置するスイッチであって、メダル投入口100に連続してメダル投入をして貯留させた貯留メダル数を減じてメダル投入に代える。精算スイッチ17は、回転リールの斜め下方に位置するスイッチであって、貯留した投入メダルを払い出す。スタートスイッチ30は回転リール40の斜め下方に位置するレバーであって、遊技メダルの投入若しくはベットスイッチ16の投入を条件に、リールユニット60の駆動を開始させる。ストップスイッチ50は、リールユニット60の駆動を停止させるためのものである。リールユニット60は、三個の回転リール40とから構成されている。そして、各回転リール40は、合成樹脂からなる回転ドラムと、この回転ドラムの周囲に貼付されるテープ状のリールテープ42とを備えている。このリールテープ42の外周面には、複数個(例えば21個)の図柄61が表示されている。62は各種の演出を行うための液晶表示部である。   The slot machine 10 has a square box-shaped housing 11. A square window-like display window 12 facing the player side is formed at the center and upper part of the casing 11. A symbol display window 13 through which the symbols 61 of the three rotary reels 40 can be seen is formed at the center of the display window 12 at the center. The bet switch 16 is a switch located below the rotary reel 40, and reduces the number of stored medals inserted and stored in the medal insertion slot 100 to replace the medal insertion. The settlement switch 17 is a switch located obliquely below the rotating reel, and pays out the stored inserted medal. The start switch 30 is a lever positioned obliquely below the rotary reel 40 and starts driving the reel unit 60 on condition that a game medal is inserted or the bet switch 16 is inserted. The stop switch 50 is for stopping the driving of the reel unit 60. The reel unit 60 is composed of three rotating reels 40. Each rotating reel 40 includes a rotating drum made of a synthetic resin and a tape-like reel tape 42 attached around the rotating drum. On the outer peripheral surface of the reel tape 42, a plurality of (for example, 21) symbols 61 are displayed. Reference numeral 62 denotes a liquid crystal display unit for performing various effects.

スロットマシン10の内部には、後述のように、スロットマシン10の全体の動作を制御するための制御装置が内蔵されている。制御装置は、CPUを中心に構成され、ROM、RAM、I/O等を備えている。そして、CPU(処理部)が遊技者の操作を受けてROM(記憶部)に記憶されたプログラムを読み込むことで動作させるものであり、具体的には、スタートスイッチ30及びストップスイッチ50の操作に基づき回転リール40の回転及び停止を制御するとともに、ランプやスピーカ等の表示を制御する。CPUが動作する際に必要な一時的なデータなどはRAM(一般にRAMは揮発性メモリであり、その電源断によりデータは原則失われるが、本遊技機においてはその一部又は全部についてバッテリなどのバックアップ電源が用意されていることがあり、この場合は電源断でもデータは失われない)に記憶される。CPUはROMに記録されたプログラムに従って所定の動作を行うとともに、処理に必要な一時的なデータをRAMに記録するとともに記録されたデータを必要に応じて読み出して参照する。   Inside the slot machine 10, a control device for controlling the overall operation of the slot machine 10 is incorporated as will be described later. The control device is configured around a CPU and includes a ROM, a RAM, an I / O, and the like. The CPU (processing unit) is operated by reading a program stored in a ROM (storage unit) in response to the player's operation. Specifically, the CPU (processing unit) is operated by the start switch 30 and the stop switch 50. Based on this, the rotation and stop of the rotary reel 40 are controlled, and the display of lamps, speakers, and the like are controlled. Temporary data necessary for the CPU to operate is RAM (generally RAM is a volatile memory, and data is lost in principle when the power is turned off. A backup power supply may be prepared, and in this case, data is not lost even if the power is turned off. The CPU performs a predetermined operation in accordance with a program recorded in the ROM, records temporary data necessary for processing in the RAM, and reads out and refers to the recorded data as necessary.

スタートスイッチ30は、前述のように回転リール40の斜め下方に位置するレバーであって、遊技メダルの投入若しくはベットスイッチ16の投入を条件に、または、入賞判定に応じて得られる「再遊技(Replay)」時には前遊技からの所定時間経過を条件に、リールユニット60の駆動を開始させるためのものである。   The start switch 30 is a lever that is positioned obliquely below the rotary reel 40 as described above. The start switch 30 can be obtained on the condition that a game medal is inserted or the bet switch 16 is inserted or according to a winning determination. "Replay)" is to start driving the reel unit 60 on condition that a predetermined time has elapsed since the previous game.

ストップスイッチ50は、前述のようにリールユニット60の駆動を停止させるためのものである。具体的には、ストップスイッチ50は、各回転リール40に対応した三個のスイッチから構成され、各回転リール40の下方に1個ずつ配置されているものである。回転リール40に対応したストップスイッチ50の操作により、当該対応した回転リール40の回転を停止するように設定されている。   The stop switch 50 is for stopping the driving of the reel unit 60 as described above. Specifically, the stop switch 50 includes three switches corresponding to each rotary reel 40, and one stop switch 50 is disposed below each rotary reel 40. The operation of the stop switch 50 corresponding to the rotating reel 40 is set to stop the rotation of the corresponding rotating reel 40.

メダルの投入若しくはベットスイッチ16の投入を条件に、または、前記「再遊技(Replay)」時には前遊技から所定時間経過を条件に、スタートスイッチ30を操作すると、リールユニット60が駆動され、三個の回転リール40が回転を開始する。その後、ストップスイッチ50の一個を操作すると、当該対応する回転リール40の回転が停止する。そして、ストップスイッチ50を三個全て操作すると、三個の回転リール40の回転が全て停止する。このとき、表示窓13の有効入賞ライン上に、予め設定された図柄61が停止すると入賞と判定され、図示しないホッパーユニットを介して所定枚数のメダルが払い出される。なお、メダルを払い出す代わりに、クレジットしてもよい。   When the start switch 30 is operated on the condition that the medal is inserted or the bet switch 16 is inserted, or on the condition that a predetermined time elapses from the previous game at the time of the “replay”, the reel unit 60 is driven, and the three The rotary reel 40 starts to rotate. Thereafter, when one of the stop switches 50 is operated, the rotation of the corresponding rotary reel 40 is stopped. When all three stop switches 50 are operated, the rotation of the three rotary reels 40 is stopped. At this time, if a predetermined symbol 61 on the effective pay line of the display window 13 stops, it is determined that the winning is made, and a predetermined number of medals are paid out through a hopper unit (not shown). In addition, you may credit instead of paying out medals.

図2はスロットマシン10の電気的な概略構造を示すブロック図である。この図において電源系統についての表示は省略されている。スロットマシン10は、その主要な処理装置としてメイン基板1とこれからコマンドを受けて動作するサブ基板2とを備える。なお、少なくともメイン基板1は、外部から接触不能となるようにケース内部に収容され、これら基板を取り外す際に痕跡が残るように封印処理が施されている。   FIG. 2 is a block diagram showing an electrical schematic structure of the slot machine 10. In this figure, the display about the power supply system is omitted. The slot machine 10 includes a main substrate 1 and a sub-substrate 2 that operates in response to commands from the main substrate 1 as main processing devices. At least the main substrate 1 is accommodated inside the case so that it cannot be contacted from the outside, and a sealing process is performed so that traces remain when the substrates are removed.

メイン基板1は、遊技者の操作を受けて内部抽選を行ったり、リールの回転・停止やメダルの払い出しなどの処理を行うためのものである。メイン基板1は、予め設定されたプログラムに従って制御動作を行うCPUと、前記プログラムを記憶する記憶手段であるROMおよび処理結果などを一時的に記憶するRAMを含む。   The main board 1 is for performing an internal lottery in response to a player's operation, and processing such as reel rotation / stop and medal payout. The main board 1 includes a CPU that performs a control operation according to a preset program, a ROM that is a storage unit that stores the program, and a RAM that temporarily stores processing results and the like.

サブ基板2は、メイン基板1からコマンド信号を受けて内部抽選の結果を報知したり各種演出を行うためのものである。サブ基板2は、前記コマンド信号に応じた予め設定されたプログラムに従って制御動作を行うCPUと、前記プログラムを記憶する記憶手段であるROMおよび処理結果などを一時的に記憶するRAMを含む。コマンドの流れはメイン基板1からサブ基板2への一方のみであり、逆にサブ基板2からメイン基板1へコマンド等が出されることはない。また、サブ基板2はROMなどの半導体メモリを搭載したメモリモジュール3を備えている。なお、メイン基板1にメモリモジュールを備えていてもよい。   The sub-board 2 is for receiving a command signal from the main board 1 and notifying the result of the internal lottery and performing various effects. The sub-board 2 includes a CPU that performs a control operation according to a preset program corresponding to the command signal, a ROM that is a storage unit that stores the program, and a RAM that temporarily stores processing results and the like. The flow of commands is only one from the main board 1 to the sub board 2, and conversely, no command or the like is issued from the sub board 2 to the main board 1. Further, the sub-board 2 includes a memory module 3 on which a semiconductor memory such as a ROM is mounted. The main board 1 may be provided with a memory module.

メイン基板1にはスタートスイッチ30,ストップスイッチ50,リール駆動部70,リール位置検出回路71、ホッパー駆動部80、ホッパー81及びホッパー81から払い出されたメダルの枚数を数えるためのメダル検出部82が接続されている。サブ基板2には液晶表示装置62の制御基板200、スピーカ201、LED基板202などの周辺基板(ローカル基板)が接続されている。   The main board 1 includes a start switch 30, a stop switch 50, a reel drive unit 70, a reel position detection circuit 71, a hopper drive unit 80, a hopper 81, and a medal detection unit 82 for counting the number of medals paid out from the hopper 81. Is connected. A peripheral board (local board) such as a control board 200 of the liquid crystal display device 62, a speaker 201, and an LED board 202 is connected to the sub board 2.

図3にメモリモジュール3をサブ基板(処理部)2に装着した状態を示す。
このメモリモジュール3は、メモリモジュールの基板3bと、これに搭載されるひとつ又は複数の半導体メモリ(ROM)3aと、メモリモジュール3をサブ基板2に電気的に接続するためのメモリモジュール3側のコネクタ6とを備える。サブ基板2にはメモリモジュール3と電気的接続を行うためのコネクタ2aが設けられている。コネクタ2aはメモリモジュール3のコネクタ6と結合する。図3の例では、メモリモジュール3はサブ基板2に対して垂直になるようにコネクタ2aに取り付けられる。
FIG. 3 shows a state where the memory module 3 is mounted on the sub-board (processing unit) 2.
The memory module 3 includes a memory module substrate 3b, one or a plurality of semiconductor memories (ROM) 3a mounted thereon, and a memory module 3 side for electrically connecting the memory module 3 to the sub-substrate 2. And a connector 6. The sub-board 2 is provided with a connector 2a for electrical connection with the memory module 3. The connector 2 a is coupled with the connector 6 of the memory module 3. In the example of FIG. 3, the memory module 3 is attached to the connector 2 a so as to be perpendicular to the sub-board 2.

本発明の実施の形態1に係るメモリモジュールと処理部(サブ基板)の接続図を図4に示す。同図は本発明の実施の形態1の動作を説明するために必要な部分のみを示し、サブ基板2上のCPUやメモリモジュール3上のROMの表示や、アドレス信号やデータ信号の表示を省略している。   FIG. 4 shows a connection diagram between the memory module and the processing unit (sub board) according to the first embodiment of the present invention. This figure shows only the parts necessary for explaining the operation of the first embodiment of the present invention, omitting the display of the CPU on the sub-board 2 and the ROM on the memory module 3, and the display of address signals and data signals. is doing.

図4において、2bは電源切断時に電力を供給するためのバックアップ電源である。バックアップ電源2bは、リチウム電池等の二次電池であるが、本発明は二次電池に限定されない。一次電池やコンデンサなどの蓄電器であってもよい。2c−1はバックアップ電源から電力の供給を受けるリアルタイムクロックIC(半導体素子。以下、RTCと記す)である。RTC2c−1は市販のICであって、例えば、年・月・日・曜日・時・分・秒のカレンダー機能やカウンタ機能とともに、時刻アラーム・インターバルタイマー・時刻変更割り込みなどの機能を備えるものである。RTC2c−1は、後述のように電源電圧の低下を検出可能に構成されたもので、この点に鑑みて電圧低下検出半導体素子と呼ぶことができる。2c−2はバックアップ電源2bから電力の供給を受けるRAM(揮発性記憶素子)である。RTC2c−1とRAM2c−2は電源断時に同じバックアップ電源2bから電力の供給を受けるが、バックアップ電源2bからの配線のルートが異なっている(この点はさらに後述する)。2dはメモリモジュール3の取り外しの有無を判定する判定部である。判定部2dはRTC2c−1,RAM2c−2からデータ(フラグ)を読み出したり、RTC2c−1,RAM2c−2にデータを書き込む(フラグをセット/リセットする)ことができる。判定部2dは、例えば所定のプログラムで動作する図示しないCPUで実現される。判定部2dはメモリモジュール3の取り外しの有無を判定する以外にも、バックアップ電源2bの劣化を判断することもある。2eは基板の電源(直流電圧)VDDを受けてバックアップ電源2bに供給し充電を行うとともに、電源断のバックアップ時にバックアップ電源2bの電流が電源VDDに逆流しないようにするためのダイオードである。   In FIG. 4, 2b is a backup power source for supplying power when the power is turned off. The backup power source 2b is a secondary battery such as a lithium battery, but the present invention is not limited to the secondary battery. A battery such as a primary battery or a capacitor may be used. 2c-1 is a real-time clock IC (semiconductor element; hereinafter referred to as RTC) that receives power from a backup power source. RTC2c-1 is a commercially available IC that has functions such as a calendar function and counter function for year, month, date, day of the week, hour, minute, and second, as well as functions such as a time alarm, interval timer, and time change interrupt. is there. The RTC 2c-1 is configured to detect a drop in the power supply voltage as will be described later, and can be called a voltage drop detection semiconductor element in view of this point. Reference numeral 2c-2 denotes a RAM (volatile storage element) that receives power from the backup power supply 2b. The RTC 2c-1 and the RAM 2c-2 are supplied with power from the same backup power source 2b when the power is cut off, but the wiring route from the backup power source 2b is different (this point will be further described later). A determination unit 2d determines whether or not the memory module 3 is removed. The determination unit 2d can read data (flag) from the RTC 2c-1 and RAM 2c-2 and write data to the RTC 2c-1 and RAM 2c-2 (set / reset flag). The determination unit 2d is realized by a CPU (not shown) that operates according to a predetermined program, for example. In addition to determining whether or not the memory module 3 has been removed, the determination unit 2d may determine the deterioration of the backup power source 2b. Reference numeral 2e denotes a diode that receives the power supply (DC voltage) VDD of the substrate and supplies it to the backup power supply 2b for charging, and also prevents the current of the backup power supply 2b from flowing back to the power supply VDD at the time of power-off backup.

図4においてバックアップ電源2bはサブ基板(処理部)2に搭載されているが、バックアップ電源2bからRTC2c−1への電力の供給線の少なくとも一部はメモリモジュール3内を経由するように配置されている。すなわち、バックアップ電源2bからRTC2c−1への電力の供給線は、まずバックアップ電源2bからコネクタ2aの端子2a−1に接続され、この端子に対応するコネクタ6の端子6−1に接触することによりメモリモジュール3に入る。電力の供給線は、コネクタ6の端子6−2とコネクタ2aの端子2a−2を経由して再びサブ基板2に戻り、RTC2c−1の電源端子に接続されている。コネクタ6の端子6−1と端子6−2はメモリモジュール3内において配線3cにより接続されている。これに対し、バックアップ電源2bからRAM2c−2への電力の供給線はメモリモジュール3内を経由しないようになっている。すなわち、バックアップ電源2bとRAM2c−2間の接続はサブ基板2上にのみ存在し、その外部に出ることはない。   In FIG. 4, the backup power source 2 b is mounted on the sub-board (processing unit) 2, but at least a part of the power supply line from the backup power source 2 b to the RTC 2 c-1 is arranged so as to pass through the memory module 3. ing. That is, the power supply line from the backup power supply 2b to the RTC 2c-1 is first connected from the backup power supply 2b to the terminal 2a-1 of the connector 2a, and then contacts the terminal 6-1 of the connector 6 corresponding to this terminal. The memory module 3 is entered. The power supply line returns to the sub-board 2 again via the terminal 6-2 of the connector 6 and the terminal 2a-2 of the connector 2a, and is connected to the power supply terminal of the RTC 2c-1. The terminals 6-1 and 6-2 of the connector 6 are connected in the memory module 3 by wiring 3c. On the other hand, the power supply line from the backup power supply 2b to the RAM 2c-2 does not pass through the memory module 3. That is, the connection between the backup power source 2b and the RAM 2c-2 exists only on the sub-board 2, and does not go outside.

参考のため図11に従来のバックアップ電源2bとRTC2c−1、RAM2c−2間の接続を示す。従来はこれらが直接接続されていて、メモリモジュール3を経由することはなかった。バックアップ電源2bからRTC2c−1への電力の供給線の少なくとも一部がメモリモジュール3内を経由するような配置は、新規なものである。   For reference, FIG. 11 shows a connection between the conventional backup power supply 2b, the RTC 2c-1, and the RAM 2c-2. Conventionally, these are directly connected and do not go through the memory module 3. The arrangement in which at least part of the power supply line from the backup power supply 2b to the RTC 2c-1 passes through the memory module 3 is novel.

本発明の実施の形態1に係る装置/方法は、サブ基板(処理部)2上にある揮発性記憶素子(RAM)2c−1へのバックアップ電源の供給をメモリモジュール3を介して行い、メモリモジュール3がサブ基板2から外された場合にはRTC2c−1へのバックアップ電源の供給がなくなるようにし、そして、電源投入時にRTC2c−1に関して電源電圧の低下があったかどうかと、RAM2c−2の内容が電源断時と同じかどうか(不一致であればRAM2c−2に関して電源電圧の低下があったことを意味する)をそれぞれ確認することでメモリモジュール3がサブ基板2から外されたかどうか確認することを特徴とする。メモリモジュール3が外されていなければバックアップは正常に行われており、電源切断時と電源投入時(つまり電源断の間)にRTC2c−1が電源電圧の低下を検出することはないはずである。RTC2c−1が電源電圧の低下を検出したとすれば、メモリモジュール3が外された可能性があると判断できる。RTC2c−1はその内部にフラグレジスタを持ち、少なくともその1ビットは電源電圧が低下したときにセットされるフラグ(VLF(Voltage Low Flag)ビット)である。VLFビットがセット(=1)であることは、電源電圧の低下などによって計時データ等が消失している可能性があることを意味し、レジスタ等を初期設定することが推奨されている。   The apparatus / method according to the first embodiment of the present invention supplies the backup power to the volatile storage element (RAM) 2c-1 on the sub-substrate (processing unit) 2 via the memory module 3, and the memory When the module 3 is removed from the sub-board 2, the backup power is not supplied to the RTC 2c-1, and whether or not the power voltage is lowered with respect to the RTC 2c-1 when the power is turned on, and the contents of the RAM 2c-2 Confirm whether or not the memory module 3 has been removed from the sub-board 2 by confirming whether the power supply voltage is the same as when the power was turned off (if there is a mismatch, this means that the power supply voltage has decreased with respect to the RAM 2c-2). It is characterized by. If the memory module 3 is not removed, the backup is performed normally, and the RTC 2c-1 should not detect a drop in the power supply voltage when the power is turned off and when the power is turned on (that is, while the power is turned off). . If the RTC 2c-1 detects a drop in the power supply voltage, it can be determined that the memory module 3 may have been removed. The RTC 2c-1 has a flag register therein, and at least one bit thereof is a flag (VLF (Voltage Low Flag) bit) set when the power supply voltage drops. The fact that the VLF bit is set (= 1) means that time-measured data or the like may be lost due to a decrease in power supply voltage or the like, and it is recommended to initialize the registers and the like.

バックアップ電源2bが劣化したときも同様にRTC2c−1は電源電圧の低下を検出するが、この場合はRAM2c−2の内容にも変化が生じる。RTC2c−1とRAM2c−2それぞれについて電源電圧の低下の有無の確認を行い、これらの結果を総合的に判断することで、メモリモジュール3が外された場合をバックアップ電源2bが劣化した場合と区別することができる。   Similarly, when the backup power supply 2b deteriorates, the RTC 2c-1 detects a drop in the power supply voltage. In this case, the contents of the RAM 2c-2 also change. The RTC 2c-1 and the RAM 2c-2 are checked for the presence or absence of a decrease in the power supply voltage, and these results are comprehensively determined to distinguish the case where the memory module 3 is removed from the case where the backup power supply 2b is deteriorated. can do.

電源断の間すなわち電源切断時と電源投入時でRAM2c−2の内容に変化が生じたかどうかを判定するために、発明の実施の形態1ではチェックサム(検査合計)を利用する。チェックサムとは、RAMの全アドレスのデータ又は一部のアドレスのデータについて求めた総合計である。ひとつのデータの1ビットが変化したときでもこれをチェックサムで検出することができる。チェックサムはRAM2c−2のデータ全体をそれぞれ表現する特徴値と言える。   In order to determine whether or not the contents of the RAM 2c-2 have changed during power-off, that is, between power-off and power-on, a checksum (check sum) is used in the first embodiment of the invention. The checksum is a total obtained for the data of all addresses of the RAM or the data of some addresses. Even when one bit of one data changes, this can be detected by a checksum. The checksum can be said to be a feature value that represents the entire data of the RAM 2c-2.

図5に電源スイッチをオフにしたときの処理フローチャートを示し、図6に電源スイッチをオンにしたときの処理フローチャートを示す。図7(a)に電源スイッチをオフにしたときのタイミングチャートを示し、図7(b)に電源スイッチをオンにしたときのタイミングチャートを示す。これらの図を参照して発明の実施の形態1の動作を説明する。   FIG. 5 shows a processing flowchart when the power switch is turned off, and FIG. 6 shows a processing flowchart when the power switch is turned on. FIG. 7A shows a timing chart when the power switch is turned off, and FIG. 7B shows a timing chart when the power switch is turned on. The operation of the first embodiment of the invention will be described with reference to these drawings.

図7(a)において電源スイッチがオンのとき、電源電圧は規定値である(期間P1)。期間P1では、図8に太線で示すように電源VDDがRTC2c−1とRAM2c−2にそれぞれ供給されるとともにバックアップ電源2bを充電している。電源スイッチがオンからオフにされたとき(時刻T1)サブ基板2等に供給される電源電圧はすぐには低下せず、電源スイッチのオフからしばらく時間が経ってから電源電圧がゼロになる(時刻T2)。この間(期間P2)でサブ基板2のCPU等は所定の処理を行うことができる。電源スイッチがオンからオフにされたとき(時刻T1)、その直後にその旨を示す電源断信号が有効になるので、CPU等は電源断信号を契機に電源終了時の処理を実行することができる。具体的には期間P2において図5の処理を行う。   In FIG. 7A, when the power switch is on, the power supply voltage is a specified value (period P1). In the period P1, as indicated by a thick line in FIG. 8, the power supply VDD is supplied to the RTC 2c-1 and the RAM 2c-2, and the backup power supply 2b is charged. When the power switch is turned off from on (time T1), the power supply voltage supplied to the sub-board 2 or the like does not decrease immediately, and after a while after the power switch is turned off, the power supply voltage becomes zero ( Time T2). During this period (period P2), the CPU or the like of the sub-board 2 can perform a predetermined process. When the power switch is turned from on to off (time T1), the power-off signal indicating that effect becomes effective immediately after that, so that the CPU or the like may execute processing at the end of the power source in response to the power-off signal. it can. Specifically, the process of FIG. 5 is performed in the period P2.

すなわち、RAMのチェックサムを求め(S1)、求めたチェックサムをRAMの任意のアドレス(予めどのアドレスにするか決めておく)にそれぞれ記憶する(S2)。RAM2c−2にはバックアップ電源が供給されているから、電源断の際のRAM2c−2の特徴値(チェックサム)が電源断の期間(図7の期間P3)においてRAM2c−2で保持されることになる。   That is, calculated a checksum of RAM (S1), stores respectively the checksum calculated to any address in RAM (previously decide whether to advance which address) (S2). Since the backup power is supplied to the RAM 2c-2, the characteristic value (check sum) of the RAM 2c-2 at the time of power-off is held in the RAM 2c-2 during the power-off period (period P3 in FIG. 7). become.

図7(a)の時刻T2以降の期間P3において電源電圧はゼロであるが、図9に太線で示すようにRTC2c−1とRAM2c−2に対してバックアップ電源2bから電力が供給される。したがって、RTC2c−1は電源電圧の低下を検出せず、RAM2c−2の内容は保持されたままである。   In the period P3 after time T2 in FIG. 7A, the power supply voltage is zero, but power is supplied from the backup power supply 2b to the RTC 2c-1 and the RAM 2c-2 as shown by a thick line in FIG. Therefore, the RTC 2c-1 does not detect a decrease in the power supply voltage, and the contents of the RAM 2c-2 are retained.

次に、図7(b)に示すように、電源スイッチがオンになると(時刻T3)電源電圧が上昇し速やかに規定値に達する。その際に通常はリセット信号が発生し、その後の期間P4においてCPU等は初期動作を開始する。初期動作のひとつとして図6の処理を行う。   Next, as shown in FIG. 7B, when the power switch is turned on (time T3), the power supply voltage rises and quickly reaches the specified value. At that time, a reset signal is usually generated, and the CPU or the like starts an initial operation in the subsequent period P4. 6 is performed as one of the initial operations.

すなわち、RAM2c−2のチェックサムを求め(S10)、電源断の際にRAM2c−2に記憶させたチェックサムを読み出し(S11)、両者を比較する(S12)。S12の比較処理は電源電圧低下の有無の判断を行うものである。   That is, the checksum of the RAM 2c-2 is obtained (S10), the checksum stored in the RAM 2c-2 when the power is cut off is read (S11), and both are compared (S12). In the comparison process of S12, it is determined whether or not there is a power supply voltage drop.

RAM2c−2に関してS11で読み出したチェックサムがS10で求めたチェックサムに一致した場合(S12で一致)、RAM2c−2の内容が電源断中も保持されたことを意味する。バックアップ電源2bが正常であると判断できるから、次にメモリモジュール3が取り外されたかどうかを判定するためにS14以降の処理を行う。   If the checksum read in S11 for the RAM 2c-2 matches the checksum obtained in S10 (match in S12), it means that the contents of the RAM 2c-2 are retained even when the power is turned off. Since it can be determined that the backup power supply 2b is normal, the processing subsequent to S14 is performed to determine whether or not the memory module 3 has been removed.

チェックサムが一致しなかったら(S12で不一致)、バックアップ電源2bが劣化したことを意味するから、エラー処理(S13)を行いその旨の報知を行う。   If the checksums do not match (does not match in S12), it means that the backup power supply 2b has deteriorated, so error processing (S13) is performed and a notification to that effect is given.

次に、RTC2c−1のフラグレジスタを調べ(S14)、VLFビットがセットされているかどうか調べる(S15)。VLFビットがセットされていないとき(NO)、RTC2c−1が電源断中もバッテリバックアップされたことを意味するから、メモリモジュール3が取り外されなかったと判断できる。これは正常状態であるので通常の起動処理を行う(S17)。なお、この際にRAM2c−2に記憶されたチェックサムをクリアするようにしてもよい。   Next, the flag register of RTC2c-1 is checked (S14), and it is checked whether the VLF bit is set (S15). When the VLF bit is not set (NO), it means that the battery is backed up even when the power of the RTC 2c-1 is turned off, so it can be determined that the memory module 3 has not been removed. Since this is a normal state, normal activation processing is performed (S17). At this time, the checksum stored in the RAM 2c-2 may be cleared.

これに対し、電源断の期間においてメモリモジュール3が交換されると(メモリモジュールのROMを有効にするには電源切断時に交換する必要がある)、図10に示すようにメモリモジュール3が外された時点でRTC2c−1への電力の供給が絶たれる。バックアップ電源2bからRTC2c−1への電力の供給線の少なくとも一部はメモリモジュール3内を経由するように配置されているためである。図10の状態になるとRTC2c−1のVLFビットがセット(=1)され、再度電源が供給されても当該ビットがリセット(=0)されることはない。その結果、S15の判定結果はYESとなり、エラー処理を行い、メモリモジュール3が交換されたことを報知する(S16)。これ以降は通常の起動処理を行わないので、遊技を行うことができなくなる。なお、電源断の期間以外でもVLFビットのセットを検出したときにエラー処理を行うようにしてもよい。   On the other hand, when the memory module 3 is replaced during the power-off period (in order to enable the ROM of the memory module, it is necessary to replace it when the power is turned off), the memory module 3 is removed as shown in FIG. At that time, the power supply to the RTC 2c-1 is cut off. This is because at least a part of the power supply line from the backup power supply 2b to the RTC 2c-1 is arranged to pass through the memory module 3. In the state of FIG. 10, the VLF bit of RTC2c-1 is set (= 1), and even if power is supplied again, the bit is not reset (= 0). As a result, the determination result in S15 is YES, error processing is performed, and notification is made that the memory module 3 has been replaced (S16). After this, the normal activation process is not performed, so that the game cannot be performed. Note that error processing may be performed when a VLF bit set is detected even during a period other than the power-off period.

発明の実施の形態1によれば、メモリモジュールを介して電圧低下検出半導体素子(例えばRTC)へのバックアップ電源の供給を行い、メモリモジュールが処理部(サブ基板)から外された場合に電圧低下検出半導体素子へのバックアップ電源の供給が遮断されるようにし、バックアップ不良を発生させる。電源投入時には電圧低下検出半導体素子に関して電圧低下の有無のチェックが行われるため、メモリモジュールが外された場合には電圧低下が有ったことを検出することになり、不正行為の可能性があると判断し、エラー状態などに移行して遊技を停止させる。他方、揮発性記憶素子(RAM)は、そのバックアップ電力の供給線がメモリモジュールを経由しないので、メモリモジュールが取り外されても電圧は低下せず、その特徴値が一致する。電圧低下検出半導体素子のみに関して電圧の低下を検出したときに、メモリモジュールが交換されたと判定し、エラー処理を行う。このように処理することで、バックアップ電源の劣化によるバックアップ不良と区別して、メモリモジュールが外されたということを判定できるようにした。以上のような構成により、メモリモジュールの交換を検知しエラー報知することができ、ROMの不正な交換という不正行為を抑止することが可能になる。   According to the first embodiment of the present invention, the backup power is supplied to the voltage drop detection semiconductor element (for example, RTC) through the memory module, and the voltage drop occurs when the memory module is removed from the processing unit (sub-board). The backup power supply to the detection semiconductor element is cut off to cause a backup failure. When the power is turned on, the voltage drop detection semiconductor element is checked for voltage drop, so if the memory module is removed, it will be detected that there is a voltage drop, and there is a possibility of fraud. The game is stopped by moving to an error state or the like. On the other hand, since the backup power supply line of the volatile memory element (RAM) does not pass through the memory module, the voltage does not decrease even if the memory module is removed, and the characteristic values thereof match. When a voltage drop is detected only for the voltage drop detection semiconductor element, it is determined that the memory module has been replaced, and error processing is performed. By processing in this way, it is possible to determine that the memory module has been removed in distinction from backup failure due to deterioration of the backup power supply. With the configuration as described above, replacement of the memory module can be detected and an error can be notified, and it is possible to suppress an illegal act of illegal replacement of the ROM.

なお、以上の説明において、バックアップ電源の供給を受ける半導体素子としてリアルタイムクロックIC(RTC)を例にとり説明を加えたが、これは一例であって他の半導体素子を使用することもできる。例えば、電源低下時にこれを検出して信号(例えばリセット信号)を出力するICを用いるとともに、例えばレジスタや不揮発性メモリ(EEPROMなど)によりその出力を電源投入時まで保持するようにしてもよい。   In the above description, a real-time clock IC (RTC) has been described as an example of a semiconductor element that receives the supply of backup power. However, this is only an example, and other semiconductor elements can be used. For example, it is possible to use an IC that detects this when the power is lowered and outputs a signal (for example, a reset signal), and holds the output until the power is turned on, for example, by a register or a nonvolatile memory (EEPROM, etc.).

なお、以上の説明で、特徴値としてチェックサムを求める場合を例にとり説明を加えたが、本発明はこれに限定されない。揮発性記憶素子(RAM)の内容に固有の特徴値を求めることができればよく、例えば、論理積、論理和又は排他的論理和を含む論理演算を行ったり、又は、ハッシュ関数によりハッシュ値を求めるようにしてもよい。ハッシュ関数とは、与えられた原文から固定長の疑似乱数を生成する演算手法であり、生成した値は「ハッシュ値」と呼ばれる。「要約関数」「メッセージダイジェスト」とも呼ばれる。不可逆な一方向関数を含むため、ハッシュ値から原文を再現することはできず、また同じハッシュ値を持つ異なるデータを作成することは極めて困難である。   In the above description, the case where a checksum is obtained as a feature value has been described as an example, but the present invention is not limited to this. It suffices if a characteristic value unique to the contents of the volatile memory element (RAM) can be obtained. For example, a logical operation including logical product, logical sum, or exclusive logical sum is performed, or a hash value is obtained by a hash function. You may do it. The hash function is a calculation method for generating a fixed-length pseudorandom number from a given original text, and the generated value is called a “hash value”. Also called “summary function” or “message digest”. Since an irreversible one-way function is included, the original text cannot be reproduced from the hash value, and it is extremely difficult to create different data having the same hash value.

以上の説明で、特徴値をRAM2c−2自身に書き込んだが、本発明はこれに限定されない。バックアップ電源の供給されるほかのRAM又は不揮発性記憶素子(EEPROMなど)に書き込むようにしてもよい。   In the above description, the feature value is written in the RAM 2c-2 itself, but the present invention is not limited to this. You may make it write in other RAM or non-volatile memory elements (EEPROM etc.) to which backup power is supplied.

発明の実施の形態1の変形例.
上記例ではメモリモジュール3経由でバックアップ電源を供給する素子(第1半導体素子)に電圧低下検出半導体素子(RTC)を適用し、メモリモジュール3を経由せずにバックアップ電源を供給する素子(第2半導体素子)に揮発性記憶素子(RAM)を適用したが、本発明はこれに限定されない。図12に示すように、メモリモジュール3経由でバックアップ電源を供給する素子(第1半導体素子)に揮発性記憶素子(RAM)を適用し、メモリモジュール3を経由せずにバックアップ電源を供給する素子(第2半導体素子)に電圧低下検出半導体素子(RTC)を適用するようにしてもよい。
Modification of Embodiment 1 of the Invention.
In the above example, a voltage drop detection semiconductor element (RTC) is applied to an element (first semiconductor element) that supplies backup power via the memory module 3, and an element that supplies backup power without passing through the memory module 3 (second semiconductor element). Although the volatile memory element (RAM) is applied to the semiconductor element), the present invention is not limited to this. As shown in FIG. 12, a volatile storage element (RAM) is applied to an element (first semiconductor element) that supplies backup power via the memory module 3, and an element that supplies backup power without going through the memory module 3. A voltage drop detection semiconductor element (RTC) may be applied to the (second semiconductor element).

この場合、図6のS10乃至S12の処理とS14乃至S15の処理を入れ替える。   In this case, the processes of S10 to S12 and the processes of S14 to S15 in FIG. 6 are interchanged.

すなわち、まず、RTC2c−1のフラグレジスタを調べ、VLFビットがセットされているかどうか調べる。VLFビットがセットされていないとき、RTC2c−1が電源断中もバッテリバックアップされたことを意味するから、バックアップ電源2bが正常であると判断できるので、次にRAM2c−2に関する電圧低下の有無を判定する。VLFビットがセットされているときは、バックアップ電源2bが劣化したことを意味するから、エラー処理(S13)を行いその旨の報知を行う。   That is, first, the flag register of RTC2c-1 is checked to see if the VLF bit is set. When the VLF bit is not set, it means that the RTC 2c-1 is backed up even while the power is off. Therefore, it can be determined that the backup power source 2b is normal. judge. When the VLF bit is set, it means that the backup power supply 2b has deteriorated, so error processing (S13) is performed to notify that effect.

電源断の期間P3においてメモリモジュール3が交換された場合(図10に示すようにメモリモジュール3が外された時点でRTC2c−1への電力の供給が絶たれる)、RAM2c−2の内容は失われ、再度電源が供給されても回復することはない(でたらめな内容になる)。そのため、RAM2c−2に関して、読み出したチェックサム(電源断時のチェックサム)が電源投入時に求めたチェックサムに一致しなくなる。RAM2c−2の内容が失われるから電源投入時に求めたチェックサムは電源断時に求めたものと当然異なるし、記憶していたチェックサム自体も失われるからである。そこでエラー処理を行い、メモリモジュール3が交換されたことを報知する(S16)。
発明の実施の形態1の変形例も、発明の実施の形態1と同様の作用効果を奏する。
When the memory module 3 is replaced during the power-off period P3 (power supply to the RTC 2c-1 is cut off when the memory module 3 is removed as shown in FIG. 10), the contents of the RAM 2c-2 are lost. Even if power is supplied again, it will not recover (the content will be random). Therefore, with respect to the RAM 2c-2, the read checksum (checksum when the power is turned off) does not match the checksum obtained when the power is turned on. This is because, since the contents of the RAM 2c-2 are lost, the checksum obtained when the power is turned on is naturally different from that obtained when the power is turned off, and the stored checksum itself is also lost. Therefore, error processing is performed to notify that the memory module 3 has been replaced (S16).
The modification of the first embodiment of the invention also has the same effect as the first embodiment of the invention.

発明の実施の形態2.
発明の実施の形態1ではバックアップ電源2bをサブ基板2に搭載したが、本発明はこれに限定されない。例えば、図13に示すようにメモリモジュール3にバックアップ電源2bを搭載するようにしてもよい。図13の構成でもバックアップ電源2bからRTC2c−1への電力の供給線の少なくとも一部をメモリモジュール3内を経由するように配置することができる。図13の構成でも発明の実施の形態1と同様の作用効果を奏する。
Embodiment 2 of the Invention
In the first embodiment of the invention, the backup power supply 2b is mounted on the sub-board 2, but the present invention is not limited to this. For example, a backup power source 2b may be mounted on the memory module 3 as shown in FIG. Even in the configuration of FIG. 13, at least a part of the power supply line from the backup power supply 2 b to the RTC 2 c-1 can be arranged so as to pass through the memory module 3. The configuration of FIG. 13 also provides the same operational effects as those of the first embodiment.

発明の実施の形態3.
発明の実施の形態1では揮発性記憶素子の内容の特徴値を利用して電源電圧の低下を検出したが、特徴値を求めることなくデータそのものを比較することにより同様の検出を行うこともできる。その例を列挙する。なお、以下の例は発明の実施の形態1の変形例にも適用できる。
Embodiment 3 of the Invention
In the first embodiment of the invention, the power supply voltage drop is detected by using the feature value of the content of the volatile memory element. However, the same detection can be performed by comparing the data itself without obtaining the feature value. . Examples are listed. The following example can also be applied to a modification of the first embodiment of the invention.

(1)RAM2c−2の全データを退避させることにより、例えばバックアップ電源の供給されるほかのRAM又は不揮発性記憶素子(EEPROMなど)に書き込むことにより、電源断中も保持する。退避とは、一般的には、主記憶装置(main storage)上の特定の記憶位置(location)、領域(region)、レジスタ(register)などの内容を他の目的に使用するために、一時的に主記憶装置の他の記憶場所又は補助記憶に格納しておくことである。
電源切断時にRAM2c−2の全データを読み取り、これらを他のRAM又は不揮発性記憶素子に書き込む。電源投入時にRAM2c−2の全データを読み取り、これを退避したデータと比較する。比較の結果、全部又は一部のデータについて不一致が生じたとき、電源電圧が低下したと判定する。
(1) By saving all data in the RAM 2c-2, for example, by writing to another RAM or a non-volatile storage element (EEPROM, etc.) to which backup power is supplied, the data is held even when the power is cut off. In general, evacuation is temporary in order to use the contents of a specific storage location (location), region (region), register (register), etc. on the main storage for other purposes. In other words, it is stored in another storage location of the main storage device or in an auxiliary storage.
When the power is turned off, all data in the RAM 2c-2 is read, and these are written in another RAM or a non-volatile memory element. When the power is turned on, all data in the RAM 2c-2 is read and compared with the saved data. As a result of the comparison, when a discrepancy occurs in all or part of the data, it is determined that the power supply voltage has decreased.

(2)RAM2c−2の一部のデータを退避させることにより、例えばバックアップ電源の供給されるほかのRAM又は不揮発性記憶素子(EEPROMなど)に書き込むことにより、電源断中も保持する。
電源切断時にRAM2c−2の一部のデータを読み取り、これらを他のRAM又は不揮発性記憶素子に書き込む。電源投入時にRAM2c−2の一部のデータ(電源切断時と同じアドレスのもの)を読み取り、これを退避したデータと比較する。比較の結果、全部又は一部のデータについて不一致が生じたとき、電源電圧が低下したと判定する。なお、ひとつのアドレスのデータのみを退避するようにしてもよい。電源断によりRAMの全てのアドレスのデータが影響を受けるので、ひとつのアドレスのデータを監視するだけでも判定可能である。
(2) By saving a part of the data in the RAM 2c-2, for example, by writing to another RAM or a non-volatile storage element (EEPROM, etc.) to which backup power is supplied, the data is held even when the power is cut off.
When the power is turned off, a part of the data in the RAM 2c-2 is read, and these are written in another RAM or a nonvolatile memory element. When the power is turned on, a part of the data in the RAM 2c-2 (at the same address as when the power is turned off) is read and compared with the saved data. As a result of the comparison, when a discrepancy occurs in all or part of the data, it is determined that the power supply voltage has decreased. Only the data at one address may be saved. Since the data of all addresses in the RAM is affected by the power interruption, the determination can be made only by monitoring the data of one address.

(3)RAM2c−2の一部のデータを、RAM2c−2自身の予め用意された領域に書き込む(退避させる)。他の点は上記(2)と同様である。 (3) A part of the data in the RAM 2c-2 is written (saved) in an area prepared in advance in the RAM 2c-2. Other points are the same as (2) above.

発明の実施の形態3は、発明の実施の形態1と同様の作用効果を奏する。   The third embodiment of the invention has the same effects as the first embodiment.

発明の実施の形態4.
RAMの特定のアドレスに特定の値を書き込んでおき、電源投入時にそれが維持されているかどうか判断するようにしても、上記発明の実施の形態1乃至3と同様の効果を奏する。RAMの特定のアドレスは、少なくとも電源断時において常に特定の値であると決めておき、電源投入時にそれが維持されていなければ電源電圧が低下したと判断するのである。この場合、特徴値を求める必要はないし、電源断時にRAMの内容を読み取る必要もない。
Embodiment 4 of the Invention
Even if a specific value is written at a specific address in the RAM and it is determined whether or not it is maintained when the power is turned on, the same effects as those of the first to third embodiments of the present invention can be obtained. The specific address of the RAM is always determined to be a specific value at least when the power is turned off, and if it is not maintained when the power is turned on, it is determined that the power supply voltage has decreased. In this case, it is not necessary to obtain the characteristic value, and it is not necessary to read the contents of the RAM when the power is turned off.

発明の実施の形態4に係る事前データ書き込み処理のフローチャートを図14に、電源スイッチをオンしたときの処理のフローチャートを図15に示す。図14の特定のアドレスに特定の値を書き込む処理は電源断時(図7の期間P2)に行ってもよいし、それ以外の任意のタイミング(初期化時など)に行ってもよいし、定期的又は不定期に繰り返し行うようにしてもよい。   FIG. 14 shows a flowchart of the preliminary data writing process according to the fourth embodiment of the invention, and FIG. 15 shows a flowchart of the process when the power switch is turned on. The process of writing a specific value to the specific address in FIG. 14 may be performed when the power is turned off (period P2 in FIG. 7), or may be performed at any other timing (such as at initialization). You may make it repeat repeatedly regularly or irregularly.

発明の実施の形態4は、発明の実施の形態1と同様の作用効果を奏する。   The fourth embodiment of the invention has the same effects as the first embodiment of the invention.

本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。   The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention. Needless to say.

また、本明細書において、部とは必ずしも物理的手段を意味するものではなく、各部の機能が、ソフトウェアによって実現される場合も包含する。さらに、一つの部の機能が、二つ以上の物理的手段により実現されても、若しくは、二つ以上の部の機能が、一つの物理的手段により実現されてもよい。   Further, in the present specification, the term “unit” does not necessarily mean a physical means, but includes a case where the function of each unit is realized by software. Furthermore, the function of one part may be realized by two or more physical means, or the function of two or more parts may be realized by one physical means.

遊技機(スロットマシン)の正面図である。It is a front view of a gaming machine (slot machine). 遊技機のブロック図である。It is a block diagram of a gaming machine. メモリモジュールを処理部(サブ基板)に取り付けた状態を示す斜視図である。It is a perspective view which shows the state which attached the memory module to the process part (sub board | substrate). 発明の実施の形態1に係るバックアップ電源系統を示すブロック図である。It is a block diagram which shows the backup power supply system which concerns on Embodiment 1 of invention. 発明の実施の形態1に係る電源スイッチのオフ時の処理フローチャートである。It is a process flowchart at the time of OFF of the power switch which concerns on Embodiment 1 of invention. 発明の実施の形態1に係る電源スイッチのオン時の処理フローチャートである。It is a process flowchart at the time of ON of the power switch which concerns on Embodiment 1 of invention. 発明の実施の形態1の動作を説明するためのタイミングチャートである。3 is a timing chart for explaining the operation of the first embodiment of the invention. 発明の実施の形態1の動作を説明するためのブロック図である(電源入、バックアップ電源非作動時)。It is a block diagram for demonstrating operation | movement of Embodiment 1 of invention (at the time of a power supply ON and a backup power supply non-operation). 発明の実施の形態1の動作を説明するためのブロック図である(電源断、バックアップ電源作動時)。It is a block diagram for demonstrating operation | movement of Embodiment 1 of invention (at the time of a power-off and backup power supply operation | movement). 発明の実施の形態1の動作を説明するためのブロック図である(電源断時にメモリモジュールを取り外した状態)。It is a block diagram for demonstrating the operation | movement of Embodiment 1 of invention (the state which removed the memory module at the time of a power failure). 従来のバックアップ電源系統を示すブロック図である。It is a block diagram which shows the conventional backup power supply system. 発明の実施の形態1の変形例に係るバックアップ電源系統を示すブロック図である。It is a block diagram which shows the backup power supply system which concerns on the modification of Embodiment 1 of invention. 発明の実施の形態2に係るバックアップ電源系統を示すブロック図である。It is a block diagram which shows the backup power supply system which concerns on Embodiment 2 of invention. 発明の実施の形態4に係る事前データ書き込み処理のフローチャートである。It is a flowchart of the prior data writing process which concerns on Embodiment 4 of invention. 発明の実施の形態4に係る電源スイッチのオン時の処理フローチャートである。It is a process flowchart at the time of ON of the power switch which concerns on Embodiment 4 of invention.

符号の説明Explanation of symbols

1 メイン基板
2 サブ基板
2a コネクタ
2a−1 第1端子
2a−2 第2端子
2b バックアップ電源
2c−1 RTC(電圧低下検出半導体素子、図4で第1半導体素子、図12で第2半導体素子)
2c−2 RAM(揮発性記憶素子、図4で第1半導体素子、図12で第2半導体素子)
2d 判定部
2e ダイオード
3 メモリモジュール
3a 記憶素子(半導体メモリ、ROM)
3b メモリモジュール基板
3c メモリモジュール内のバックアップ電力の供給線
6 コネクタ
6−1 第1端子
6−2 第2端子
10 スロットマシン
11 筐体
12 表示窓
13 図柄表示窓
16 ベットスイッチ
17 精算スイッチ
30 スタートスイッチ
40 回転リール
42 リールテープ
50 ストップスイッチ
60 リールユニット
61 図柄
62 液晶表示部
70 リール駆動部
71 リール位置検出回路
80 ホッパー駆動部
81 ホッパー
82 メダル検出部
100 メダル投入口
200 液晶制御基板
201 スピーカ
202 LED基板
304 メダル払い出し口
311 メダル受け部(下皿)
DESCRIPTION OF SYMBOLS 1 Main board | substrate 2 Sub board | substrate 2a Connector 2a-1 1st terminal 2a-2 2nd terminal 2b Backup power supply 2c-1 RTC (Voltage drop detection semiconductor element, 1st semiconductor element in FIG. 4, 2nd semiconductor element in FIG. 12)
2c-2 RAM (volatile memory element, first semiconductor element in FIG. 4, second semiconductor element in FIG. 12)
2d determination unit 2e diode 3 memory module 3a storage element (semiconductor memory, ROM)
3b Memory module substrate 3c Backup power supply line in memory module 6 Connector 6-1 First terminal 6-2 Second terminal 10 Slot machine 11 Housing 12 Display window 13 Symbol display window 16 Bet switch 17 Checkout switch 30 Start switch 40 Reel 42 Reel Tape 50 Stop Switch 60 Reel Unit 61 Symbol 62 Liquid Crystal Display Unit 70 Reel Drive Unit 71 Reel Position Detection Circuit 80 Hopper Drive Unit 81 Hopper 82 Medal Detection Unit 100 Medal Insertion Port 200 Liquid Crystal Control Board 201 Speaker 202 LED Board 304 Medal payout slot 311 Medal receiving part (lower plate)

Claims (19)

基板と、前記基板上に搭載された記憶素子とを含んで構成され、CPUを含む処理部に着脱可能なメモリモジュールを備える遊技機において、
電源切断時に電力を供給するためのバックアップ電源と、前記処理部に搭載されて前記バックアップ電源から電力の供給を受ける第1半導体素子及び第2半導体素子と、前記メモリモジュールの取り外しの有無を判定する判定部と、を備え、
前記バックアップ電源から前記第1半導体素子への電力の供給線の少なくとも一部は前記メモリモジュール内を経由するように配置され、
前記バックアップ電源から前記第2半導体素子への電力の供給線は前記メモリモジュール内を経由しないように配置され、
前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
電源切断時に前記揮発性記憶素子のデータの特徴値を求め、これを電源切断時の特徴値として保持し、電源投入時に前記揮発性記憶素子のデータの特徴値を求め、これを前記電源切断時の特徴値と比較することにより電圧低下の有無を判定し、
電源投入時に前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき電圧低下の有無を判定し、
前記揮発性記憶素子に関する電圧低下の判定結果と前記電圧低下検出半導体素子に関する電圧低下の判定結果とに基づき前記モジュールの取り外しの有無を判定することを特徴とする遊技機。
In a gaming machine that includes a substrate and a memory element mounted on the substrate, and includes a memory module that can be attached to and detached from a processing unit including a CPU.
A backup power source for supplying power when the power is turned off, a first semiconductor element and a second semiconductor element mounted on the processing unit and receiving power supply from the backup power source, and determining whether the memory module is removed A determination unit;
At least a part of a power supply line from the backup power source to the first semiconductor element is disposed to pass through the memory module;
The power supply line from the backup power source to the second semiconductor element is arranged not to pass through the memory module,
One of the first semiconductor element and the second semiconductor element is a voltage drop detection semiconductor element that sets a flag indicating that a power supply voltage has dropped or outputs a signal, and the other is a volatile memory element. And
The determination unit
The characteristic value of the data of the volatile memory element is obtained when the power is turned off, and this is held as the characteristic value when the power is turned off, and the characteristic value of the data of the volatile memory element is obtained when the power is turned on. The presence or absence of voltage drop is determined by comparing with the feature value of
Determine the presence or absence of voltage drop based on the flag or the signal of the voltage drop detection semiconductor element at power-on,
A gaming machine, wherein whether or not the module is removed is determined based on a determination result of a voltage drop related to the volatile memory element and a determination result of a voltage drop related to the voltage drop detection semiconductor element.
前記判定部は、前記特徴値を得るために、前記揮発性記憶素子の全データ又は一部のデータについてチェックサムを求めること、論理積、論理和又は排他的論理和を含む論理演算を行うこと、又は、ハッシュ関数によりハッシュ値を求めることの少なくとも何れかを行うことを特徴とする請求項1記載の遊技機。   The determination unit obtains a checksum for all data or a part of data of the volatile memory element, and performs a logical operation including logical product, logical sum, or exclusive logical sum to obtain the feature value. 2. The gaming machine according to claim 1, wherein at least one of obtaining a hash value by a hash function is performed. 基板と、前記基板上に搭載された記憶素子とを含んで構成され、CPUを含む処理部に着脱可能なメモリモジュールを備える遊技機において、
電源切断時に電力を供給するためのバックアップ電源と、前記処理部に搭載されて前記バックアップ電源から電力の供給を受ける第1半導体素子及び第2半導体素子と、前記メモリモジュールの取り外しの有無を判定する判定部と、を備え、
前記バックアップ電源から前記第1半導体素子への電力の供給線の少なくとも一部は前記メモリモジュール内を経由するように配置され、
前記バックアップ電源から前記第2半導体素子への電力の供給線は前記メモリモジュール内を経由しないように配置され、
前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
電源切断時に前記揮発性記憶素子の全部又は一部のデータを退避させ、電源投入時に前記揮発性記憶素子の全部又は一部のデータを読み取り、これを退避させたデータと比較することにより電圧低下の有無を判定し、
電源投入時に前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき電圧低下の有無を判定し、
前記揮発性記憶素子に関する電圧低下の判定結果と前記電圧低下検出半導体素子に関する電圧低下の判定結果とに基づき前記モジュールの取り外しの有無を判定することを特徴とする遊技機。
In a gaming machine that includes a substrate and a memory element mounted on the substrate, and includes a memory module that can be attached to and detached from a processing unit including a CPU.
A backup power source for supplying power when the power is turned off, a first semiconductor element and a second semiconductor element mounted on the processing unit and receiving power supply from the backup power source, and determining whether the memory module is removed A determination unit;
At least a part of a power supply line from the backup power source to the first semiconductor element is disposed to pass through the memory module;
The power supply line from the backup power source to the second semiconductor element is arranged not to pass through the memory module,
One of the first semiconductor element and the second semiconductor element is a voltage drop detection semiconductor element that sets a flag indicating that a power supply voltage has dropped or outputs a signal, and the other is a volatile memory element. And
The determination unit
Voltage is reduced by saving all or part of the data in the volatile memory element when the power is turned off, reading all or part of the data in the volatile memory element when the power is turned on, and comparing it with the saved data The presence or absence of
Determine the presence or absence of voltage drop based on the flag or the signal of the voltage drop detection semiconductor element at power-on,
A gaming machine, wherein whether or not the module is removed is determined based on a determination result of a voltage drop related to the volatile memory element and a determination result of a voltage drop related to the voltage drop detection semiconductor element.
基板と、前記基板上に搭載された記憶素子とを含んで構成され、CPUを含む処理部に着脱可能なメモリモジュールを備える遊技機において、
電源切断時に電力を供給するためのバックアップ電源と、前記処理部に搭載されて前記バックアップ電源から電力の供給を受ける第1半導体素子及び第2半導体素子と、前記メモリモジュールの取り外しの有無を判定する判定部と、を備え、
前記バックアップ電源から前記第1半導体素子への電力の供給線の少なくとも一部は前記メモリモジュール内を経由するように配置され、
前記バックアップ電源から前記第2半導体素子への電力の供給線は前記メモリモジュール内を経由しないように配置され、
前記第1半導体素子又は前記第2半導体素子の一方は、電源電圧が低下したときにそのことを示すフラグをセットするか又は信号を出力する電圧低下検出半導体素子であり、他方は揮発性記憶素子であり、
前記判定部は、
前記揮発性記憶素子の予め定められたアドレスに予め定められたデータを書き込み、電源投入時に前記揮発性記憶素子の前記予め定められたアドレスのデータを読み出し、これを前記予め定められたデータと比較することにより電圧低下の有無を判定し、
電源投入時に前記電圧低下検出半導体素子の前記フラグ又は前記信号に基づき電圧低下の有無を判定し、
前記揮発性記憶素子に関する電圧低下の判定結果と前記電圧低下検出半導体素子に関する電圧低下の判定結果とに基づき前記モジュールの取り外しの有無を判定することを特徴とする遊技機。
In a gaming machine that includes a substrate and a memory element mounted on the substrate, and includes a memory module that can be attached to and detached from a processing unit including a CPU.
A backup power source for supplying power when the power is turned off, a first semiconductor element and a second semiconductor element mounted on the processing unit and receiving power supply from the backup power source, and determining whether the memory module is removed A determination unit;
At least a part of a power supply line from the backup power source to the first semiconductor element is disposed to pass through the memory module;
The power supply line from the backup power source to the second semiconductor element is arranged not to pass through the memory module,
One of the first semiconductor element and the second semiconductor element is a voltage drop detection semiconductor element that sets a flag indicating that a power supply voltage has dropped or outputs a signal, and the other is a volatile memory element. And
The determination unit
Write predetermined data to a predetermined address of the volatile storage element, read data of the predetermined address of the volatile storage element when power is turned on, and compare this with the predetermined data To determine whether there is a voltage drop,
Determine the presence or absence of voltage drop based on the flag or the signal of the voltage drop detection semiconductor element at power-on,
A gaming machine, wherein whether or not the module is removed is determined based on a determination result of a voltage drop related to the volatile memory element and a determination result of a voltage drop related to the voltage drop detection semiconductor element.
前記バックアップ電源は前記処理部に搭載され、
前記バックアップ電源から前記第1半導体素子への電力の供給線は、少なくとも一度は前記バックアップ電源から前記メモリモジュールに入り、前記メモリモジュールを経由して前記処理部に戻り、前記第1半導体素子に接続されるように配置されたことを特徴とする請求項1乃至請求項4いずれかに記載の遊技機。
The backup power supply is mounted on the processing unit,
The power supply line from the backup power source to the first semiconductor element enters the memory module from the backup power source at least once, returns to the processing unit via the memory module, and is connected to the first semiconductor element The gaming machine according to claim 1, wherein the gaming machine is arranged as described above.
前記バックアップ電源は、前記メモリモジュールに搭載された第1バックアップ電源と前記処理部に搭載された第2バックアップ電源を含み、
前記第1半導体素子は前記第1バックアップ電源から電力の供給を受け、前記第2半導体素子は前記第2バックアップ電源から電力の供給を受け、
前記第1バックアップ電源から前記第1半導体素子への電力の供給線は、前記メモリモジュールから前記処理部に入り、前記第1半導体素子に接続されるように配置されたことを特徴とする請求項1乃至請求項4いずれかに記載の遊技機。
The backup power source includes a first backup power source mounted on the memory module and a second backup power source mounted on the processing unit,
The first semiconductor element is supplied with power from the first backup power source, the second semiconductor element is supplied with power from the second backup power source,
The power supply line from the first backup power source to the first semiconductor element is arranged to enter the processing unit from the memory module and to be connected to the first semiconductor element. The gaming machine according to any one of claims 1 to 4.
前記第1半導体素子に関する判定結果が電圧低下を示し、かつ、前記第2半導体素子に関する判定結果が電圧低下を示していないとき前記モジュールの取り外しが有ったと判定し、エラー報知又は遊技停止のうちの少なくともいずれかを行うことを特徴とする請求項1乃至請求項6いずれかに記載の遊技機。   When the determination result relating to the first semiconductor element indicates a voltage drop and the determination result relating to the second semiconductor element does not indicate a voltage drop, it is determined that the module has been removed, and error notification or game stop 7. The gaming machine according to claim 1, wherein at least one of the following is performed. CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記電圧低下検出半導体素子への電力供給が停止されるが、前記揮発性記憶素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
電源切断時に前記揮発性記憶素子のデータの特徴値を求め、これを電源切断時の特徴値として保持し、
電源投入時に前記揮発性記憶素子のデータの特徴値を求め、これを前記電源切断時の特徴値と比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記電圧低下検出半導体素子の前記フラグがセットされていたか又は前記信号が出力されており、かつ、前記揮発性記憶素子に関する比較結果が一致であるとき、不正行為と判定することを特徴とする遊技機における不正行為の検知方法。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power supply, and the power supply from the backup power supply to the voltage drop detection semiconductor element is stopped when the memory module is removed. A method of detecting fraud in a gaming machine configured to maintain power supply to the volatile memory element,
Obtain the characteristic value of the data of the volatile storage element at the time of power-off, hold this as the characteristic value at the time of power-off,
Determine the characteristic value of the data of the volatile storage element at power-on, compare this with the characteristic value at power-off,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
A game characterized in that a fraudulent act is determined when the flag of the voltage drop detection semiconductor element is set or the signal is output and the comparison result regarding the volatile memory element is coincident. A method of detecting fraudulent activity on a machine.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記揮発性記憶素子への電力供給が停止されるが、前記電圧低下検出半導体素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
電源切断時に前記揮発性記憶素子のデータの特徴値を求め、これを電源切断時の特徴値として保持し、
電源投入時に前記揮発性記憶素子のデータの特徴値を求め、これを前記電源切断時の特徴値と比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記揮発性記憶素子に関する比較結果が不一致であり、かつ、前記電圧低下検出半導体素子の前記フラグがセットされておらず及び前記信号が出力されていないとき、不正行為と判定することを特徴とする遊技機における不正行為の検知方法。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power source, and the power supply from the backup power source to the volatile memory element is stopped when the memory module is removed, A method of detecting fraud in a gaming machine configured to maintain power supply to the voltage drop detection semiconductor element,
Obtain the characteristic value of the data of the volatile storage element at the time of power-off, hold this as the characteristic value at the time of power-off,
Determine the characteristic value of the data of the volatile storage element at power-on, compare this with the characteristic value at power-off,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the comparison result regarding the volatile memory element is inconsistent, and the flag of the voltage drop detection semiconductor element is not set and the signal is not output, it is determined as an illegal act. A method for detecting fraud in gaming machines.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記電圧低下検出半導体素子への電力供給が停止されるが、前記揮発性記憶素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
電源切断時に前記揮発性記憶素子の全部又は一部のデータを退避させ、
電源投入時に前記揮発性記憶素子の全部又は一部のデータを読み取り、これを退避させたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記電圧低下検出半導体素子の前記フラグがセットされていたか又は前記信号が出力されており、かつ、前記揮発性記憶素子に関する比較結果が一致であるとき、不正行為と判定することを特徴とする遊技機における不正行為の検知方法。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power supply, and the power supply from the backup power supply to the voltage drop detection semiconductor element is stopped when the memory module is removed. A method of detecting fraud in a gaming machine configured to maintain power supply to the volatile memory element,
Save all or part of the data in the volatile memory element when the power is turned off,
Read all or a part of the data of the volatile memory element at power-on, compare it with the saved data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
A game characterized in that a fraudulent act is determined when the flag of the voltage drop detection semiconductor element is set or the signal is output and the comparison result regarding the volatile memory element is coincident. A method of detecting fraudulent activity on a machine.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記揮発性記憶素子への電力供給が停止されるが、前記電圧低下検出半導体素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
電源切断時に前記揮発性記憶素子の全部又は一部のデータを退避させ、
電源投入時に前記揮発性記憶素子の全部又は一部のデータを読み取り、これを退避させたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記揮発性記憶素子に関する比較結果が不一致であり、かつ、前記電圧低下検出半導体素子の前記フラグがセットされておらず及び前記信号が出力されていないとき、不正行為と判定することを特徴とする遊技機における不正行為の検知方法。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power source, and the power supply from the backup power source to the volatile memory element is stopped when the memory module is removed, A method of detecting fraud in a gaming machine configured to maintain power supply to the voltage drop detection semiconductor element,
Save all or part of the data in the volatile memory element when the power is turned off,
Read all or a part of the data of the volatile memory element at power-on, compare it with the saved data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the comparison result regarding the volatile memory element is inconsistent, and the flag of the voltage drop detection semiconductor element is not set and the signal is not output, it is determined as an illegal act. A method for detecting fraud in gaming machines.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記電圧低下検出半導体素子への電力供給が停止されるが、前記揮発性記憶素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
前記揮発性記憶素子の予め定められたアドレスに予め定められたデータを書き込み、
電源投入時に前記揮発性記憶素子の前記予め定められたアドレスのデータを読み出し、これを前記予め定められたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記電圧低下検出半導体素子の前記フラグがセットされていたか又は前記信号が出力されており、かつ、前記揮発性記憶素子に関する比較結果が一致であるとき、不正行為と判定することを特徴とする遊技機における不正行為の検知方法。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power supply, and the power supply from the backup power supply to the voltage drop detection semiconductor element is stopped when the memory module is removed. A method of detecting fraud in a gaming machine configured to maintain power supply to the volatile memory element,
Write predetermined data to a predetermined address of the volatile storage element,
Read the data of the predetermined address of the volatile storage element at power-on, compare this with the predetermined data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
A game characterized in that a fraudulent act is determined when the flag of the voltage drop detection semiconductor element is set or the signal is output and the comparison result regarding the volatile memory element is coincident. A method of detecting fraudulent activity on a machine.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記揮発性記憶素子への電力供給が停止されるが、前記電圧低下検出半導体素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法であって、
前記揮発性記憶素子の予め定められたアドレスに予め定められたデータを書き込み、
電源投入時に前記揮発性記憶素子の前記予め定められたアドレスのデータを読み出し、これを前記予め定められたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記揮発性記憶素子に関する比較結果が不一致であり、かつ、前記電圧低下検出半導体素子の前記フラグがセットされておらず及び前記信号が出力されていないとき、不正行為と判定することを特徴とする遊技機における不正行為の検知方法。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power source, and the power supply from the backup power source to the volatile memory element is stopped when the memory module is removed, A method of detecting fraud in a gaming machine configured to maintain power supply to the voltage drop detection semiconductor element,
Write predetermined data to a predetermined address of the volatile storage element,
Read the data of the predetermined address of the volatile storage element at power-on, compare this with the predetermined data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the comparison result regarding the volatile memory element is inconsistent, and the flag of the voltage drop detection semiconductor element is not set and the signal is not output, it is determined as an illegal act. A method for detecting fraud in gaming machines.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記電圧低下検出半導体素子への電力供給が停止されるが、前記揮発性記憶素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法をCPUに実行させるためのプログラムであって、
電源切断時に前記揮発性記憶素子のデータの特徴値を求め、これを電源切断時の特徴値として保持し、
電源投入時に前記揮発性記憶素子のデータの特徴値を求め、これを前記電源切断時の特徴値と比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記電圧低下検出半導体素子の前記フラグがセットされていたか又は前記信号が出力されており、かつ、前記揮発性記憶素子に関する比較結果が一致であるとき、不正行為と判定することをCPUに実行させるためのプログラム。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power supply, and the power supply from the backup power supply to the voltage drop detection semiconductor element is stopped when the memory module is removed. A program for causing a CPU to execute a method of detecting fraud in a gaming machine configured to maintain power supply to the volatile memory element,
Obtain the characteristic value of the data of the volatile storage element at the time of power-off, hold this as the characteristic value at the time of power-off,
Determine the characteristic value of the data of the volatile storage element at power-on, compare this with the characteristic value at power-off,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the flag of the voltage drop detection semiconductor element is set or the signal is output, and the comparison result regarding the volatile memory element is coincident, the CPU is caused to determine that it is an illegal act. Program for.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記揮発性記憶素子への電力供給が停止されるが、前記電圧低下検出半導体素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法をCPUに実行させるためのプログラムであって、
電源切断時に前記揮発性記憶素子のデータの特徴値を求め、これを電源切断時の特徴値として保持し、
電源投入時に前記揮発性記憶素子のデータの特徴値を求め、これを前記電源切断時の特徴値と比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記揮発性記憶素子に関する比較結果が不一致であり、かつ、前記電圧低下検出半導体素子の前記フラグがセットされておらず及び前記信号が出力されていないとき、不正行為と判定することをCPUに実行させるためのプログラム。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power source, and the power supply from the backup power source to the volatile memory element is stopped when the memory module is removed, A program for causing a CPU to execute a method of detecting fraud in a gaming machine configured to maintain power supply to the voltage drop detection semiconductor element,
Obtain the characteristic value of the data of the volatile storage element at the time of power-off, hold this as the characteristic value at the time of power-off,
Determine the characteristic value of the data of the volatile storage element at power-on, compare this with the characteristic value at power-off,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the comparison result regarding the volatile memory element is inconsistent, and the flag of the voltage drop detection semiconductor element is not set and the signal is not output, the CPU is determined to be fraudulent. Program to let you.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記電圧低下検出半導体素子への電力供給が停止されるが、前記揮発性記憶素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法をCPUに実行させるためのプログラムであって、
電源切断時に前記揮発性記憶素子の全部又は一部のデータを退避させ、
電源投入時に前記揮発性記憶素子の全部又は一部のデータを読み取り、これを退避させたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記電圧低下検出半導体素子の前記フラグがセットされていたか又は前記信号が出力されており、かつ、前記揮発性記憶素子に関する比較結果が一致であるとき、不正行為と判定することをCPUに実行させるためのプログラム。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power supply, and the power supply from the backup power supply to the voltage drop detection semiconductor element is stopped when the memory module is removed. A program for causing a CPU to execute a method of detecting fraud in a gaming machine configured to maintain power supply to the volatile memory element,
Save all or part of the data in the volatile memory element when the power is turned off,
Read all or a part of the data of the volatile memory element at power-on, compare it with the saved data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the flag of the voltage drop detection semiconductor element is set or the signal is output, and the comparison result regarding the volatile memory element is coincident, the CPU is caused to determine that it is an illegal act. Program for.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記揮発性記憶素子への電力供給が停止されるが、前記電圧低下検出半導体素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法をCPUに実行させるためのプログラムであって、
電源切断時に前記揮発性記憶素子の全部又は一部のデータを退避させ、
電源投入時に前記揮発性記憶素子の全部又は一部のデータを読み取り、これを退避させたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記揮発性記憶素子に関する比較結果が不一致であり、かつ、前記電圧低下検出半導体素子の前記フラグがセットされておらず及び前記信号が出力されていないとき、不正行為と判定することをCPUに実行させるためのプログラム。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power source, and the power supply from the backup power source to the volatile memory element is stopped when the memory module is removed, A program for causing a CPU to execute a method of detecting fraud in a gaming machine configured to maintain power supply to the voltage drop detection semiconductor element,
Save all or part of the data in the volatile memory element when the power is turned off,
Read all or a part of the data of the volatile memory element at power-on, compare it with the saved data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the comparison result regarding the volatile memory element is inconsistent, and the flag of the voltage drop detection semiconductor element is not set and the signal is not output, the CPU is determined to be fraudulent. Program to let you.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記電圧低下検出半導体素子への電力供給が停止されるが、前記揮発性記憶素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法をCPUに実行させるためのプログラムであって、
前記揮発性記憶素子の予め定められたアドレスに予め定められたデータを書き込み、
電源投入時に前記揮発性記憶素子の前記予め定められたアドレスのデータを読み出し、これを前記予め定められたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記電圧低下検出半導体素子の前記フラグがセットされていたか又は前記信号が出力されており、かつ、前記揮発性記憶素子に関する比較結果が一致であるとき、不正行為と判定することをCPUに実行させるためのプログラム。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power supply, and the power supply from the backup power supply to the voltage drop detection semiconductor element is stopped when the memory module is removed. A program for causing a CPU to execute a method of detecting fraud in a gaming machine configured to maintain power supply to the volatile memory element,
Write predetermined data to a predetermined address of the volatile storage element,
Read the data of the predetermined address of the volatile storage element at power-on, compare this with the predetermined data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the flag of the voltage drop detection semiconductor element is set or the signal is output, and the comparison result regarding the volatile memory element is coincident, the CPU is caused to determine that it is an illegal act. Program for.
CPUを含む処理部と、基板及び前記基板上に搭載された記憶素子とを含んで構成され、前記処理部に着脱可能なメモリモジュールと、電源切断時に電力を供給するためのバックアップ電源と、前記バックアップ電源から電力の供給を受ける電圧低下検出半導体素子及び揮発性記憶素子と、を備え、前記メモリモジュールを取り外したときに前記バックアップ電源から前記揮発性記憶素子への電力供給が停止されるが、前記電圧低下検出半導体素子への電力供給は維持されるように構成された遊技機において不正行為を検知する方法をCPUに実行させるためのプログラムであって、
前記揮発性記憶素子の予め定められたアドレスに予め定められたデータを書き込み、
電源投入時に前記揮発性記憶素子の前記予め定められたアドレスのデータを読み出し、これを前記予め定められたデータと比較し、
電源投入時に前記電圧低下検出半導体素子の電源電圧が低下したことを示すフラグ又は信号を調べ、
前記揮発性記憶素子に関する比較結果が不一致であり、かつ、前記電圧低下検出半導体素子の前記フラグがセットされておらず及び前記信号が出力されていないとき、不正行為と判定することをCPUに実行させるためのプログラム。
A processing unit including a CPU, a substrate and a memory element mounted on the substrate; a memory module that is removable from the processing unit; a backup power source for supplying power when the power is turned off; A voltage drop detection semiconductor element and a volatile memory element that receive power supply from a backup power source, and the power supply from the backup power source to the volatile memory element is stopped when the memory module is removed, A program for causing a CPU to execute a method of detecting fraud in a gaming machine configured to maintain power supply to the voltage drop detection semiconductor element,
Write predetermined data to a predetermined address of the volatile storage element,
Read the data of the predetermined address of the volatile storage element at power-on, compare this with the predetermined data,
Check the flag or signal indicating that the power supply voltage of the voltage drop detection semiconductor element has dropped when the power is turned on,
When the comparison result regarding the volatile memory element is inconsistent, and the flag of the voltage drop detection semiconductor element is not set and the signal is not output, the CPU is determined to be fraudulent. Program to let you.
JP2004319948A 2004-11-02 2004-11-02 Game machine Expired - Fee Related JP4324246B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004319948A JP4324246B2 (en) 2004-11-02 2004-11-02 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004319948A JP4324246B2 (en) 2004-11-02 2004-11-02 Game machine

Publications (2)

Publication Number Publication Date
JP2006129960A true JP2006129960A (en) 2006-05-25
JP4324246B2 JP4324246B2 (en) 2009-09-02

Family

ID=36724000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004319948A Expired - Fee Related JP4324246B2 (en) 2004-11-02 2004-11-02 Game machine

Country Status (1)

Country Link
JP (1) JP4324246B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008148888A (en) * 2006-12-18 2008-07-03 Sophia Co Ltd Game machine
JP2013106685A (en) * 2011-11-18 2013-06-06 Sammy Corp Game machine

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008148888A (en) * 2006-12-18 2008-07-03 Sophia Co Ltd Game machine
JP4684214B2 (en) * 2006-12-18 2011-05-18 株式会社ソフイア Game machine
JP2013106685A (en) * 2011-11-18 2013-06-06 Sammy Corp Game machine

Also Published As

Publication number Publication date
JP4324246B2 (en) 2009-09-02

Similar Documents

Publication Publication Date Title
JP4612888B2 (en) Game machine
JP6625828B2 (en) Gaming machine
JP4498257B2 (en) Game machine
JP4928655B2 (en) Game machine
JP4612891B2 (en) Game machine
JP2005143595A (en) Game machine, and method and program for preventing fraudulence in game machine
JP4293608B2 (en) Game machine
JP4324247B2 (en) Game machine
JP2006122263A (en) Game machine, memory module used for the same, and sensing method and program of fraudulent action in game machine
JP4612889B2 (en) Game machine
JP4324246B2 (en) Game machine
JP4612892B2 (en) Game machine
JP4612890B2 (en) Game machine
JP4243240B2 (en) Game machine
JP4167618B2 (en) Game machine
JP4243241B2 (en) Game machine
JP2007167148A (en) Game machine and detection method and program for fraudulence in game machine
JP4191066B2 (en) Gaming machine, fraud prevention method and program for gaming machine
JP4275023B2 (en) Gaming machine and memory board for gaming machine
JP2006000436A (en) Game machine
JP4308710B2 (en) Game machine
JP2000300811A5 (en)
JP4685648B2 (en) Game machine
JP4928654B2 (en) Game machine
JP2007229019A (en) Game machine and method of detecting fraudulent action in game machine, and program

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090606

R150 Certificate of patent or registration of utility model

Ref document number: 4324246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140612

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees