JP2006129562A - モータ駆動回路 - Google Patents

モータ駆動回路 Download PDF

Info

Publication number
JP2006129562A
JP2006129562A JP2004311394A JP2004311394A JP2006129562A JP 2006129562 A JP2006129562 A JP 2006129562A JP 2004311394 A JP2004311394 A JP 2004311394A JP 2004311394 A JP2004311394 A JP 2004311394A JP 2006129562 A JP2006129562 A JP 2006129562A
Authority
JP
Japan
Prior art keywords
signal
output
dead time
pwm
motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004311394A
Other languages
English (en)
Other versions
JP4453517B2 (ja
Inventor
Kazuya Kinoshita
和哉 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2004311394A priority Critical patent/JP4453517B2/ja
Publication of JP2006129562A publication Critical patent/JP2006129562A/ja
Application granted granted Critical
Publication of JP4453517B2 publication Critical patent/JP4453517B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)
  • Control Of Direct Current Motors (AREA)

Abstract

【課題】 従来のモータ駆動回路で、入力されたPWM信号を基準にデッドタイムを生成すると、実際の駆動信号のHi時間がPWM信号のHi時間からデッドタイム分少なくなってしまい、指示デューティと実駆動デューティとが異なるためCPUのPWM演算に補正が必要となり、CPU演算の負荷が高くなるという問題があった。
【解決手段】 入力された回転方向指示信号DIRおよびPWMデューティ指示信号に基づいてモータ駆動回路のHiサイド駆動信号VおよびLoサイド駆動信号を生成する回路であって、Hiサイド駆動信号Vは、デジタル信号処理によりPWMデューティ指示信号にデッドタイムTDTを付加して生成される信号であって、PWMデューティ指示信号の立ち下がりエッジからデッドタイム経過後にLo出力からHi出力に切り換わり、PWM信号の立ち上がりエッジよりデッドタイム分だけ前の時点でHi出力からLo出力に切り換わる信号である。
【選択図】 図1

Description

本発明は、DCモータ等のモータ駆動システムにおいて、入力された回転方向指示信号およびPWMデューティ指示信号に基づいてモータ駆動用回路のHiサイド駆動信号およびローサイド駆動信号を生成する回路に関する。
従来からDCモータ用のプリドライバICとして、Hブリッジ回路駆動用に4信号を入力して、Hブリッジ回路のスイッチング素子駆動用の4信号を出力するものが用いられている。
また、モータ駆動電流制御としては、ほとんどの場合でPWM制御が用いられるが、その場合、発熱低減のため還流時にデッドタイムを付加して還流用のスイッチング素子をオンさせることがよく実施される。
これらの、プリドライバICから出力するスイッチング素子駆動用の4信号をCPUにて演算して生成するとCPUの負荷が高くなるため、CPUの演算負荷を軽減するために、モータ回転方向指示信号とPWM信号との入力により、Hブリッジ回路のスイッチング素子駆動用の4信号を出力するプリドライバICも用いられている。
そして、PWM信号を用いた制御を行う場合におけるPWMパルス生成回路としては、特許文献1に示すように、デューティ値にデッドタイムを加えた値、デューティ値からデッドタイムを引いた値、およびカウンタ出力値を用いてモータの実駆動パルスを生成するものがある。
特開平11−122938号公報
前述のように、回転方向信号とPWM信号のみを入力するプリドライバIC(PWM還流時にHiサイドのスイッチング素子をオンさせるもの)では、PWM制御する実際の駆動デューティは、CPUからの指示デューティからデッドタイム時間分少なくなって、指示値と異なる値となってしまう。
例えば、CPUからのPWM信号を基準にデッドタイムを生成する場合、図12に示すタイミングチャートの様に、実際の駆動信号(図12中の∨−相端子の出力)のHi時間(TON2)はPWM信号のHi時間(TON1)からデッドタイム(TDT)分少なくなる。
これにより、実駆動デューティ(=TON2/TPWM=(TON1−TDT)/TPWM)と指示デューティ(=TON1/TPWM)とがずれてしまうこととなる。
このように、指示デューティと実駆動デューティとが異なると、デッドタイムが大きく、PWM周期に対してデッドタイムが無視できないような場合(モータ駆動電流制御で高精度が要求される場合等)には、CPUのPWM演算に補正が必要となり、CPU演算の負荷が高くなる。
なお、一般には、コスト的な問題でプリドライバ素子に内蔵されるCR遅延回路によりデッドタイムを生成していることが多くデッドタイムのばらつきが大きいため、システム設計時には貫通電流が流れることを防止するために、デッドタイムにマージンのあるプリドライバ素子を使用することになる。
上記課題を解決するモータ駆動回路は、以下の特徴を有する。
即ち、請求項1記載の如く、モータ駆動システムにおいて、入力された回転方向指示信号およびPWMデューティ指示信号に基づいてモータ駆動用回路のHiサイド駆動信号およびLoサイド駆動信号を生成する回路であって、Hiサイド駆動信号は、PWMデューティ指示信号にデッドタイムを付加して生成される信号であって、PWMデューティ指示信号の立ち下がりエッジからデッドタイム経過後にLo出力からHi出力に切り換わり、PWM信号の立ち上がりエッジよりデッドタイム分だけ前の時点でHi出力からLo出力に切り換わる信号である。
これにより、モータの実駆動デューティを、モータ駆動回路に入力されるPWMデューティ指示信号と同じにすることができるため、高精度なモータ電流制御が必要な場合でも、0%に極近い程度の低いデューティから制御を行うことが可能である。
また、PWMデューティ指示信号と実駆動デューティとの間でのPWM演算の補正を行う必要がないため、演算を行うCPUの負荷を低減することができる。
また、請求項2記載の如く、前記モータ駆動回路は、回転方向指示信号およびPWMデューティ指示信号を出力するCPUと、デッドタイムを設定するデッドタイム設定部と、CPUから出力されるPWMデューティ指示信号および設定されたデッドタイムを用いてHiサイド駆動信号を生成するハイサイド信号生成部と、CPUから出力される回転方向指示信号に応じて駆動信号を選択する駆動信号選択部とを備える。
これにより、モータの実駆動デューティを、CPUから出力されるPWMデューティ指示信号と同じにすることができるため、高精度なモータ電流制御が必要な場合でも、0%に極近い程度の低いデューティから制御を行うことが可能である。
また、CPUにて、PWMデューティ指示信号と実駆動デューティとの間でのPWM演算の補正を行う必要がないため、CPU演算負荷を低減することができる。
本発明によれば、モータの実駆動デューティを、モータ駆動回路に入力されるPWMデューティ指示信号と同じにすることができるため、高精度なモータ電流制御が必要な場合でも、0%に極近い程度の低いデューティから制御を行うことが可能である。
また、PWMデューティ指示信号と実駆動デューティとの間でのPWM演算の補正を行う必要がないため、演算を行うCPUの負荷を低減することができる。
次に、本発明を実施するための形態を、添付の図面を用いて説明する。
図1に示す、本発明のモータ駆動回路について説明する。
モータ駆動回路は、回転方向指示信号(DIR)およびPWMデューティ指示信号(以下、単に「PWM信号」とも言う)を出力するCPU1、CPU1からの信号の入力によりHブリッジ回路3駆動用の信号を生成・出力するプリドライバIC2、およびDCモータに構成されるモータ5を駆動するためのHブリッジ回路3を備えている。
プリドライバIC2は、演算部21、発振回路22、昇圧回路23、および出力バッファ24を備えており、演算部21は、Hiサイド信号生成部21a、デッドタイム設定部21b、および駆動信号選択部21cを備えている。
Hブリッジ回路3は、Hiサイド側における、パワーMOSトランジスタ等のスイッチング素子である第一スイッチSW1と第三スイッチSW3、およびLoサイド側の同じく第二スイッチSW2と第四スイッチSW4を有している。また、Hブリッジ回路3はモータ5に接続されており、モータ5には回転角度センサ6が付設されている。
また、プリドライバIC2のU+相端子およびV+相端子は、それぞれHiサイド側の第一スイッチSW1および第三スイッチSW3に接続され、U−相端子およびV−相端子は、それぞれLoサイド側の第二スイッチSW2および第四スイッチSW4に接続されている。
前記演算部21のデッドタイム設定部21bでは、Hブリッジ回路3に用いられる各スイッチSW1・SW2・・・に応じたデッドタイムの設定を行う。この場合、温度センサ値等の情報を基にしてリアルタイムに最適なデッドタイムを設定する必要がある場合には、デッドタイム設定値をCPU1からデッドタイム設定部21bへシリアル通信等により入力し、その入力値に基づいてデッドタイムの設定を行う。
Hiサイド信号生成部21aでは、CPU1からのPWMデューティ指示信号に基づいて、Hiサイド側の第一スイッチSW1または第三スイッチSW3を還流時に駆動させる還流用のHiサイド駆動信号Vを、デジタル信号処理にて生成する。
このHiサイド駆動信号Vは、PWM信号がLo→Hi時点よりもデッドタイムTDTだけ前にHi→Loとなり、PWM信号がHi→Loとなった時点よりもデッドタイムTDTだけ後にLo→Hiとなるように制御される。
つまり、Hiサイド駆動信号Vは、PWM信号の立ち上がり時にはLo出力であり、PWM信号の立ち下がりエッジからデッドタイムTDT経過後にLo出力からHi出力に切り換わり、さらに、PWM信号の立ち上がりエッジよりデッドタイムTDT分だけ前の時点でHi出力からLo出力に切り換わる信号である。
駆動信号選択部21cでは、CPU1から出力される回転方向指示信号DIRがHiであるかLoであるかによってモータ5の駆動方向を切り換えて、Hiサイド信号生成部21aで生成されたHiサイド駆動信号Vと、PWMデューティ指示信号とに基づいて、図2に示すように、4つの駆動信号を選択し、出力バッファ24を通じてHブリッジ回路3へ出力する。
つまり、回転方向指示信号DIRがHiのときには、U+相端子からの出力はHiに保持され、U−相端子からの出力はLoに保持され、V+相端子からはHiサイド駆動信号Vが出力され、V−相端子からはPWM信号が出力される。
逆に、回転方向指示信号DIRがLoのときには、U+相端子からはHiサイド駆動信号Vが出力され、U−相端子からはPWM信号が出力され、V+相端子からの出力はHiに保持され、V−相端子からの出力はLoに保持される。
次に、本モータ駆動回路による駆動信号の生成例について図3、図4、図5により具体的に説明する。
なお、本例においては、基準クロックを生成する発振回路22に、周波数精度の高い水晶発振子22aを用いるものとする。
モータ駆動回路においては、まず、デッドタイム設定部21bによりデッドタイムが設定され、デッドタイム設定端子S1・S2のHiとLoとの組み合わせにより、予め設定された4種類の設定時間から一つの設定時間を選択する(S01)。
つまり、デッドタイム設定端子S1がLoで且つデッドタイム設定端子S2がLoであるときにはデッドタイムTDTが5μsに設定され、デッドタイム設定端子S1がHiで且つデッドタイム設定端子S2がLoであるときにはデッドタイムTDTが10μsに設定され、デッドタイム設定端子S1がLoで且つデッドタイム設定端子S2がHiであるときにはデッドタイムTDTが15μsに設定され、デッドタイム設定端子S1がHiで且つデッドタイム設定端子S2がHiであるときにはデッドタイムTDTが20μsに設定される。
なお、デッドタイム設定端子S1・S2のHiとLoとの組み合わせを、何れの組み合わせにするかはHブリッジ回路3の各スイッチSW1・SW2・・・に応じて適宜決定される。また、各組み合わせでのデッドタイムTDTの長さ(例えば本例における、S1=Lo、S2=LoであるときのTDT=5μs)も適宜値に設定することが可能である。
次に、Hiサイド信号生成部21aにて、CPU1からのPWM信号に基づいてHiサイド駆動信号Vを生成する(S02)。
この場合、PWM信号の立ち上りエッジ(PWM信号がLo→Hiへ切り換わる時点)にてタイマをリセットし、PWM信号の1周期間(TPWM)カウントさせる。その後、PWM信号の立ち上りエッジからオンタイムTON1経過後にPWM信号の立ち下がりエッジ(PWM信号がHi→Loへ切り換わる時点)を検出する。
そして、PWM信号の立ち下がりエッジからデッドタイムTDT経過後(PWM信号の立ち上がりエッジからTON1+TDT経過した時点)に、Hiサイド信号VをLo→Hiへ切り換え、さらにその後のPWM信号の立ち上がりエッジからTPWM−TDT経過した時点で、Hiサイド信号VをHi→Loへ切り換える。
このようにして、Hiサイド駆動信号Vが生成される。
生成されたHiサイド駆動信号VにはデッドタイムTDTが付加されているが、このデッドタイムTDTを付加することにより、例えばスイッチSW3とスイッチSW4とが同時にオン状態となって、ハイサイド側とローサイド側との間で貫通電流が流れることを防止することができる。
Hiサイド駆動信号Vを生成した後は駆動信号選択部21cにて、プリドライバIC2から出力する駆動信号を、CPU1から出力されている回転方向指示信号DIRに応じて選択する(S03)。
選択される駆動信号は、前述のように、回転方向指示信号がDIR=Hiである場合は、U+=H、U−=L、V+=V、V−=PWMとなり、回転方向指示信号がDIR=Loである場合は、U+=V、U−=PWM、V+=H、V−=Lとなる。
なお、図5には、回転方向指示信号がDIR=Hiの場合の、各端子U+・U−・V+・V−における出力信号を示している。
このようにして、プリドライバIC2にて生成されたモータ5の駆動信号が、各端子U+・U−・V+・V−から出力され、Hブリッジ回路3の各スイッチSW1・SW2・SW3・SW4を作動させてモータ5が駆動される。
この駆動信号においては、Hiサイド信号VがHi→Loへ切り換わるタイミングが、PWM信号の立ち上がりエッジよりもTDTだけ前の時点であり、モータ5の実駆動デューティ(=TON2/TPWM)を、CPU1から出力される指示デューティ(=TON1/TPWM)と同じにすることができるため、図6に示すように、高精度なモータ電流制御が必要な場合でも、0%に極近い程度の低いデューティから制御を行うことが可能である(図6においては、実線が本プリドライバIC2にて生成された駆動信号であり、点線が従来の駆動信号である)。
また、CPU1にてPWM演算の補正を行う必要がないため、CPU演算負荷を低減することができる。
また、モータ5の駆動信号を生成するプリドライバIC2は、次のような構成とすることもできる。
図7に示すように、本例のプリドライバIC2は、CR発振回路22bを発振回路22として用いており、モータ駆動回路を低コストで構成することを可能としている。
該プリドライバIC2の演算部21は、前記デッドタイム設定部21b、Hiサイド信号生成部21aおよび駆動信号選択部21cを備えており、さらに、CR発振回路22bに基づいて生成されるデッドタイムTDTの精度を向上するために、プリドライバIC2の演算部21にPWM周期学習部21dおよび時間補正部21eを備えている。
図7、図8に示すように、本例のモータ駆動回路においては、CPU1が、Hブリッジ回路3の各SW1・SW2・・・の温度情報等から最適と判断される設定デッドタイムTDT’を算出し、プリドライバIC2の演算部21におけるデッドタイム設定部21bが、CPU1にて算出された設定デッドタイムTDT’を、シリアル通信部21fを介して受信し設定する(S11、S12)。設定デッドタイムTDT’は、例えば5μsに設定される。
一方、演算部21のPWM周期学習部21dでは、CPU1から出力されているPWM信号の立ち上がりエッジから次の立ち上がりエッジまでの時間(周期:TPWM)をプリドライバIC2が備える内部タイマにてカウントする(S13)。このCPU1から出力されるPWM信号の時間精度は非常に高いため、この周期TPWMを時間の基準とする。
次に、時間補正部21eにて、前記設定デッドタイムTDT’、およびCPU1から出力されたPWM信号の周期TPWMの時間をCR発振回路22bでカウントした場合の周期TPWM’を用いて補正したデッドタイムTDTを数1により算出する(S14)。
Figure 2006129562
その後、Hiサイド信号生成部21aにより、CPU1からのPWM信号、および算出した補正後のデッドタイムTDTを用いて、Hiサイド信号Vを生成し(S15)、さらに駆動信号選択部21cにて、プリドライバIC2から出力する駆動信号を、CPU1から出力されている回転方向指示信号DIRに応じて選択する(S16)。
このHiサイド信号生成部21aでのHiサイド信号Vの生成、および駆動信号選択部21cでの駆動信号の選択は、前述のステップS02、S03の場合と同様であるので、説明を省略する。
そして、このようにして生成されたモータ5の駆動信号が、各端子U+・U−・V+・V−から出力され、Hブリッジ回路3の各スイッチSW1・SW2・SW3・SW4を作動させてモータ5が駆動されることとなる。
また、本モータ駆動回路は、三相ブラシレスモータの120°通電方式におけるPWM制御を行う際の駆動信号の生成にも用いることができる。
図9に示すモータ駆動回路は、回転方向指示信号DIRおよびPWMデューティ指示信号(PWM信号)を出力するCPU1、CPU1からの信号の入力により三相フルブリッジ回路7駆動用の信号を生成・出力するプリドライバIC2、および三相ブラシレスモータ8を駆動するための三相フルブリッジ回路7を備えている。
図9に示すモータ駆動回路のCPU1およびプリドライバIC2は、図1に示したモータ駆動回路におけるものと同様に構成されている。
三相フルブリッジ回路7は、Hiサイド側のスイッチング素子である第一スイッチSW1と第三スイッチSW3と第五スイッチSW5とを、およびLoサイド側のスイッチング素子である第二スイッチSW2と第四スイッチSW4と第六スイッチSW6とを有している。また、三相フルブリッジ回路7は三相ブラシレスモータ8に接続されており、三相ブラシレスモータ8には回転角度センサ6が付設されている。
また、プリドライバIC2のU+相端子、V+相端子、およびW+相端子は、それぞれHiサイド側の第一スイッチSW1、第三スイッチSW3、および第五スイッチSW5に接続され、U−相端子、V−相端子、およびW+相端子は、それぞれLoサイド側の第二スイッチSW2、第四スイッチSW4、および第六スイッチSW6に接続されている。
このように構成されるモータ駆動回路においては、演算部21のデッドタイム設定部21bにて、三相フルブリッジ回路7に用いられる各スイッチSW1・SW2・・・に応じたデッドタイムの設定を行う。この場合、温度センサ値等の情報を基にしてリアルタイムに最適なデッドタイムを設定する必要がある場合には、デッドタイム設定値をCPU1からデッドタイム設定部21bへシリアル通信等により入力し、その入力値に基づいてデッドタイムの設定を行う。
また、Hiサイド信号生成部21aでは、CPU1からのPWMデューティ指示信号に基づいて、Hiサイド側の第一スイッチSW1、第三スイッチSW3、または第五スイッチSW5を還流時に駆動させる還流用のHiサイド駆動信号Vを、デジタル信号処理にて生成する。
さらに、駆動信号選択部21cでは、CPU1から出力される回転方向指示信号DIRがHiであるかLoであるかによって三相ブラシレスモータ8の駆動方向を切り換えて、Hiサイド信号生成部21aで生成されたHiサイド駆動信号Vと、PWMデューティ指示信号とに基づいて、図10に示すように、電気角に応じて6つの駆動信号を選択し、出力バッファ24を通じて三相フルブリッジ回路7へ出力する。
例えば、回転方向指示信号DIRがHiであって、電気角が0°〜60°の範囲にあるときには、U+相端子からの出力はHiに保持され、U−相端子からの出力はLoに保持され、V+相端子からはHiサイド駆動信号Vが出力され、V−相端子からはPWM信号が出力され、W+相端子からの出力はLoに保持され、W−相端子からの出力はLoに保持される。
また、回転方向指示信号DIRがLoであって、電気角が0°〜60°の範囲にあるときには、U+相端子からの出力はLoに保持され、U−相端子からの出力はLoに保持され、V+相端子からの出力はHiに保持され、V−相端子からの出力はLoに保持され、W+相端子からはHiサイド駆動信号Vが出力され、W−相端子からはPWM信号が出力される。
このように出力される駆動信号のうち、回転方向指示信号DIRがHiである場合の各信号の波形を図11に示す。
図11に示すように、本モータ駆動回路では、CPU1から出力されるPWM信号を直接用いて、三相フルブリッジ回路7のLoサイド側の通電をPWM制御し、対応するHiサイド側の制御は、デジタル信号処理によりデッドタイムTDTを付加した信号にてオンさせて還流させている。
これにより、図1に示したDCモータに構成されるモータ5のHブリッジ回路3におけるPWM制御の場合と同様に、PWM実駆動デューティ値をCPU1から出力されるPWM信号の指示デューティ値と等しくすることが可能となっている。
本発明のモータ駆動回路を示すブロック図である。 回転方向指示信号と選択信号との関係を示す図である。 発振回路に水晶発振子を用いたプリドライバICの演算部を示すブロック図である。 発振回路に水晶発振子を用いたプリドライバICにおけるモータの駆動信号生成フローを示す図である。 モータの駆動信号のタイミングチャートを示す図である。 実駆動デューティ値と指示デューティ値との関係を示す図である。 発振回路にCR発振回路を用いたプリドライバICの演算部を示すブロック図である。 発振回路にCR発振回路を用いたプリドライバICにおけるモータの駆動信号生成フローを示す図である。 三相ブラシレスモータの駆動信号を生成するモータ駆動回路を示すブロック図である。 三相ブラシレスモータの駆動信号を生成するモータ駆動回路における、回転方向指示信号と選択信号との関係を示す図である。 三相ブラシレスモータの駆動信号を生成するモータ駆動回路により生成されたモータの駆動信号のタイミングチャートを示す図である。 従来のモータ駆動回路により生成されたモータの駆動信号のタイミングチャートを示す図である。
符号の説明
1 CPU
2 プリドライバIC
3 Hブリッジ回路
5 モータ
21 演算部
21a Hiサイド信号生成部
21b デッドタイム設定部
21c 駆動信号選択部

Claims (2)

  1. モータ駆動システムにおいて、入力された回転方向指示信号およびPWMデューティ指示信号に基づいてモータ駆動用回路のHiサイド駆動信号およびLoサイド駆動信号を生成する回路であって、
    Hiサイド駆動信号は、PWMデューティ指示信号にデッドタイムを付加して生成される信号であって、PWMデューティ指示信号の立ち下がりエッジからデッドタイム経過後にLo出力からHi出力に切り換わり、PWM信号の立ち上がりエッジよりデッドタイム分だけ前の時点でHi出力からLo出力に切り換わる信号である、
    ことを特徴とするモータ駆動回路。
  2. 前記モータ駆動回路は、回転方向指示信号およびPWMデューティ指示信号を出力するCPUと、デッドタイムを設定するデッドタイム設定部と、CPUから出力されるPWMデューティ指示信号および設定されたデッドタイムを用いてHiサイド駆動信号を生成するハイサイド信号生成部と、CPUから出力される回転方向指示信号に応じて駆動信号を選択する駆動信号選択部とを備えることを特徴とする請求項1に記載のモータ駆動回路。
JP2004311394A 2004-10-26 2004-10-26 モータ駆動回路 Expired - Fee Related JP4453517B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004311394A JP4453517B2 (ja) 2004-10-26 2004-10-26 モータ駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004311394A JP4453517B2 (ja) 2004-10-26 2004-10-26 モータ駆動回路

Publications (2)

Publication Number Publication Date
JP2006129562A true JP2006129562A (ja) 2006-05-18
JP4453517B2 JP4453517B2 (ja) 2010-04-21

Family

ID=36723647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004311394A Expired - Fee Related JP4453517B2 (ja) 2004-10-26 2004-10-26 モータ駆動回路

Country Status (1)

Country Link
JP (1) JP4453517B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325522A (zh) * 2013-06-19 2013-09-25 浙江大学 电磁铁双向驱动电路
CN112859581A (zh) * 2020-12-31 2021-05-28 南京美均电子科技有限公司 一种车用隐藏式门把手的控制算法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325522A (zh) * 2013-06-19 2013-09-25 浙江大学 电磁铁双向驱动电路
CN103325522B (zh) * 2013-06-19 2015-08-19 浙江大学 电磁铁双向驱动电路
CN112859581A (zh) * 2020-12-31 2021-05-28 南京美均电子科技有限公司 一种车用隐藏式门把手的控制算法

Also Published As

Publication number Publication date
JP4453517B2 (ja) 2010-04-21

Similar Documents

Publication Publication Date Title
US8040090B2 (en) Brushless motor controller and brushless motor
US7449854B2 (en) PWM signal generation apparatus and method thereof and motor control apparatus and method thereof
KR100404782B1 (ko) 모터구동방법및그것을사용한전기기기
TW543275B (en) Brushless motor drive circuit having low noise and high efficiency
JP5636990B2 (ja) インバータ装置
JP2008148542A (ja) モータ駆動装置及びモータ駆動方法
US6873126B2 (en) Motor drive method and motor driver
JP3998624B2 (ja) パルス幅変調波形生成方法及び装置
JP2009130954A (ja) 電力変換器
US6512342B2 (en) Brushless motor driving device
JP2005312217A (ja) ブラシレスdcモータの駆動装置
JP3677497B2 (ja) パルス幅変調波形発生装置及び3相パルス幅変調波形発生装置
JP5534862B2 (ja) センサレス同期モータ駆動装置
JP4453517B2 (ja) モータ駆動回路
JP3459808B2 (ja) モータ駆動回路及びその駆動方法
JP2012182874A (ja) モータ制御装置
JP2007151251A (ja) モータ制御装置及び電動パワーステアリング装置
CN209963970U (zh) 半桥驱动电路和相关的系统
US20150035462A1 (en) Motor controller
JP5125218B2 (ja) モータ制御装置
JP2007159335A (ja) モータ駆動装置
JP2005176457A (ja) ブラシレスモータの位置検出回路
JP6954010B2 (ja) 電子制御装置
JPH1023779A (ja) 電圧駆動型トランジスタドライブ電源装置
JPH09163753A (ja) 電力変換器の指令電圧補正装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees