JP2006126063A - Semiconductor test apparatus and ic socket - Google Patents
Semiconductor test apparatus and ic socket Download PDFInfo
- Publication number
- JP2006126063A JP2006126063A JP2004316287A JP2004316287A JP2006126063A JP 2006126063 A JP2006126063 A JP 2006126063A JP 2004316287 A JP2004316287 A JP 2004316287A JP 2004316287 A JP2004316287 A JP 2004316287A JP 2006126063 A JP2006126063 A JP 2006126063A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- ics
- connection
- inspection
- inspection apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
本発明は、試験対象のICを検査する半導体検査装置および試験対象のICを収納するICソケットに関する。 The present invention relates to a semiconductor inspection apparatus for inspecting an IC to be tested and an IC socket for accommodating the IC to be tested.
複数個のICを同時に検査することが可能なICテストシステムは、例えば、特許文献1に記載されている。この特許文献1に記載されるICテストシステムでは、検査ボード上に複数のICを並置し、テストヘッドを各ICに同時に接触させて、所定の電気的特性の測定を実施する。 An IC test system capable of simultaneously inspecting a plurality of ICs is described in Patent Document 1, for example. In the IC test system described in Patent Document 1, a plurality of ICs are juxtaposed on an inspection board, and a test head is brought into contact with each IC simultaneously to measure predetermined electrical characteristics.
図7は、複数のICを共通の検査ボード上に並置し、各ICの同時検査を実施することができる半導体検査装置(従来例)の構成の一例を示す斜視図である。半導体検査装置は、テスタ本体706と、このテスタ本体706上に配置された検査ボード704と、を有し、テスタ本体706と検査ボード704とは、接続ピン705を介して電気的に接続されている。検査ボード704上には、検査対象のICを収納する複数のICソケット701が設けられている。各ICソケット701は、押さえ蓋702と下蓋703とで構成される。 各ICソケット701に検査対象のICを収納し、この状態で、テスタ本体706から各ICにテストパターンを同時に供給し、その結果として各ICから出力される信号のレベルを実測する等して、各ICの同時検査が実施される。
図7の構成では、複数のICソケットが、検査ボード上において平面的(二次元的)に配置されるため、ICの同時検査数を増やそうとすると、必然的に検査ボード(検査ステージ)の実装面積が大きくなる。したがって、同時に検査できるICの個数を、飛躍的に増やすことはできない。また、特許文献1の図3に記載される例では、複数のICを搭載したトレイを交換することによって検査対象のICを交換している。この方法を実施するには、大がかりな装置が必要であり、また、トレイの交換に時間がかかるため、ICの連続的な供給、搬出という観点からは、必ずしも効率的な方法とはいえない。 In the configuration of FIG. 7, since a plurality of IC sockets are arranged in a plane (two-dimensional) on the inspection board, an attempt to increase the number of simultaneous inspections of the IC inevitably requires mounting of the inspection board (inspection stage). Increases area. Therefore, the number of ICs that can be inspected simultaneously cannot be increased dramatically. Further, in the example described in FIG. 3 of Patent Document 1, the IC to be inspected is exchanged by exchanging a tray on which a plurality of ICs are mounted. In order to carry out this method, a large-scale apparatus is required, and it takes time to replace the tray. Therefore, it is not necessarily an efficient method from the viewpoint of continuous supply and unloading of ICs.
本発明の目的は、検査ボード(検査ステージ)の実装面積を増やすことなく、多数のICを同時に検査し、また、多数のICを迅速かつ効率的に搬送することである。 An object of the present invention is to inspect a large number of ICs simultaneously and increase the number of ICs quickly and efficiently without increasing the mounting area of an inspection board (inspection stage).
本発明の半導体検査装置は、試験対象のICの電気的特性を測定する複数の測定部を互いに並列させたICソケットと、各測定部のそれぞれに対する前記ICの搬入および各測定部のそれぞれからの前記ICの搬出をコンベヤ方式で行う搬送装置と、前記ICソケットの各測定部のそれぞれに試験信号を供給するテスタとを備える。 The semiconductor inspection apparatus according to the present invention includes an IC socket in which a plurality of measurement units for measuring the electrical characteristics of an IC to be tested are arranged in parallel with each other, the loading of the IC into each measurement unit, and each measurement unit from A transport device that carries out the IC in a conveyor manner; and a tester that supplies a test signal to each of the measurement units of the IC socket.
各測定部の並列配置により複数個のICを同時検査可能な立体的な構造をもつICソケット(ICの電気的特性の測定用治具)を使用することにより、同時検査可能なICの数を飛躍的に向上させることができる。また、コンベア方式により、各測定部へのICの連続搬入および各測定部からのICの連続搬出を可能とすることにより、ICのハンドリング能力も飛躍的に向上させるものである。したがって、多数のICの同時検査と、迅速、効率的なICハンドリングとを両立させることができる。すなわち、検査ボード単位でのICの同時試験数を飛躍的に増やすことができ、検査時間の短縮を図ることができる。さらに、複数の測定部がICソケット内に並列配置されることから、検査ボード上におけるICソケットの実装面積自体は増大せず、装置構成のコンパクト化が達成される。さらに、コンベア方式(例えば、ベルトコンベア方式)の採用によって多数のICを非常に効率的に搬送することができ、検査効率がさらに高まる。 By using an IC socket (a jig for measuring the electrical characteristics of an IC) that has a three-dimensional structure that allows multiple ICs to be inspected simultaneously by arranging each measurement unit in parallel, the number of ICs that can be inspected simultaneously It can be improved dramatically. In addition, the IC handling capability is dramatically improved by enabling the IC to be continuously carried into and out of each measuring unit by the conveyor system. Therefore, simultaneous inspection of a large number of ICs and quick and efficient IC handling can be achieved at the same time. That is, the number of simultaneous IC tests per inspection board can be dramatically increased, and the inspection time can be shortened. Furthermore, since the plurality of measuring units are arranged in parallel in the IC socket, the mounting area of the IC socket on the inspection board itself does not increase, and the device configuration can be made compact. Furthermore, by adopting a conveyor system (for example, a belt conveyor system), a large number of ICs can be transported very efficiently, and the inspection efficiency is further increased.
本発明において、前記搬送装置による搬送経路に前記ICソケットが複数設ける。この構成によって、IC検査のパイプライン処理が可能となり、従来にない、非常に効率的なIC検査が実現される。 In the present invention, a plurality of the IC sockets are provided in a transport path by the transport device. With this configuration, pipeline processing for IC inspection is possible, and very efficient IC inspection that has never been achieved is realized.
本発明のICソケットは、試験対象のICの電気的特性をテスタから供給される試験信号に基づいて測定する測定部を備えるICソケットであって、前記ICの外部接続端子と接続する接続ピンを有し、コンベヤ方式で搬送される前記ICの搬入および搬出に同期して搬送経路からの退避および復帰が可能な接続用基板を備える。この構成により、多数のICについての同時検査、ICの効率的な搬入と搬出、多様なICの多様な検査に対する柔軟な対応が可能となる。また、本発明のICソケットは、その構成が簡素化されており、装置の小型化やコスト面でも有利となる。 An IC socket according to the present invention is an IC socket including a measuring unit that measures the electrical characteristics of an IC to be tested based on a test signal supplied from a tester, and includes a connection pin connected to an external connection terminal of the IC. And a connection substrate that can be retracted and returned from the transport path in synchronization with the loading and unloading of the IC transported by a conveyor system. With this configuration, it is possible to flexibly cope with simultaneous inspection of a large number of ICs, efficient loading and unloading of ICs, and various inspections of various ICs. Further, the configuration of the IC socket of the present invention is simplified, which is advantageous in terms of downsizing and cost of the apparatus.
本発明において、前記接続用基板が交換可能である。この構成により、接続用基板の交換を行うだけで、高価な専用の検査ボードおよびICソケットを用意することなく、各種のICの試験を簡単かつローコストに実施することが可能となる。また、ICの新製品が開発された場合でも、接続用基板をそのICに適合するように改良すればよく、柔軟かつ迅速な対処が可能である。 In the present invention, the connection board is replaceable. With this configuration, it is possible to easily and inexpensively test various ICs by simply exchanging the connection substrate and without preparing an expensive dedicated inspection board and IC socket. Further, even when a new IC product is developed, the connection board may be improved so as to be compatible with the IC, and a flexible and quick response is possible.
本発明によれば、複数個のICを同時検査可能な立体的な構造をもつICソケットを使用することにより、同時検査可能なICの数を飛躍的に向上させることができる。したがって、検査時間の大幅な短縮を図ることができる。また、上記ICソケットに対してコンベヤ方式でICを搬送することにより、多数のICを迅速かつ効率的に搬送することができる。 According to the present invention, by using an IC socket having a three-dimensional structure capable of simultaneously inspecting a plurality of ICs, the number of ICs that can be inspected simultaneously can be dramatically improved. Therefore, the inspection time can be greatly shortened. Further, by transferring the IC to the IC socket by a conveyor system, a large number of ICs can be transferred quickly and efficiently.
(第1の実施形態)
図1は本発明の半導体検査装置の一例の構成を示す斜視図である。図示されるように、テスタ本体106上に検査ボード107が配置され、両者は、接続ピン105を介して相互に電気的に接続されている。検査ボード107の中央には、ICソケット(ICの電気的特性の測定を行うための補助装置)102が設けられており、また、テスタ本体106の両側には、搬送装置としてベルトコンベア制御装置(104a,104b)が配置されている。ICソケット102は、箱形の筐体の内部に4つの測定部を内蔵しており(各測定部は、縦方向の異なる位置に並列して設けられるものであり、その具体的構造は、後の実施形態で説明する)、4個のICの検査を同時に実施することができる。
(First embodiment)
FIG. 1 is a perspective view showing a configuration of an example of a semiconductor inspection apparatus of the present invention. As shown in the figure, an inspection board 107 is disposed on a tester
また、ICソケット(102)とベルトコンベア制御装置(104a,104b)とを結んで、水平に置かれた4本の、IC搬送用のICコンベア(101a〜101d)が設けられている。これらの4本のICコンベア(101a〜101d)は、縦方向に所定の間隔をおいて積み重なる形態で立体的に配置されており、各ICコンベア(101a〜101d)の動作は、ベルトコンベア制御装置104a,104bにより制御される。これにより、ICソケット102に対し、4個のICを同時に搬入(およびICソケット102から4個のICを同時に搬出)することができる。ベルトコンベア装置の使用により、安定したICの搬送が可能である。 Further, four IC conveyors (101a to 101d) for IC conveyance are provided horizontally by connecting the IC socket (102) and the belt conveyor control device (104a, 104b). These four IC conveyors (101a to 101d) are three-dimensionally arranged in a stacked manner at a predetermined interval in the vertical direction, and the operation of each IC conveyor (101a to 101d) is a belt conveyor control device. It is controlled by 104a and 104b. As a result, four ICs can be simultaneously loaded into the IC socket 102 (and four ICs can be simultaneously unloaded from the IC socket 102). By using a belt conveyor device, stable IC conveyance is possible.
図1の半導体検査装置は、テスタ本体106、検査ボード107、ICソケット102およびICコンベア(101a〜101d)の各々を立体的に配置し、その両側にベルトコンベア制御装置(104a,104b)を配置した構成となっている。つまり、主要な装置を縦方向に積み上げて省スペース化を図り、ベルトコンベア制御装置を左右に配置し、かつ、各装置間を、水平に走る立体的なIC搬送経路で結んで、左右対称の無駄のないコンパクトな装置が実現されている。よって、非常にコンパクトな半導体検査装置が実現する。
In the semiconductor inspection apparatus of FIG. 1, the
また、ICソケット102は、複数個(図1では4個)のICを同時検査可能な立体的な構造を有しており、その高さを増せば、同時測定可能なICの数を容易に増加させることができる。よって、同時検査可能なICの数を飛躍的に向上させることができ、検査時間の大幅な短縮を図ることができる。また、その立体的なICソケット102に内蔵される各測定部(図1では不図示)に対応させて、複数本のICコンベア(101a〜101d)を立体的に配置し、各ICコンベア(101a〜101d)による、各測定部(図1では不図示)への複数のICの連続搬入および各測定部からの複数のICの連続搬出を可能とすることにより、ICのハンドリング能力も飛躍的に向上する。
Further, the
(第2の実施形態)
図2は、本発明の半導体検査装置の他の例を示す斜視図である。図2において、図1と共通する部分には、同一の参照符号を付してある。図2の半導体検査装置の基本的な構成は、図1の半導体検査装置と同じである。ただし、図2の半導体検査装置では、ICの搬送経路中に、3つのICソケット(102a〜102c)が設けられている点で異なる。すなわち、図2の装置では、ICコンベア(101a〜101d)によるICの搬送経路中に、複数のICソケット(102a〜102c)を設け、各ICソケットにて、異なる種類のIC検査を併行して実施する。これにより、IC検査のパイプライン処理が可能となる。よって、従来にない、非常に効率的なIC検査が実現される。なお、3つのICソケット(102a〜102c)は、等間隔で配置されている。したがって、各ICソケットに対するICの搬入、搬出が同期化される。これにより、ICコンベア(101a〜101d)の動きに無駄が無くなり、すべてのICソケット(102a〜102c)において同時にICの検査を行うことができる。
(Second Embodiment)
FIG. 2 is a perspective view showing another example of the semiconductor inspection apparatus of the present invention. In FIG. 2, the same reference numerals are given to portions common to FIG. 1. The basic configuration of the semiconductor inspection apparatus of FIG. 2 is the same as that of the semiconductor inspection apparatus of FIG. However, the semiconductor inspection apparatus of FIG. 2 differs in that three IC sockets (102a to 102c) are provided in the IC transport path. That is, in the apparatus of FIG. 2, a plurality of IC sockets (102a to 102c) are provided in the IC conveyance path by the IC conveyors (101a to 101d), and different types of IC inspections are performed in each IC socket. carry out. As a result, pipeline processing for IC inspection becomes possible. Therefore, a very efficient IC inspection that is not possible conventionally is realized. Note that the three IC sockets (102a to 102c) are arranged at equal intervals. Therefore, the IC loading / unloading of each IC socket is synchronized. Thereby, there is no waste in the movement of the IC conveyors (101a to 101d), and all the IC sockets (102a to 102c) can be inspected at the same time.
(第3の実施形態)
図3は、本発明のICソケットの構成の概要と、このICソケットへのICの搬入およびそのICソケットからのICの搬出の動作(ICの搬送時の動作)を説明するための、ICソケットの断面図である。図3は、図1の半導体検査装置におけるICソケット102を、図中のA側から見た断面図を示している。図3において、前掲の図面と同一の部分には、同じ参照符号を付してある。図示されるように、ICソケット102の内部には、4つの測定部(図3では、最上段の測定部を太い点線で囲って示し、参照符号Qを付してある。他の測定部についても同様である)が設けられている。図中、参照符号103a〜103dは、検査対象のICを示す(各ICの断面には、二重の波線が施されている)。また、参照符号201a〜201dは、ICの電気的特性を測定するために使用される接続用基板を示す(各接続用基板の断面には、左上から右下に至る細かい斜線が施されている)。また、参照符号205は、ICソケット102と検査ボード107とを電気的に接続する接続ピンを示す。
(Third embodiment)
FIG. 3 is an IC socket for explaining the outline of the configuration of the IC socket of the present invention and the operation of carrying the IC into the IC socket and carrying out the IC from the IC socket (operation when carrying the IC). FIG. FIG. 3 shows a cross-sectional view of the
ICコンベア101aと101c、および、ICコンベア101bと101dは対をなし、各々、ベルトコンベア方式により移動する(移動方向は、図3の右側に矢印で示すとおりである)。図3では、IC(103a,103b)は、ICソケット102の右側面から搬入され、IC(101c,101d)は、ICソケット102の左側面から搬入される。接続用基板(201a〜201d)は、IC(103a〜103d)の搬送を妨げることのないように、ICの搬送経路より下方に退避した状態となっている。したがって、ICコンベア(ベルトコンベア)101a〜101dの動きには支障が生じない。なお、すべてのIC(103a〜103d)を、同一の方向からICソケット102に搬入する方式を採用することもできる。
The
図4は、本発明のICソケットの構成の概要と、このICソケットへのICの搬入およびそのICソケットからのICの搬出の動作(ICの検査時の動作)を説明するための、ICソケットの断面図である。図示されるように、検査対象のIC(103a〜103d)が、ICソケット102内の4つの測定部(最上段の測定部は参照符号Qで示されている。他の測定部についても同様である)の各々にセットされている。また、接続用基板(201a〜201d)が退避位置から上昇して、各IC(103a〜103d)と接触する状態となっている(実際は、電気的特性の測定用ピンがICの外部接続端子に接続される。この点は、後の実施形態で説明する)。これにより、IC(103a〜103d)とテスタ本体106とが、接続用基板(201a〜201d)を介して電気的に接続され、各ICの同時検査が可能となる。
FIG. 4 is an IC socket for explaining the outline of the configuration of the IC socket of the present invention, and the operation of carrying the IC into the IC socket and carrying out the IC from the IC socket (operation during the inspection of the IC). FIG. As shown in the figure, the ICs (103a to 103d) to be inspected are four measuring units in the IC socket 102 (the uppermost measuring unit is indicated by reference symbol Q. The same applies to the other measuring units. Is set to each). In addition, the connection substrates (201a to 201d) are lifted from the retracted position and are in contact with the ICs (103a to 103d) (actually, electrical characteristic measurement pins are connected to the external connection terminals of the ICs). (This will be described in a later embodiment). As a result, the ICs (103a to 103d) and the tester
なお、接続用基板(201a〜201d)が上昇する動作(あるいは下降する動作)は、ベルトコンベア制御装置(104a,104b)によって制御される。つまり、ICコンベア(101a〜101d)によって各IC(103a〜103d)が所定の位置に搬送され、セットされた後に、接続用基板(201a〜201d)が上昇することになる。このように、接続用基板(201a〜201d)を下降、上昇を切り替えることによって、接続用基板(201a〜201d)を退避位置に退避させたり、ICの電気的特性の測定位置に復帰させたりすることができる。 The operation of raising (or lowering) the connection substrates (201a to 201d) is controlled by the belt conveyor control device (104a, 104b). That is, after each IC (103a to 103d) is conveyed to a predetermined position by the IC conveyor (101a to 101d) and set, the connection substrates (201a to 201d) are raised. In this way, the connection substrates (201a to 201d) are retreated to the retreat position or returned to the measurement position for the electrical characteristics of the IC by switching the descent and rise of the connection substrates (201a to 201d). be able to.
図3、図4から明らかなように、1つのICソケット102内には、複数段の測定部が縦方向に設けられており、従って、複数のICを同時に試験することができ、この結果、多数のICを同時に試験する際に、検査ボード上にICソケット設置のために特別大きい実装面積を確保する必要がなくなる。
As is apparent from FIGS. 3 and 4, a plurality of measurement units are provided in the vertical direction in one
(第4の実施形態)
図5は、本発明のICソケットの内部の具体的構成ならびに本発明の接続用基板(下降した状態)の具体的な構成を説明するための断面図である。図示されるように、ICソケット102の内部には、内壁に沿って、テスト用信号バス501a,501bが配設されている。
(Fourth embodiment)
FIG. 5 is a cross-sectional view for explaining a specific configuration inside the IC socket of the present invention and a specific configuration of the connection substrate (lowered state) of the present invention. As shown in the figure,
各接続用基板(201a〜201d)の中央部には、IC(103a〜103d)との電気的接続を確保するための接続ピン(504a〜504d)が設けられている。また、各接続用基板(201a〜201d)には、接続ピン(504a〜504d)とテスト用信号バス(501a,501b)を電気的に接続するための埋め込み配線(400a,400b)が設けられている。また、各接続用基板(501a〜501d)は、カム(支軸を中心に回動可能な楕円形の部材)502a〜502lにより支持されている。図5では、カム(502a〜502l)は、楕円形の長軸が横向きになっており、したがって、各接続用基板(501a〜501d)は、IC(103a〜103d)から離れた下方に位置している。 Connection pins (504a to 504d) for ensuring electrical connection with the ICs (103a to 103d) are provided at the center of each connection substrate (201a to 201d). Each of the connection substrates (201a to 201d) is provided with embedded wiring (400a and 400b) for electrically connecting the connection pins (504a to 504d) and the test signal buses (501a and 501b). Yes. In addition, each of the connection substrates (501a to 501d) is supported by cams (elliptical members that can rotate around a support shaft) 502a to 502l. In FIG. 5, the cams (502a to 502l) have the long axis of the ellipse turned sideways, so that each of the connection boards (501a to 501d) is positioned below the IC (103a to 103d). ing.
この状態では、接続ピン(504a〜504d)は、IC(103a〜103d)の外部接続端子(本実施形態では、バンプ電極を想定している。ただし、不図示)に接触せず、よって、接続用基板(201a〜201d)とIC(103a〜103d)は電気的に接続されない。この状態では、IC(103a〜103d)をICソケット102に搬入したり、あるいは、IC(103a〜103d)をICソケット102から搬出することができる。このとき、接続用基板(201a〜201d)は、ICの搬送を妨害することがなく、スムースで安全なICの搬送が可能となる。なお、カム(502a〜502l)の回動は、ベルトコンベア制御装置(104a,104b)によって制御される。
In this state, the connection pins (504a to 504d) are not in contact with the external connection terminals (in this embodiment, bump electrodes, but not shown) of the IC (103a to 103d), and thus are connected. The circuit boards (201a to 201d) and the ICs (103a to 103d) are not electrically connected. In this state, the IC (103a to 103d) can be carried into the
図6は、本発明のICソケットの内部の具体的構成ならびに本発明の接続用基板(上昇した状態)の具体的な構成を説明するための断面図である。図6では、カム(502a〜502d)が、図5の状態から90度回動し、長軸が縦方向を向いており、これにより、各接続用基板(201a〜201d)は、上側に押し上げられた(上昇した)状態となっている。この状態では、各接続用基板(201a〜201d)の接続ピン(504a〜504d)が、各IC(103a〜103d)の外部接続端子(バンプ電極等)に圧接されており、これにより、接続ピン(504a〜504d)、埋め込み配線(400a〜400d)、テスト信号バス(501a,501b)、接続ピン(205a,205b)ならびに検査ボード107を経由して、IC(103a〜103d)とテスタ本体106とが電気的に接続される。したがって、テスタ本体106からのテスト信号を、検査ボード107、テスト信号バス(501a,501b)、接続用基板(201a〜201d)を経由して、検査対象の各IC(103a〜103d)に供給することができ、同様に、各ICから出力される信号をテスタ本体106に送ることができる。なお、テスト信号バス(501a,501b)は、多数の信号配線の集まりであり、検査対象のICの種類に応じて、どの信号配線を使用するかが決定される。
FIG. 6 is a cross-sectional view for explaining a specific configuration of the inside of the IC socket of the present invention and a specific configuration of the connection substrate (raised state) of the present invention. In FIG. 6, the cams (502a to 502d) are rotated 90 degrees from the state shown in FIG. 5, and the long axis is directed in the vertical direction, so that each connection board (201a to 201d) is pushed upward. It is in a state of being (raised). In this state, the connection pins (504a to 504d) of the respective connection substrates (201a to 201d) are in pressure contact with the external connection terminals (bump electrodes or the like) of the respective ICs (103a to 103d). (504a to 504d), embedded wiring (400a to 400d), test signal buses (501a and 501b), connection pins (205a and 205b), and the inspection board 107, the ICs (103a to 103d) and the tester
接続用基板(201a〜201d)は、検査対象のICに特化して製造されており、ICの種類毎に一つ以上の接続用基板が存在する。したがって、検査対象のICの種類に応じて、使用する接続用基板(201a〜201d)を適宜、選択する。すなわち、接続用基板(201a〜201d)は、ICソケット102に着脱自在に装着でき、交換が可能である。よって、検査対象のICの種類が多様化しても、それに応じて、接続用基板を適宜、交換するだけで対処できる。
The connection substrates (201a to 201d) are manufactured specifically for the IC to be inspected, and one or more connection substrates exist for each type of IC. Therefore, the connection substrates (201a to 201d) to be used are appropriately selected according to the type of IC to be inspected. That is, the connection substrates (201a to 201d) can be detachably attached to the
なお、上記の例では、1つのICソケットにおいて、縦方向に4段の測定部を設けているが、これに限定されるものではなく、段数をさらに増やすこともできる。これにより、同時検査の対象となるICの数を増加させることができる。このとき、各測定部は縦方向に積み上げられる形態となるため、検査ボード107上における占有面積自体は変化しない。よって、従来例のように、多数のICソケットを設置するために、実装面積の大きな検査ボードを用意する必要がなく、装置の省スペース化を図ることができる。 In the above example, one IC socket is provided with four stages of measurement units in the vertical direction, but the present invention is not limited to this, and the number of stages can be further increased. Thereby, the number of ICs to be simultaneously inspected can be increased. At this time, since each measurement unit is stacked in the vertical direction, the occupied area itself on the inspection board 107 does not change. Therefore, unlike the conventional example, in order to install a large number of IC sockets, it is not necessary to prepare an inspection board having a large mounting area, and the space of the apparatus can be saved.
本発明の半導体検査装置およびICソケットは、複数個のICを同時検査可能な立体的な構造をもつICソケットを使用することにより、同時検査可能なICの数を飛躍的に向上させることができる。したがって、検査時間の大幅な短縮を図ることができる。また、上記ICソケットに対してコンベヤ方式でICを搬送することにより、多数のICを迅速かつ効率的に搬送することができるという効果を有し、試験対象のICを検査する半導体検査装置および試験対象のICを収納するICソケット等として有用である。 The semiconductor inspection apparatus and IC socket of the present invention can dramatically improve the number of ICs that can be simultaneously inspected by using an IC socket having a three-dimensional structure that can inspect a plurality of ICs simultaneously. . Therefore, the inspection time can be greatly shortened. Also, by transporting ICs to the IC socket by a conveyor system, there is an effect that a large number of ICs can be transported quickly and efficiently, and a semiconductor inspection apparatus and test for inspecting ICs to be tested It is useful as an IC socket for storing the target IC.
101(101a〜101d) ICコンベア
102(102a〜102c9 ICソケット
103(103a〜103d) IC
104(104a〜104d) ベルトコンベア制御装置
105,205,504 接続ピン
106 テスタ本体
107 検査ボード
400(400a〜400h) 埋め込み信号配線
501(501a,501b) テスト信号バス
502(502a〜502l) カム
101 (101a to 101d) IC conveyor 102 (102a to 102c9) IC socket 103 (103a to 103d) IC
104 (104a to 104d) Belt
Claims (4)
各測定部のそれぞれに対する前記ICの搬入および各測定部のそれぞれからの前記ICの搬出をコンベヤ方式で行う搬送装置と、
前記ICソケットの各測定部のそれぞれに試験信号を供給するテスタと、
を備える半導体検査装置。 An IC socket in which a plurality of measuring units for measuring electrical characteristics of the IC to be tested are arranged in parallel;
A transport device that carries in the IC to each of the measurement units and carries out the IC from each of the measurement units in a conveyor system;
A tester for supplying a test signal to each of the measurement units of the IC socket;
A semiconductor inspection apparatus.
前記搬送装置による搬送経路に前記ICソケットが複数設けた半導体検査装置。 The semiconductor inspection apparatus according to claim 1,
A semiconductor inspection apparatus in which a plurality of IC sockets are provided in a conveyance path by the conveyance apparatus.
前記ICの外部接続端子と接続する接続ピンを有し、コンベヤ方式で搬送される前記ICの搬入および搬出に同期して搬送経路からの退避および復帰が可能な接続用基板を備えるICソケット。 An IC socket including a measurement unit that measures electrical characteristics of an IC to be tested based on a test signal supplied from a tester,
An IC socket having a connection board that has a connection pin connected to an external connection terminal of the IC, and that can be retracted and returned from the transfer path in synchronization with loading and unloading of the IC conveyed by a conveyor system.
前記接続用基板が交換可能であるICソケット。 An IC socket according to claim 3,
An IC socket in which the connection board is replaceable.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004316287A JP2006126063A (en) | 2004-10-29 | 2004-10-29 | Semiconductor test apparatus and ic socket |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004316287A JP2006126063A (en) | 2004-10-29 | 2004-10-29 | Semiconductor test apparatus and ic socket |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006126063A true JP2006126063A (en) | 2006-05-18 |
Family
ID=36720941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004316287A Withdrawn JP2006126063A (en) | 2004-10-29 | 2004-10-29 | Semiconductor test apparatus and ic socket |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006126063A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013221936A (en) * | 2012-04-12 | 2013-10-28 | Mire Kk | Semiconductor element handling system |
KR20170087750A (en) * | 2016-01-21 | 2017-07-31 | (주)테크윙 | Handler for testing semiconductor |
US9720034B2 (en) | 2014-01-07 | 2017-08-01 | Samsung Electronics Co., Ltd. | Semiconductor test device and method of operating the same |
-
2004
- 2004-10-29 JP JP2004316287A patent/JP2006126063A/en not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013221936A (en) * | 2012-04-12 | 2013-10-28 | Mire Kk | Semiconductor element handling system |
CN103372544A (en) * | 2012-04-12 | 2013-10-30 | 未来产业株式会社 | Sorting system for semiconductor element |
US9720034B2 (en) | 2014-01-07 | 2017-08-01 | Samsung Electronics Co., Ltd. | Semiconductor test device and method of operating the same |
KR20170087750A (en) * | 2016-01-21 | 2017-07-31 | (주)테크윙 | Handler for testing semiconductor |
KR102528494B1 (en) * | 2016-01-21 | 2023-05-04 | (주)테크윙 | Handler for testing semiconductor |
KR20230065214A (en) * | 2016-01-21 | 2023-05-11 | (주)테크윙 | Handler for testing semiconductor |
KR102643374B1 (en) * | 2016-01-21 | 2024-03-07 | (주)테크윙 | Handler for testing semiconductor |
KR20240034172A (en) * | 2016-01-21 | 2024-03-13 | (주)테크윙 | Handler for testing semiconductor |
KR102681033B1 (en) * | 2016-01-21 | 2024-07-04 | (주)테크윙 | Handler for testing semiconductor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5911820B2 (en) | Substrate manufacturing apparatus and substrate manufacturing method | |
JP6887332B2 (en) | Inspection system | |
KR102479608B1 (en) | Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection device | |
CN110709972B (en) | Inspection system and temperature measurement method in inspection system | |
KR20000017430A (en) | Method for testing electronic components and testing apparatus for electronic components | |
JP7153556B2 (en) | Temperature measurement member, inspection device and temperature measurement method | |
JP2006126063A (en) | Semiconductor test apparatus and ic socket | |
JP7267058B2 (en) | inspection equipment | |
KR102319587B1 (en) | Inspection system | |
KR101399540B1 (en) | Apparatus for testing | |
KR102559690B1 (en) | Intermediate connection member and inspection apparatus | |
TW201131178A (en) | Inspecting device, manufacturing device, inspecting method and manufacturing method for wiring board | |
JP2012068043A (en) | Electric inspection device and method for planar circuit board | |
KR102255941B1 (en) | Inspecting apparatus for electronic component, inspecting method for electronic component, and program of inspecting method | |
JP2021028993A (en) | Inspection system | |
KR102675684B1 (en) | work inspection device | |
JP6832654B2 (en) | Inspection system adjustment method and auxiliary elements used for it | |
KR20170094090A (en) | Substrate inspection apparatus and substrate inspection method | |
JP2006017527A (en) | Automatic testing apparatus of semiconductor device, conveyer, and test board | |
JPH02272370A (en) | Semiconductor checking device | |
JPH03270039A (en) | Inspection device | |
JP2006017526A (en) | Automatic testing apparatus of semiconductor device, and program for automatic testing apparatus | |
JP2008304309A (en) | Apparatus and method for inspecting semiconductor device | |
JPH0843485A (en) | Apparatus and method for inspecting semiconductor device | |
JPH03263347A (en) | Positioning method for object to be inspected |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080108 |