JP2006121115A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2006121115A JP2006121115A JP2006019087A JP2006019087A JP2006121115A JP 2006121115 A JP2006121115 A JP 2006121115A JP 2006019087 A JP2006019087 A JP 2006019087A JP 2006019087 A JP2006019087 A JP 2006019087A JP 2006121115 A JP2006121115 A JP 2006121115A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- dummy pattern
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
Description
この発明は、半導体装置の製造方法に関し、特に半導体チップと回路基板とが接続用導体を介して超音波熱圧着によって接合された半導体装置に関する。 The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a semiconductor device in which a semiconductor chip and a circuit board are joined by ultrasonic thermocompression bonding via a connecting conductor.
従来から、表面弾性波(SAW:Surface Acoustic Wave)デバイス等の実装においては、デバイス上の電極パッド上に金(Au)バンプを形成し、この金バンプと金めっきが施された実装基板上の端子電極を超音波印加を併用して熱圧着するFCBが行われている。表面弾性波デバイスは3mm角以下のものであり、I/O電極の数は数個程度である。従って、この場合には使用されるバンプも数バンプ程度である。 Conventionally, when mounting a surface acoustic wave (SAW) device or the like, a gold (Au) bump is formed on an electrode pad on the device, and the gold bump and the gold plating are applied on a mounting substrate. FCB is performed in which a terminal electrode is thermocompression bonded by applying ultrasonic waves together. The surface acoustic wave device is 3 mm square or less, and the number of I / O electrodes is about several. Accordingly, in this case, only a few bumps are used.
一方、メモリデバイス等の大型、多ピンのデバイスに超音波熱圧着を適用する場合には、チップと実装基板との間に非導電性樹脂を注入し、信頼性を向上させる必要がある。図10は超音波熱圧着を用いて大型、多ピンのデバイスと回路基板とを接合する方法を工程順に示す概略断面図である。先ず、半導体チップ101の電極パッド102に接続用導体(バンプ)104をワイヤボンディング技術を用いて形成する。そして、図10(a)に示すように、半導体チップ101を保持ツールで保持し、半導体チップ101の電極パッド102と回路基板105の端子電極106が対応するように位置合わせする。
On the other hand, when applying ultrasonic thermocompression bonding to a large-sized, multi-pin device such as a memory device, it is necessary to inject non-conductive resin between the chip and the mounting substrate to improve reliability. FIG. 10 is a schematic cross-sectional view showing a method of joining a large-sized, multi-pin device and a circuit board in order of steps using ultrasonic thermocompression bonding. First, connection conductors (bumps) 104 are formed on the
その後、半導体チップ101に荷重をかけて接続用導体104と端子電極106を密着させ、この状態で半導体チップ101に超音波振動を与える。これにより、接続用導体104と端子電極106とが接合される。
Thereafter, a load is applied to the
次に、図10(b)に示すように、半導体チップ101と回路基板105の間に非導電性樹脂107を注入する。図10(c)は、非導電性樹脂107が半導体チップ101と回路基板105の間に行き渡り、注入が完了した状態を示している。
Next, as shown in FIG. 10B, a
このように、超音波熱圧着前に樹脂を注入してしまうと、その後に超音波振動を与えても減衰してしまうため、図10に示すように半導体チップ101を搭載した後に超音波熱圧着を行い、その後に樹脂を注入する必要がある。
As described above, if the resin is injected before the ultrasonic thermocompression bonding, it is attenuated even if the ultrasonic vibration is applied thereafter. Therefore, the ultrasonic thermocompression bonding is performed after mounting the
しかしながら、大型、多ピンのメモリデバイスに超音波熱圧着を行う場合、半導体チップ101の面積が大きいため、半導体チップ101の中央部に非導電性樹脂107を流すことができず、中央部にボイドが形成されてしまうという問題がある。このため、図10に示すように圧着後に樹脂封止をすることは困難が伴っていた。また、圧着後に樹脂封止をすると工程が煩雑になるという問題がある。
However, when ultrasonic thermocompression bonding is performed on a large, multi-pin memory device, the area of the
このような観点から、予め回路基板上に非導電性樹脂を形成しておき、超音波熱圧着によって接続用導体104と端子電極106とを接合するのと同時に樹脂封止を行う方法が採用されつつある。この方法によれば、超音波熱圧着後の樹脂注入工程を省略できる。
From such a point of view, a method is adopted in which a non-conductive resin is formed in advance on a circuit board and resin sealing is performed at the same time as the
しかしながら、この方法を適用する場合には、接合時の樹脂粘度が重要となる。すなわち、超音波熱圧着の際に非導電性樹脂が溶融して半導体チップと回路基板との間の隙間が封止されるが、非導電性樹脂の粘度は領域ごとに異なるため、超音波振動が減衰して接合が不充分になるという問題が生じていた。 However, when this method is applied, the resin viscosity at the time of joining becomes important. In other words, the nonconductive resin melts and the gap between the semiconductor chip and the circuit board is sealed during ultrasonic thermocompression bonding, but the viscosity of the nonconductive resin varies from region to region. Attenuates and the bonding becomes insufficient.
半導体チップと回路基板が接触する前、すなわち、半導体チップが回路基板上の非導電性樹脂と接触する前には、半導体チップの温度と回路基板の温度には差がある。このため、半導体チップ1が非導電性樹脂と接触した後には、非導電性樹脂の温度は一様とはならない。また、半導体チップと回路基板は熱伝導率が異なり、また場所によって構成部材が異なるため、非導電性樹脂7に温度分布が発生する。
There is a difference between the temperature of the semiconductor chip and the temperature of the circuit board before the semiconductor chip comes into contact with the circuit board, that is, before the semiconductor chip comes into contact with the nonconductive resin on the circuit board. For this reason, after the
特に、回路基板として非導電性樹脂であるエポキシ樹脂を使用したガラスエポキシ基板を使用した場合、端子電極は導電材であり、その他の領域は非導電材で構成されているため、熱容量の違い等から端子電極近傍とその周辺の領域で温度が異なることとなり、温度分布の違いによって非導電性樹脂の粘度分布にバラツキが生じてしまう。そして、粘度が高い領域では非導電性樹脂の抗力によって超音波振動が伝わりにくくなるため、粘度の高い領域の影響に起因して印加した超音波振動が減衰し、接続用導体と端子電極との接合性が劣化するという問題が生じていた。 In particular, when a glass epoxy board using an epoxy resin, which is a non-conductive resin, is used as a circuit board, the terminal electrodes are made of a conductive material, and the other areas are made of a non-conductive material, so the difference in heat capacity, etc. Therefore, the temperature differs between the vicinity of the terminal electrode and the surrounding area, and the viscosity distribution of the nonconductive resin varies due to the difference in temperature distribution. And in the high viscosity region, the ultrasonic vibration is difficult to be transmitted due to the drag of the non-conductive resin, so the applied ultrasonic vibration is attenuated due to the influence of the high viscosity region, and the connection conductor and the terminal electrode There has been a problem that the bondability deteriorates.
また、ガラスエポキシ基板は金属などと比べて熱伝導率が比較的低い材料で構成されるため、半導体チップ1の中央と周辺の平面方向(水平方向)で温度分布のバラツキは顕著に発生し、その結果、印加される超音波振動及び荷重は温度が低く非導電性樹脂の粘度が高い部分の抗力に影響されてしまう。
In addition, since the glass epoxy substrate is made of a material having a relatively low thermal conductivity compared to a metal or the like, the temperature distribution varies significantly between the center and the peripheral plane direction (horizontal direction) of the
この発明は上述のような問題を解決するために成されたもので、サイズの大きな半導体チップを実装する際に確実に超音波熱圧着を行い、半導体装置の信頼性を向上させることを目的とする。 The present invention has been made to solve the above-described problems, and aims to improve the reliability of a semiconductor device by reliably performing ultrasonic thermocompression bonding when mounting a large-sized semiconductor chip. To do.
この発明の半導体装置の製造方法は、電極を備える半導体チップを準備する工程と、ガラスエポキシ基板を使用し、電極および、前記ガラスエポキシ基板よりも熱伝導率が大きい導電性ダミーパターンとを備える回路基板を準備する工程と、前記半導体チップを、前記導電性ダミーパターンの上部に配置し、前記半導体チップと前記導電性ダミーパターンとの間に、非導電性樹脂を介在させた状態で、超音波熱圧着によって、前記半導体チップの電極と、前記回路基板の電極とを、接続用導体を介して接合する工程とを有するものである。 The method of manufacturing a semiconductor device according to the present invention includes a step of preparing a semiconductor chip including an electrode, a circuit using a glass epoxy substrate, and an electrode and a conductive dummy pattern having a thermal conductivity higher than that of the glass epoxy substrate. A step of preparing a substrate, the semiconductor chip is disposed on the conductive dummy pattern, and a non-conductive resin is interposed between the semiconductor chip and the conductive dummy pattern. A step of joining the electrode of the semiconductor chip and the electrode of the circuit board through a connecting conductor by thermocompression bonding.
また、前記半導体チップ及び前記回路基板の前記電極が前記半導体チップの周縁部に沿った位置に形成され、前記導電性ダミーパターンが前記電極に囲まれた範囲に形成されているものである。 Further, the semiconductor chip and the electrode of the circuit board are formed at positions along the peripheral edge of the semiconductor chip, and the conductive dummy pattern is formed in a range surrounded by the electrodes.
また、前記導電性ダミーパターンが格子状のパターンである。 The conductive dummy pattern is a lattice pattern.
また、前記導電性ダミーパターンが前記半導体チップの中心近傍に相当する位置から放射状に延在するスペースによって区切られているものである。 Further, the conductive dummy pattern is delimited by a space extending radially from a position corresponding to the vicinity of the center of the semiconductor chip.
また、前記導電性ダミーパターンと前記電極の材質が同一である。 The conductive dummy pattern and the electrode are made of the same material.
また、前記導電性ダミーパターンは前記回路基板に保護絶縁膜を介して形成されているものである。 The conductive dummy pattern is formed on the circuit board via a protective insulating film.
また、前記回路基板にサーマルビアが形成され、前記サーマルビアを介して前記導電性ダミーパターンが前記回路基板の裏側へ接続されているものである。 Further, a thermal via is formed on the circuit board, and the conductive dummy pattern is connected to the back side of the circuit board via the thermal via.
また、前記接続用導体は、金を主元素とする部材を使用しているものである。 The connecting conductor uses a member whose main element is gold.
また、前記回路基板の電極の最表層は、金メッキ膜によって構成されているものである。 The outermost layer of the electrode of the circuit board is composed of a gold plating film.
また、前記超音波熱圧着によって、前記接続用導体と、前記回路基板の電極を、Au/Au接合層を介して接合するものである。 Further, the connection conductor and the electrode of the circuit board are bonded via an Au / Au bonding layer by the ultrasonic thermocompression bonding.
この発明の半導体装置の製造方法は、電極を備える半導体チップを準備する工程と、シリコンチップを使用し、電極および、前記シリコンチップよりも熱伝導率が大きい導電性ダミーパターンとを備える回路基板を準備する工程と、前記半導体チップを、前記導電性ダミーパターンの上部に配置し、前記半導体チップと前記導電性ダミーパターンとの間に、非導電性樹脂を介在させた状態で、超音波熱圧着によって、前記半導体チップの電極と、前記回路基板の電極とを、接続用導体を介して接合する工程とを有するものである。 According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device comprising: a step of preparing a semiconductor chip including an electrode; and a circuit board using a silicon chip and including an electrode and a conductive dummy pattern having a higher thermal conductivity than the silicon chip. A step of preparing, ultrasonic thermocompression bonding in a state where the semiconductor chip is disposed on the conductive dummy pattern and a nonconductive resin is interposed between the semiconductor chip and the conductive dummy pattern. And a step of joining the electrode of the semiconductor chip and the electrode of the circuit board through a connecting conductor.
また、前記半導体チップ及び前記回路基板の前記電極が前記半導体チップの周縁部に沿った位置に形成され、前記導電性ダミーパターンが前記電極に囲まれた範囲に形成されているものである。 Further, the semiconductor chip and the electrode of the circuit board are formed at positions along the peripheral edge of the semiconductor chip, and the conductive dummy pattern is formed in a range surrounded by the electrodes.
また、前記導電性ダミーパターンが格子状のパターンである。 The conductive dummy pattern is a lattice pattern.
また、前記導電性ダミーパターンが前記半導体チップの中心近傍に相当する位置から放射状に延在するスペースによって区切られているものである。 Further, the conductive dummy pattern is delimited by a space extending radially from a position corresponding to the vicinity of the center of the semiconductor chip.
また、前記導電性ダミーパターンと前記電極の材質が同一である。 The conductive dummy pattern and the electrode are made of the same material.
また、前記導電性ダミーパターンは、前記回路基板に保護絶縁膜を介して形成されているものである。 The conductive dummy pattern is formed on the circuit board via a protective insulating film.
また、前記回路基板にサーマルビアが形成され、前記サーマルビアを介して前記導電性ダミーパターンが前記回路基板の裏側へ接続されているものである。 Further, a thermal via is formed on the circuit board, and the conductive dummy pattern is connected to the back side of the circuit board via the thermal via.
また、前記接続用導体は、金を主元素とする部材を使用しているものである。 The connecting conductor uses a member whose main element is gold.
また、前記回路基板の電極の最表層は、金メッキ膜によって構成されているものである。 The outermost layer of the electrode of the circuit board is composed of a gold plating film.
また、前記超音波熱圧着によって、前記接続用導体と、前記回路基板の電極を、Au/Au接合層を介して接合するものである。 Further, the connection conductor and the electrode of the circuit board are bonded via an Au / Au bonding layer by the ultrasonic thermocompression bonding.
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。 Since the present invention is configured as described above, the following effects can be obtained.
回路基板に所定形状の導電性ダミーパターンを形成したため、半導体チップと回路基板を超音波熱圧着する際に対向面の間の温度分布を均一にすることができ、非導電性樹脂の粘度を均一化することが可能となる。これにより、印加した超音波が減衰してしまうことを抑止でき、半導体チップと電子部品との電気的接続の信頼性を高めることが可能となる。 Since the conductive dummy pattern of a predetermined shape is formed on the circuit board, the temperature distribution between the opposing surfaces can be made uniform when the semiconductor chip and the circuit board are subjected to ultrasonic thermocompression bonding, and the viscosity of the nonconductive resin is made uniform. Can be realized. Thereby, it can suppress that the applied ultrasonic wave attenuate | damps and it becomes possible to improve the reliability of the electrical connection of a semiconductor chip and an electronic component.
導電性ダミーパターンを半導体チップの周縁部に形成した電極に囲まれるように配置することにより、超音波熱圧着の際に半導体チップの中央部の温度を周辺部と同等まで高めることができ、半導体チップ中央部における非導電性樹脂の粘度を高めることが可能となる。 By disposing the conductive dummy pattern so as to be surrounded by the electrodes formed on the periphery of the semiconductor chip, the temperature of the central part of the semiconductor chip can be increased to the same as that of the peripheral part during ultrasonic thermocompression bonding. It becomes possible to increase the viscosity of the non-conductive resin at the center of the chip.
導電性ダミーパターンを格子状のパターンとすることにより、導電性ダミーパターンと半導体チップ又は電子部品との接触面積を広く確保することができ、導電性ダミーパターンの接着性を高めることが可能となる。 By making the conductive dummy pattern into a lattice pattern, a wide contact area between the conductive dummy pattern and the semiconductor chip or the electronic component can be secured, and the adhesiveness of the conductive dummy pattern can be improved. .
導電性ダミーパターンを半導体チップの中心から放射状に延在するスペースによって区切ることにより、熱圧着の際に非導電性樹脂に発生するボイドをスペースに沿って外側へ排出することが可能となる。 By separating the conductive dummy pattern by a space extending radially from the center of the semiconductor chip, it is possible to discharge voids generated in the non-conductive resin to the outside along the space during thermocompression bonding.
導電性ダミーパターンと電極の材質を同一とすることにより、両者を半導体チップ又は電子部品上の同一工程で形成することができる。これにより、工程を簡素化してコストを低減することができる。 By making the material of the conductive dummy pattern and the electrode the same, both can be formed in the same process on the semiconductor chip or the electronic component. Thereby, a process can be simplified and cost can be reduced.
電子部材を所定の回路パターンを備えた回路基板とすることにより、CSPなどのパッケージにおける半導体チップと回路基板との電気的接続の信頼性を高めることが可能となる。 By using the electronic member as a circuit board having a predetermined circuit pattern, it is possible to improve the reliability of electrical connection between the semiconductor chip and the circuit board in a package such as a CSP.
電子部材が半導体チップとすることにより、半導体チップ同士の電気的接続の信頼性を高めることが可能となる。 When the electronic member is a semiconductor chip, it is possible to improve the reliability of electrical connection between the semiconductor chips.
半導体チップ又は電子部品の対向面上に保護絶縁膜を介して電極を形成することにより、半導体チップと電子部品を超音波熱圧着する際に対向面の間の温度分布を均一にすることができ、非導電性樹脂の粘度を温度を均一化することが可能となる。 By forming electrodes on the opposing surface of the semiconductor chip or electronic component via a protective insulating film, the temperature distribution between the opposing surfaces can be made uniform when ultrasonic bonding is performed between the semiconductor chip and the electronic component. The temperature of the nonconductive resin can be made uniform.
サーマルビアを介して導電性ダミーパターンを対向面の裏側へ接続したことにより、対向面の裏側からの熱を対向面上の導電性ダミーパターンへ効率よく伝えることが可能となる。 By connecting the conductive dummy pattern to the back side of the opposing surface via the thermal via, heat from the back side of the opposing surface can be efficiently transferred to the conductive dummy pattern on the opposing surface.
実施の形態1.
図1は、この発明の実施の形態1にかかる、超音波熱圧着接合を用いた半導体装置の製造方法を工程順に示す概略断面図である。以下、図1に基づいて、実施の形態1の超音波熱圧着接合の手順を説明する。
FIG. 1 is a schematic cross-sectional view showing a method of manufacturing a semiconductor device using ultrasonic thermocompression bonding according to the first embodiment of the present invention in the order of steps. Hereinafter, the procedure of ultrasonic thermocompression bonding according to the first embodiment will be described with reference to FIG.
先ず、図1(a)に示すように、半導体チップ1上の電極パッド2に接続用導体4をワイヤボンディング技術を利用して形成する。半導体チップ1上の電極パッド2が形成されていない領域には絶縁保護膜3が形成されている。
First, as shown in FIG. 1A, a
次に、図1(b)に示すように、端子電極6を備えた回路基板5上に非導電性樹脂7を形成する。非導電性樹脂7の形成は、シート状の樹脂を貼り付ける方法、塗布などの方法を用いて行う。
Next, as shown in FIG. 1B, a
次に、図1(c)に示すように、回路基板5を保持ツール8上に載せ、半導体チップ1を保持ツール9で保持して両者を対向させ、半導体チップ1の電極パッド2と回路基板5の端子電極6が対応するように位置合わせする。
Next, as shown in FIG. 1C, the
次に、図1(d)に示すように、半導体チップ1と回路基板5とを圧着し、加熱しながら超音波振動及び荷重を印加して、電極パッド2と端子電極6を接続用導体4を介して接続する。これにより、図1(e)に示すように、回路基板5上に半導体チップ1が実装され、回路基板5と半導体チップ1との間が非導電性樹脂7によって封止される。
Next, as shown in FIG. 1D, the
図1(d)の工程では、熱圧着のための加熱によって、予め回路基板5上に設置した非導電性樹脂7が溶融して軟化するが、非導電性樹脂7の粘度は温度に依存する。一般に、半導体チップ1が大チップサイズになる程、非導電性樹脂7の粘度分布は広がることとなる。実施の形態1では、大チップサイズであっても温度分布、粘度分布を均一化することができるように、回路基板5の表面に熱伝導性のよいダミーパターン10を形成している。
In the process of FIG. 1D, the
図2は、回路基板5上に形成したダミーパターン10を示す模式図である。ここで、図2(a)は、回路基板5の端子電極6が形成された側の面を示す平面図である。また、図2(b)は回路基板5と半導体チップ1の断面を示している。
FIG. 2 is a schematic diagram showing the
図2(a)に示すように、回路基板5上には周辺部に複数の端子電極6が形成されている。そして、回路基板5上の中央部には、端子電極6に囲まれるようにダミーパターン10が形成されている。ダミーパターン10は端子電極6と同様の材質で形成されており、図2(b)に示すように端子電極6と同等の厚さで形成されている。ダミーパターン10は端子電極6と同一工程で形成することができる。
As shown in FIG. 2A, a plurality of
このように、回路基板5表面の中央部に端子電極6と同様の材質で構成した熱伝導性の良いダミーパターン10を設けることにより、図1(d)の工程で加熱した際に、回路基板5上の温度分布を一様にすることができる。ダミーパターン10を形成していない状態では、回路基板5の中央部に熱が十分に伝わらないため、回路基板5の中央部における温度が周辺部に比べて低くなり、中央部における粘度が高くなってしまうが、ダミーパターン10を設けることによって回路基板5中央部の温度を周辺部と同等にすることができる。これにより、回路基板5の全域に渡って温度を一様にすることが可能となり、非導電性樹脂7の温度分布を均一化することができる。非導電性樹脂7の水平方向の位置ごとの温度差を小さくすることができる。
In this way, by providing the
そして、非導電性樹脂7の温度分布を均一化することによって、非導電性樹脂7の粘度分布を均一化することができる。換言すれば、ダミーパターン10を設けることによって回路基板5の中央部における非導電性樹脂7の粘度を低くして周囲と同等にすることができる。これにより、非導電性樹脂7の粘度が高くなることを抑止して超音波振動が減衰してしまうことを抑止できる。
Then, by making the temperature distribution of the
図3はダミーパターン10の形状の例を示す平面図である。回路基板5の表面のうち、端子電極6が形成されていない領域には有機材質部が露出している。図3に示すように、ダミーパターン10を格子状の形状とすることによって、回路基板5の有機材質部と非導電性樹脂7との接触面積を広く確保することができる。これにより、非導電性樹脂7と回路基板5との接着強度を向上することができる。
FIG. 3 is a plan view showing an example of the shape of the
図4(a)はダミーパターン10の形状の他の例を示す平面図である。図4に示すように、回路基板5上に放射状のスペースを設けてダミーパターン10を区切ることによって、非導電性樹脂7を形成する際、若しくは半導体チップ1の熱圧着時に非導電性樹脂7内に発生したボイドを放射状のスペースに沿って外側へ排出することができる。ここで、放射状に形成したダミーパターン10のスペースの中心は半導体チップ1の中心近傍に位置させることにより、半導体チップ1の中心から外側に向かって効率よくボイドを排出することができる。これにより、非導電性樹脂7内に発生するボイドを最小限に抑えることができる。
FIG. 4A is a plan view showing another example of the shape of the
図4(b)は、図4(a)のダミーパターン10を備えた半導体装置を示す概略断面図である。図4(b)の例では回路基板5のダミーパターン10を絶縁保護膜13で覆っている。絶縁保護膜13は有機系の非導電性樹脂からなり、非導電性樹脂7も有機系の材料から構成されるため、図1及び図2の場合と同様に回路基板5上の温度分布を均一化することができ、また、特に回路基板5が単体の状態であっても回路基板5の表面を保護することが可能となる。
FIG. 4B is a schematic cross-sectional view showing a semiconductor device provided with the
また、上述したようにダミーパターン10は回路基板5の端子電極6と同一工程で形成してもよいし、端子電極6とは別の工程で金属板を張り付ける等の方法で形成してもよい。
Further, as described above, the
また、回路基板5としてシリコン(Si)等の半導体チップを用いた場合、すなわち、2つの半導体チップ1の電極パッド2側の面を対向させ、非導電性樹脂7を介在させて接続用導体3によって接合する場合においても、ダミーパターンを形成することによって同様の効果を得ることができる。この場合、ダミーパターンは半導体チップ1の電極パッド2側の表面に形成する。ダミーパターンは電極パッド2の材質と同じ材質の膜から構成してもよいし、銅(Cu)などの熱伝導性のよい金属パターンから構成してもよい。これにより、半導体チップ1間の非導電性樹脂7の温度を均一にすることができる。
Further, when a semiconductor chip such as silicon (Si) is used as the
次に、図5に基づいて、電極パッド2、接続用導体4、端子電極6などの接続用部材について説明する。図5は、半導体チップ1と回路基板5との接合部を示す概略断面図である。これらの接続用部材は、金(Au)、はんだ、銀(Ag)、銅(Cu)、アルミニウム(Al)、ビスマス(Bi)、亜鉛(Zn)、アンチモン(Sb)、インジウム(In)、鉛(Pb)、シリコン(Si)、又はこれらの合金からなる。
Next, connection members such as the
図5(a)は、接続用導体4として金(Au)を主元素にした部材を使用し、回路基板5(ガラスエポキシ基板)上の端子電極6を銅(Cu)電極13、銅電極13上に形成したニッケル(Ni)メッキ層16、最表層に形成した金(Au)メッキ層17から構成した例を示している。接続用導体4は予めワイヤボンディング技術を利用して電極パッド2へ接合され、接続用導体4と電極パッド2の界面にはAu/Al合金層18が形成されている。
In FIG. 5A, a member having gold (Au) as a main element is used as the
そして、図5(a)に示すように、接続用導体4と金メッキ層17の界面には、超音波熱圧着によって比較的低温でAu/Au接合層19が形成される。
As shown in FIG. 5A, an Au /
このように、実施の形態1の方法によれば、大型、多ピンの半導体チップ1であっても確実に超音波熱圧着を行うことができるため、接続用導体4と金メッキ層17の界面に確実にAu/Au接合層19を形成できる。従って、接続用導体4と端子電極6との接合を確実に行うことが可能となる。
As described above, according to the method of the first embodiment, even the large-sized,
図5(b)は、接続用導体4としてやはり金(Au)を主元素にした部材を使用し、回路基板5を半導体チップに置き換えた場合、すなわち、半導体チップ1同士を接合した場合を示している。この場合には、端子電極6がアルミニウムからなるパッドであっても、端子電極6と接続用導体4との界面に比較的低温でAu/Al接合層20を形成することができる。このように、実施の形態1の方法によれば超音波を併用した熱圧着を確実に行うことができるため、有機樹脂などの非導電性樹脂7のように耐熱温度が低い材料を使用する場合であっても良好なAu/Au接合層19、Au/Al接合層20を形成することができる。従って、接合の信頼性を大幅に向上させることができる。
FIG. 5B shows a case where a member having gold (Au) as a main element is used as the connecting
以上説明したように実施の形態1によれば、回路基板5の端子電極5側の面に所定形状のダミーパターン10を形成したため、回路基板5上面の温度分布を均一にすることができ、非導電性樹脂7の温度を一様にすることが可能となる。これにより、超音波熱圧着時における非導電性樹脂7の粘度を一定に保つことができ、特に半導体チップ1の中央において粘度の高い領域が生じてしまうことを抑止することができ、粘度の高さによって印加した超音波振動が減衰してしまうことを抑止できる。従って、端子電極6と接続用導体4とを確実に接合することができ、半導体装置の信頼性を高めることができる。
As described above, according to the first embodiment, since the
実施の形態2.
図6は、この発明の実施の形態2にかかる半導体装置を示す概略断面図である。図6に示すように、実施の形態2の半導体装置は、実施の形態1の半導体装置と同様に半導体チップ1と回路基板5との間に非導電性樹脂7を介在させて接合したものであって、更に半導体チップ1側にも熱伝導性のよいダミーパターン14を形成したものである。
FIG. 6 is a schematic sectional view showing a semiconductor device according to the second embodiment of the present invention. As shown in FIG. 6, the semiconductor device of the second embodiment is formed by joining a
このように、半導体チップ1側にも熱伝導性のよいダミーパターン14を形成することによって、非導電性樹脂7の温度分布の均一性を高めることができる。従って、超音波振動が減衰してしまうことを抑止でき、超音波熱圧着を確実に行うことが可能となる。
Thus, the uniformity of the temperature distribution of the
図7及び図8は、ダミーパターン14を備えた半導体装置の別の例を示す概略断面図である。ここで、図7は、図6の場合と同様に半導体チップ1の電極パッド2側の面にダミーパターン14を形成したものであるが、絶縁保護膜3上にダミーパターン14を形成している点で図6の場合と相違する。
7 and 8 are schematic cross-sectional views showing another example of the semiconductor device provided with the
非導電性樹脂7及び絶縁保護膜3はともに有機系材料からなる絶縁膜である。図7のように保護絶縁膜3上にダミーパターン14を形成した場合であっても図6の場合と同様に非導電性樹脂7の温度分布を均一化することができる。
Both the
また、図8は回路基板5としてのガラスエポキシ基板上にソルダーレジスト15を設けた場合を示している。ソルダーレジスト15も有機系の膜からなるため、回路基板5と非導電性樹脂7の間にソルダーレジスト15を介在させた場合であっても、回路基板5の熱伝導率は大きく変化することはない。また、図8の例では、図6の場合と同様に半導体チップ1表面にダミーパターン14を形成し、ダミーパターン14を絶縁保護膜2で覆っている。従って、図6の例と同様に非導電性樹脂7の温度を均一化することができ、且つソルダーレジスト15の機能をも得ることができる。
FIG. 8 shows a case where a solder resist 15 is provided on a glass epoxy substrate as the
なお、図3の場合と同様に、ダミーパターン14の形状を格子状とすることによって、半導体チップ1、絶縁保護膜3又は絶縁保護膜13との密着性を高めることができる。また、図4の場合と同様に、ダミーパターン14を放射状のスペースで区切ることによって、超音波熱圧着の際に非導電性樹脂7に発生するボイドを効率良く排出することが可能となる。
As in the case of FIG. 3, the adhesion of the
実施の形態3.
図9は、実施の形態3にかかる熱圧着接合を用いた半導体装置を示す概略断面図である。実施の形態3は、実施の形態1と同様に回路基板5にダミーパターン10を形成し、更に回路基板5にサーマルビア11を設け、回路基板5への熱がダミーパターン10に伝わり易くなるようにしたものである。
FIG. 9 is a schematic cross-sectional view showing a semiconductor device using thermocompression bonding according to the third embodiment. In the third embodiment, the
図9に示すように、ダミーパターン10の下の回路基板5に設けたサーマルビア11は回路基板5を貫通するように形成されており、サーマルビア11内にダミーパターン10の一部が充填されている。これは、超音波熱圧着の際の加熱が回路基板5の裏面側から行われる場合に特に効果的であり、サーマルビア11を設けることによって、回路基板5の裏側から回路基板5の中央部のダミーパターン10を加熱することが可能となる。これにより、回路基板5の中央部で非導電性樹脂7の温度を高めて粘度を低くすることができ、非導電性樹脂7の温度を均一にすることができる。
As shown in FIG. 9, the thermal via 11 provided on the
また、半導体チップ1の裏面側、すなわち図9において半導体チップ1の上側から加熱を行う場合には、半導体チップ1にサーマルビアを設けてもよい。これにより、サーマルビアを介して半導体チップ1の電極パッド2側の面を加熱することができ、非導電性樹脂7の粘度を低くすることが可能となる。これにより、超音波が減衰してしまうことを抑止でき、接合の信頼性を高めることが可能となる。
Further, when heating is performed from the back surface side of the
以上説明したように実施の形態3によれば、回路基板5若しくは半導体チップ1にサーマルビア11を設けることによって、サーマルビア11を介して非導電性樹脂7を加熱することができる。従って、非導電性樹脂7の温度分布を均一にすることができ、信頼性の高い超音波熱圧着を行うことができる。
As described above, according to the third embodiment, by providing the thermal via 11 on the
1 半導体チップ、 2 電極パッド、 3 絶縁保護膜、 4 接続用導体、 5 回路基板、 6 端子電極、 7 非導電性樹脂、 8,9 保持ツール、 10,14 ダミーパターン、 11 サーマルビア、 13 銅電極、 15 ソルダーレジスト、 16 ニッケル(Ni)メッキ層、 17 金(Au)メッキ層、 18 Au/Al合金層、 19 Au/Au接合層、 20 Au/Al接合層。
DESCRIPTION OF
Claims (20)
ガラスエポキシ基板を使用し、電極および、前記ガラスエポキシ基板よりも熱伝導率が大きい導電性ダミーパターンとを備える回路基板を準備する工程と、
前記半導体チップを、前記導電性ダミーパターンの上部に配置し、前記半導体チップと前記導電性ダミーパターンとの間に、非導電性樹脂を介在させた状態で、超音波熱圧着によって、前記半導体チップの電極と、前記回路基板の電極とを、接続用導体を介して接合する工程とを有することを特徴とする半導体装置の製造方法。 Preparing a semiconductor chip comprising an electrode;
Using a glass epoxy substrate, preparing a circuit board comprising an electrode and a conductive dummy pattern having a higher thermal conductivity than the glass epoxy substrate;
The semiconductor chip is disposed on the conductive dummy pattern, and the semiconductor chip is subjected to ultrasonic thermocompression bonding with a nonconductive resin interposed between the semiconductor chip and the conductive dummy pattern. And a step of joining the electrode of the circuit board to the electrode of the circuit board via a connecting conductor.
シリコンチップを使用し、電極および、前記シリコンチップよりも熱伝導率が大きい導電性ダミーパターンとを備える回路基板を準備する工程と、
前記半導体チップを、前記導電性ダミーパターンの上部に配置し、前記半導体チップと前記導電性ダミーパターンとの間に、非導電性樹脂を介在させた状態で、超音波熱圧着によって、前記半導体チップの電極と、前記回路基板の電極とを、接続用導体を介して接合する工程とを有することを特徴とする半導体装置の製造方法。 Preparing a semiconductor chip comprising an electrode;
Using a silicon chip, preparing a circuit board comprising an electrode and a conductive dummy pattern having a higher thermal conductivity than the silicon chip;
The semiconductor chip is disposed on the conductive dummy pattern, and the semiconductor chip is subjected to ultrasonic thermocompression bonding with a nonconductive resin interposed between the semiconductor chip and the conductive dummy pattern. And a step of joining the electrode of the circuit board to the electrode of the circuit board via a connecting conductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006019087A JP2006121115A (en) | 2006-01-27 | 2006-01-27 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006019087A JP2006121115A (en) | 2006-01-27 | 2006-01-27 | Method of manufacturing semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001384707A Division JP2003188210A (en) | 2001-12-18 | 2001-12-18 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006121115A true JP2006121115A (en) | 2006-05-11 |
Family
ID=36538631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006019087A Withdrawn JP2006121115A (en) | 2006-01-27 | 2006-01-27 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006121115A (en) |
-
2006
- 2006-01-27 JP JP2006019087A patent/JP2006121115A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100516816B1 (en) | Semiconductor device | |
JP3420748B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100522223B1 (en) | Semiconductor device and method for manufacturing thereof | |
JP2833996B2 (en) | Flexible film and semiconductor device having the same | |
JP3310617B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
US7374969B2 (en) | Semiconductor package with conductive molding compound and manufacturing method thereof | |
JP2003197673A (en) | Semiconductor device and method of manufacturing the same | |
US20100207279A1 (en) | Semiconductor package with ribbon with metal layers | |
JP4121665B2 (en) | Semiconductor substrate bonding method | |
JPH10135404A (en) | Semiconductor chip module and its manufacture | |
WO2014024796A1 (en) | Semiconductor device and method for producing same | |
JP2000277649A (en) | Semiconductor and manufacture of the same | |
JP3547303B2 (en) | Method for manufacturing semiconductor device | |
JP2021034600A (en) | Semiconductor device | |
JP3400440B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3741553B2 (en) | Semiconductor device connection structure and connection method, and semiconductor device package using the same | |
JP2002026071A (en) | Semiconductor device and its manufacturing method, circuit board, and electronic equipment | |
JP2006121115A (en) | Method of manufacturing semiconductor device | |
WO1997001865A1 (en) | Semiconductor device and method of manufacturing the same | |
JPH10256259A (en) | Manufacture of multi-chip module | |
JP2001118968A (en) | Semiconductor device | |
TW201901825A (en) | Method for manufacturing semiconductor device, and semiconductor device | |
JPH0241906B2 (en) | ||
JP2001168224A (en) | Semiconductor device, electronic circuit device, and its manufacturing method | |
JP2000223534A (en) | Apparatus for mounting semiconductor and method of mounting semiconductor chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080522 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080522 |