JP2001118968A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2001118968A JP2001118968A JP29702999A JP29702999A JP2001118968A JP 2001118968 A JP2001118968 A JP 2001118968A JP 29702999 A JP29702999 A JP 29702999A JP 29702999 A JP29702999 A JP 29702999A JP 2001118968 A JP2001118968 A JP 2001118968A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- sealing resin
- semiconductor device
- circuit board
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は回路基板に半導体チ
ップを実装し、その半導体チップを樹脂封止してなる半
導体装置に関するもので、さらに詳しくは、フリップチ
ップ実装を用いた半導体装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a semiconductor chip mounted on a circuit board and sealing the semiconductor chip with a resin, and more particularly to a semiconductor device using flip chip mounting. is there.
【０００２】[0002]
【従来の技術】近年、半導体実装は高密度化方向にあ
り、実装面積の低減および電極数の増加に対して、フリ
ップチップ実装が有効とされている。2. Description of the Related Art In recent years, semiconductor mounting has been in the direction of higher density, and flip-chip mounting has become effective for reducing the mounting area and increasing the number of electrodes.
【０００３】フリップチップ実装は、半導体チップの各
パッド電極上に導電性のバンプを設け、この導電性のバ
ンプを回路基板上の各実装パッドと電気的に接続するよ
うにして実装するものである。In flip chip mounting, a conductive bump is provided on each pad electrode of a semiconductor chip, and the conductive bump is mounted so as to be electrically connected to each mounting pad on a circuit board. .
【０００４】〔従来の構造説明：図２〕図２は従来技術
のフリップチップ実装による半導体装置の構造を示す断
面図である。以下に、図２を用いて、従来の半導体装置
の構造について説明する。[Description of Conventional Structure: FIG. 2] FIG. 2 is a cross-sectional view showing the structure of a conventional flip-chip mounted semiconductor device. Hereinafter, the structure of a conventional semiconductor device will be described with reference to FIG.
【０００５】図２に示すように、回路基板１９上には、
半導体チップ１１のパッド電極１３と対応する位置に実
装パッド２１が設けられている。As shown in FIG. 2, on a circuit board 19,
A mounting pad 21 is provided at a position corresponding to the pad electrode 13 of the semiconductor chip 11.
【０００６】半導体チップ１１のパッド電極１３を有す
る面において、パッド電極１３以外の部分は、窒化シリ
コン（ＳｉＮ）などの絶縁膜１７で覆われ、外部とは電
気的に絶縁されている。[0006] On the surface of the semiconductor chip 11 having the pad electrodes 13, portions other than the pad electrodes 13 are covered with an insulating film 17 such as silicon nitride (SiN) and are electrically insulated from the outside.
【０００７】半導体チップ１１のパッド電極１３上に
は、導電性のバンプ（ｂｕｍｐ；突起物）１５が設けら
れ、この半導体チップ１１のバンプ１５を有する面を回
路基板１９に対向させ、バンプ１５と回路基板１９上の
実装パッド２１が接合されている。これで半導体チップ
１１と回路基板１９は、電気的に接続されている。A conductive bump 15 is provided on the pad electrode 13 of the semiconductor chip 11. The surface of the semiconductor chip 11 having the bump 15 faces the circuit board 19, and the bump 15 is The mounting pads 21 on the circuit board 19 are joined. Thus, the semiconductor chip 11 and the circuit board 19 are electrically connected.
【０００８】さらに半導体チップ１１と回路基板１９の
空隙に、封止樹脂２３を注入することで封止されてい
る。この封止樹脂２３は、熱硬化性樹脂のエポキシ樹脂
が用いられる。Further, the space between the semiconductor chip 11 and the circuit board 19 is sealed by injecting a sealing resin 23. As the sealing resin 23, an epoxy resin of a thermosetting resin is used.
【０００９】この封止樹脂２３は、半導体チップ１１上
の配線パターンの保護と、パッド電極１３とバンプ１５
の接続部およびバンプ１５と実装パッド２１の接続部の
保護だけを目的としているため、図２に示すように、半
導体チップ１１のバンプ１５を設けない面が封止されて
いない。The sealing resin 23 protects the wiring pattern on the semiconductor chip 11 and protects the pad electrodes 13 and the bumps 15.
Since only the connection portion and the connection portion between the bump 15 and the mounting pad 21 are protected, as shown in FIG. 2, the surface of the semiconductor chip 11 where the bump 15 is not provided is not sealed.
【００１０】[0010]
【発明が解決しようとする課題】フリップチップ実装に
よる半導体装置は、半導体チップの面全体でボンディン
グすることが可能なため、多ピン化に容易に対応できる
という利点がある。A flip-chip mounted semiconductor device has the advantage that it can easily cope with the increase in the number of pins because it can be bonded over the entire surface of the semiconductor chip.
【００１１】しかしながら、従来のフリップチップ実装
による半導体装置には以下に示す問題点がある。However, the conventional flip-chip mounting semiconductor device has the following problems.
【００１２】その問題点は、半導体チップ１１のバンプ
１５を設けない面が封止されずに露出しているため、落
下等の外からの応力が加わると、半導体チップ１１の封
止樹脂２３より露出した部分に割れや欠けが発生するこ
とである。The problem is that the surface of the semiconductor chip 11 on which the bumps 15 are not provided is exposed without being sealed, so that when an external stress such as a drop is applied, the sealing resin 23 of the semiconductor chip 11 is removed. Cracking or chipping occurs in the exposed part.
【００１３】そして、上述の割れや欠けにより、半導体
チップ１１の性能が損なわれる問題があった。Further, there has been a problem that the performance of the semiconductor chip 11 is impaired due to the cracks and chippings described above.
【００１４】〔発明の目的〕そこで本発明の目的は、上
記の課題を解決して、落下等の外からの応力が加わって
も、半導体チップに割れや欠けを生じず、信頼性の高い
半導体装置を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems and to provide a semiconductor chip having high reliability without cracking or chipping even when an external stress such as a drop is applied. It is to provide a device.
【００１５】[0015]
【課題を解決するための手段】上記目的を達成するため
に、本発明における半導体装置は、下記記載の構造を採
用する。In order to achieve the above object, a semiconductor device according to the present invention employs the following structure.
【００１６】本発明の半導体装置においては、回路基板
と半導体チップを備え、半導体チップのパッド電極に
は、回路基板と電気的な接続を行うための導電性のバン
プを有し、回路基板には、半導体チップ上の導電性のバ
ンプと接続するための実装パッドを有し、半導体チップ
を回路基板に接続し、その半導体チップと回路基板との
間を第１の封止樹脂で封止し、第１の封止樹脂より露出
した半導体チップを第２の封止樹脂で封止したことを特
徴とする。In the semiconductor device of the present invention, a circuit board and a semiconductor chip are provided, and pad electrodes of the semiconductor chip have conductive bumps for making electrical connection with the circuit board. Having a mounting pad for connecting to a conductive bump on the semiconductor chip, connecting the semiconductor chip to a circuit board, sealing the semiconductor chip and the circuit board with a first sealing resin, The semiconductor chip exposed from the first sealing resin is sealed with a second sealing resin.
【００１７】さらに、本発明の半導体装置は、第１の封
止樹脂には熱硬化性エポキシ樹脂を用い、第２の封止樹
脂には熱可塑性ポリエーテルアミド樹脂を用いる。Further, in the semiconductor device of the present invention, a thermosetting epoxy resin is used for the first sealing resin, and a thermoplastic polyetheramide resin is used for the second sealing resin.
【００１８】〔作用〕本発明において、フリップチップ
実装された半導体チップが第１の封止樹脂と第２の封止
樹脂で封止されている。[Operation] In the present invention, the flip-chip mounted semiconductor chip is sealed with the first sealing resin and the second sealing resin.
【００１９】したがって、従来の半導体装置と異なり、
外からの応力が加わっても、半導体チップに割れや欠け
が発生することなく、信頼性の高い半導体装置が得られ
る。Therefore, unlike the conventional semiconductor device,
Even if an external stress is applied, a semiconductor device with high reliability can be obtained without cracking or chipping of the semiconductor chip.
【００２０】[0020]
【発明の実施の形態】以下、図面を用いて本発明の半導
体装置を実施するための最適な形態について説明する。
図１は、本発明の実施形態における半導体装置の断面図
である。図１を用いて、本発明の半導体装置の構造につ
いて説明する。図において、従来技術と同一部材は同一
符号で示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The preferred embodiments for implementing a semiconductor device of the present invention will be described below with reference to the drawings.
FIG. 1 is a sectional view of a semiconductor device according to an embodiment of the present invention. The structure of the semiconductor device of the present invention will be described with reference to FIG. In the drawings, the same members as those of the prior art are denoted by the same reference numerals.
【００２１】〔本発明の半導体装置の構造説明：図１〕
図１に示すように、この発明の半導体装置では、半導体
チップ１１と、回路基板１９と、半導体チップ１１と回
路基板１９の間に注入する第１の封止樹脂２５と、半導
体チップ１１を覆う第２の封止樹脂２７から構成されて
いる。[Description of the structure of the semiconductor device of the present invention: FIG. 1]
As shown in FIG. 1, in the semiconductor device according to the present invention, the semiconductor chip 11, the circuit board 19, the first sealing resin 25 injected between the semiconductor chip 11 and the circuit board 19, and the semiconductor chip 11 are covered. It is composed of a second sealing resin 27.
【００２２】回路基板１９は、ガラス−エポキシ樹脂を
コア材としたものを使用し、板厚が０．２ｍｍから０．
４ｍｍの銅張積層板が用いられ、この銅張積層板を、一
般的な回路基板の形成方法であるサブトラクティブ法を
用いて、実装パッド２１と配線パターン（図中に記載無
し）が形成される。実装パッド２１の位置は、半導体チ
ップ１１に形成されているパッド電極１３の配置に対応
して形成される。The circuit board 19 has a core made of glass-epoxy resin and has a thickness of 0.2 mm to 0.1 mm.
A 4 mm copper-clad laminate is used, and the copper-clad laminate is formed with a mounting pad 21 and a wiring pattern (not shown in the drawing) by using a subtractive method which is a general method of forming a circuit board. You. The position of the mounting pad 21 is formed corresponding to the arrangement of the pad electrode 13 formed on the semiconductor chip 11.
【００２３】実装パッド２１の表面は、半導体チップ１
１を実装する際、バンプ１５との濡れ性を良好にするた
め、ニッケルメッキ処理と金メッキ処理が施されてい
る。The surface of the mounting pad 21 is
At the time of mounting 1, a nickel plating process and a gold plating process are performed to improve the wettability with the bump 15.
【００２４】半導体チップ１１の大きさは、厚さ０．３
ｍｍから０．５ｍｍで、外形１ｍｍ角から１０ｍｍ角で
ある。パッド電極１３は、半導体チップ１１の外周に
０．２ｍｍから０．２５ｍｍピッチで配置されている。The size of the semiconductor chip 11 is 0.3
mm to 0.5 mm, and an outer shape of 1 mm square to 10 mm square. The pad electrodes 13 are arranged on the outer periphery of the semiconductor chip 11 at a pitch of 0.2 mm to 0.25 mm.
【００２５】半導体チップ１１のパッド電極１３を有す
る面において、パッド電極１３以外の部分は、窒化シリ
コン（ＳｉＮ）などの絶縁膜１７で覆われ、外部とは電
気的に絶縁されている。On the surface of the semiconductor chip 11 having the pad electrodes 13, portions other than the pad electrodes 13 are covered with an insulating film 17 such as silicon nitride (SiN) and are electrically insulated from the outside.
【００２６】半導体チップ１１のパッド電極１３上に
は、蒸着法やスパッタリング法を用いてバリアメタル層
（図中に記載無し）が形成される。このバリアメタル層
は、パッド電極１３とバンプ１５の密着強度を高め、パ
ッド電極１３とバンプ１５の間の金属拡散を抑制するた
めに設けられる。このバリアメタル層には、アルミニウ
ム、クロム、銅などの金属が用いられる。A barrier metal layer (not shown in the figure) is formed on the pad electrodes 13 of the semiconductor chip 11 by using an evaporation method or a sputtering method. This barrier metal layer is provided to increase the adhesion strength between the pad electrode 13 and the bump 15 and to suppress metal diffusion between the pad electrode 13 and the bump 15. A metal such as aluminum, chromium, or copper is used for the barrier metal layer.
【００２７】バンプ１５は、上述のバリアメタル層の上
にマスク蒸着法や電解メッキ法を用いて形成される。こ
のバンプ１５は、導電性材料より形成され、ここでは鉛
９５％−錫５％のはんだが用いられる。このバンプ１５
の大きさは、直径約０．１ｍｍである。The bump 15 is formed on the barrier metal layer by using a mask evaporation method or an electrolytic plating method. The bumps 15 are formed of a conductive material, and here, a solder of 95% lead-5% tin is used. This bump 15
Has a diameter of about 0.1 mm.
【００２８】半導体チップ１１上に形成したバンプ１５
を加熱溶融し、実装パッド２１上に接合することで、半
導体チップ１１のパッド電極１３と、回路基板１９の実
装パッド２１が電気的に接続される。Bump 15 formed on semiconductor chip 11
Is heated and melted and bonded onto the mounting pads 21, so that the pad electrodes 13 of the semiconductor chip 11 and the mounting pads 21 of the circuit board 19 are electrically connected.
【００２９】半導体チップ１１と回路基板１９とのあい
だの空隙には、第１の封止樹脂２５が注入されている。
第１の封止樹脂２５は、半導体チップ１１上の配線パタ
ーンの保護と、パッド電極１３とバンプ１５の接続部お
よびバンプ１５と実装パッド２１の接続部の保護を目的
とする。この第１の封止樹脂２５には、熱硬化性のエポ
キシ樹脂が用いられる。ここでは、日立化成工業株式会
社製の液状封止剤 ＨＩＲ−３０００（商品名）が用い
られる。A first sealing resin 25 is injected into a gap between the semiconductor chip 11 and the circuit board 19.
The first sealing resin 25 protects a wiring pattern on the semiconductor chip 11 and protects a connection between the pad electrode 13 and the bump 15 and a connection between the bump 15 and the mounting pad 21. As the first sealing resin 25, a thermosetting epoxy resin is used. Here, a liquid sealant HIR-3000 (trade name) manufactured by Hitachi Chemical Co., Ltd. is used.
【００３０】ここで第１の封止樹脂２５に熱硬化性のエ
ポキシ樹脂を用いた理由は、回路基板１９との密着性を
高めるためにある。The reason why the thermosetting epoxy resin is used as the first sealing resin 25 is to enhance the adhesion to the circuit board 19.
【００３１】半導体チップ１１において、第１の封止樹
脂２５より露出した部分は、その露出した部分を覆うよ
うに第２の封止樹脂２７で封止される。また第２の封止
樹脂２７は、半導体チップ１１よりはみ出した第１の封
止樹を覆うように封止する。第２の封止樹脂２７は、第
１の封止樹脂２５より露出した半導体チップ１１の保護
と、第１の封止樹脂からの吸湿を防止することを目的と
する。この第２の封止樹脂２７には、熱可塑性ポリエー
テルアミド樹脂が用いられる。ここでは、日立化成工業
株式会社製の耐熱ファインポリマ ＨＬ−１２００（商
品名）が用いられる。In the semiconductor chip 11, a portion exposed from the first sealing resin 25 is sealed with a second sealing resin 27 so as to cover the exposed portion. Further, the second sealing resin 27 seals so as to cover the first sealing tree protruding from the semiconductor chip 11. The purpose of the second sealing resin 27 is to protect the semiconductor chip 11 exposed from the first sealing resin 25 and to prevent moisture absorption from the first sealing resin. As the second sealing resin 27, a thermoplastic polyetheramide resin is used. Here, a heat-resistant fine polymer HL-1200 (trade name) manufactured by Hitachi Chemical Co., Ltd. is used.
【００３２】ここで第２の封止樹脂２７に熱可塑性ポリ
エーテルアミドを用いた理由は、第一に硬化後の樹脂が
高強度で可撓性があり、外からの応力に対する緩和性が
高いためである。第二にポリイミドに匹敵する耐湿性
（低吸湿性）があり、かつ、ポリイミドよりはるかに低
温で硬化させることができるためである。ポリイミドの
硬化温度は３００℃〜３５０℃に対し、熱可塑性ポリエ
ーテルアミドの硬化温度は１５０℃〜１８０℃である。Here, the reason why the thermoplastic polyether amide is used as the second sealing resin 27 is that firstly, the cured resin has high strength and flexibility, and has a high ease of relieving stress from outside. That's why. Second, it has moisture resistance (low moisture absorption) comparable to polyimide and can be cured at a much lower temperature than polyimide. The curing temperature of polyimide is 300 ° C to 350 ° C, whereas the curing temperature of thermoplastic polyetheramide is 150 ° C to 180 ° C.
【００３３】〔本発明の半導体装置の製造方法：図１〕
つぎに本発明における半導体装置の構造を得るための製
造方法を、図１を用いて説明する。[Method of Manufacturing Semiconductor Device of the Present Invention: FIG. 1]
Next, a manufacturing method for obtaining a structure of a semiconductor device according to the present invention will be described with reference to FIG.
【００３４】回路基板１９上の実装パッド２１にロジン
系のフラックス液をディスペンス法または印刷法で塗布
する。フラックス液を塗布する目的は、実装パッド２１
の清浄と、バンプ１５と実装パッド２１の濡れ性を良く
するためである。A rosin-based flux liquid is applied to the mounting pads 21 on the circuit board 19 by a dispense method or a printing method. The purpose of applying the flux liquid is to use the mounting pad 21
And the wettability of the bump 15 and the mounting pad 21 is improved.
【００３５】半導体チップ１１に形成したバンプ１５の
配置と、回路基板１９の実装パッド２１の配置を合わ
せ、半導体チップ１１を回路基板１９上に設置する。The arrangement of the bumps 15 formed on the semiconductor chip 11 and the arrangement of the mounting pads 21 of the circuit board 19 are matched, and the semiconductor chip 11 is placed on the circuit board 19.
【００３６】その後、リフロー炉で半導体チップ１１を
設置した回路基板１９を加熱する。このときの加熱炉の
温度設定は、バンプ１５の溶融温度以上に設定する。Thereafter, the circuit board 19 on which the semiconductor chip 11 is placed is heated in a reflow furnace. The temperature setting of the heating furnace at this time is set to be equal to or higher than the melting temperature of the bumps 15.
【００３７】加熱されることによってバンプ１５は溶融
し、実装パッド２１上に濡れ、リフロー炉から取り出さ
れて常温に戻ると、バンプ１５と実装パッド２１は完全
に接続される。When heated, the bumps 15 are melted and wet on the mounting pads 21. When the bumps 15 are removed from the reflow furnace and returned to room temperature, the bumps 15 and the mounting pads 21 are completely connected.
【００３８】つぎに実装パッド２１とバンプ１５に残っ
たフラックス液を、アルコール系の洗浄液で洗浄する。Next, the flux liquid remaining on the mounting pads 21 and the bumps 15 is cleaned with an alcohol-based cleaning liquid.
【００３９】そして、半導体チップ１１と回路基板１９
の間の空隙に第１の封止樹脂２５を注入し、第１の封止
樹脂を硬化させる。注入方法は、ディスペンス法によ
り、半導体チップ１１の周辺から注入する。Then, the semiconductor chip 11 and the circuit board 19
The first sealing resin 25 is injected into the gap between the first and second portions to cure the first sealing resin. The injection is performed from the periphery of the semiconductor chip 11 by a dispense method.
【００４０】最後に、半導体チップ１１の第１の封止樹
脂２５から露出した部分を覆うように、第２の封止樹脂
２７で封止する。第２の封止樹脂２７は、半導体チップ
１１の真上よりディスペンス法で供給され、その後硬化
させる。これで、図１に示す本発明の半導体装置が完成
する。Finally, the semiconductor chip 11 is sealed with a second sealing resin 27 so as to cover a portion exposed from the first sealing resin 25. The second sealing resin 27 is supplied from directly above the semiconductor chip 11 by a dispensing method, and is then cured. Thus, the semiconductor device of the present invention shown in FIG. 1 is completed.
【００４１】[0041]
【発明の効果】以上の説明で明らかなように、本発明に
おいては、フリップチップ実装された半導体チップが第
１の封止樹脂と第２の封止樹脂で封止されている。As is apparent from the above description, in the present invention, the flip-chip mounted semiconductor chip is sealed with the first sealing resin and the second sealing resin.
【００４２】したがって、従来の半導体装置と異なり、
外からの応力が加わっても、半導体チップに割れや欠け
が発生することなく、信頼性の高い半導体装置が得られ
る。Therefore, unlike the conventional semiconductor device,
Even if an external stress is applied, a semiconductor device with high reliability can be obtained without cracking or chipping of the semiconductor chip.
【図１】本発明の実施形態における半導体装置を示す断
面図である。FIG. 1 is a cross-sectional view illustrating a semiconductor device according to an embodiment of the present invention.
【図２】従来技術における半導体装置を示す断面図であ
る。FIG. 2 is a cross-sectional view illustrating a semiconductor device according to a conventional technique.
１１：半導体チップ １５：バンプ
１９：回路基板 ２３：封止樹脂 ２５：第１の封止樹脂 ２７：第２の封止樹脂11: Semiconductor chip 15: Bump
19: circuit board 23: sealing resin 25: first sealing resin 27: second sealing resin
Claims (2)
続を行うための導電性のバンプを有し、 回路基板には、半導体チップ上の導電性のバンプと接続
するための実装パッドを有し、 半導体チップを回路基板に接続し、その半導体チップと
回路基板との間を第１の封止樹脂で封止し、第１の封止
樹脂より露出した半導体チップを第２の封止樹脂で封止
することを特徴とする半導体装置。1. A semiconductor device comprising a circuit board and a semiconductor chip, wherein pad electrodes of the semiconductor chip have conductive bumps for making electrical connection with the circuit board, and the circuit board has conductive bumps on the semiconductor chip. A semiconductor chip connected to a circuit board, a space between the semiconductor chip and the circuit board sealed with a first sealing resin, and a first sealing resin. A semiconductor device, wherein a more exposed semiconductor chip is sealed with a second sealing resin.
シ樹脂を用い、 前記第２の封止樹脂には熱可塑性ポリエーテルアミド樹
脂を用いる請求項１に記載の半導体装置。2. The semiconductor device according to claim 1, wherein a thermosetting epoxy resin is used for the first sealing resin, and a thermoplastic polyetheramide resin is used for the second sealing resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29702999A JP2001118968A (en) | 1999-10-19 | 1999-10-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29702999A JP2001118968A (en) | 1999-10-19 | 1999-10-19 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001118968A true JP2001118968A (en) | 2001-04-27 |
Family
ID=17841311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29702999A Pending JP2001118968A (en) | 1999-10-19 | 1999-10-19 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001118968A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002097877A1 (en) * | 2001-05-28 | 2002-12-05 | Infineon Technologies Ag | A method of packaging a semiconductor chip |
| US8207618B2 (en) | 2009-01-29 | 2012-06-26 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| JP2013070101A (en) * | 2013-01-10 | 2013-04-18 | Renesas Electronics Corp | Semiconductor device |
| JP2013197564A (en) * | 2012-03-23 | 2013-09-30 | Murata Mfg Co Ltd | Composite module and manufacturing method of the same |
| JP2015018860A (en) * | 2013-07-09 | 2015-01-29 | 株式会社デンソー | Semiconductor package manufacturing method |
| CN109494162A (en) * | 2017-09-11 | 2019-03-19 | 日月光半导体制造股份有限公司 | Multimode part fan-out package and technique |
-
1999
- 1999-10-19 JP JP29702999A patent/JP2001118968A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002097877A1 (en) * | 2001-05-28 | 2002-12-05 | Infineon Technologies Ag | A method of packaging a semiconductor chip |
| US8207618B2 (en) | 2009-01-29 | 2012-06-26 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| JP2013197564A (en) * | 2012-03-23 | 2013-09-30 | Murata Mfg Co Ltd | Composite module and manufacturing method of the same |
| JP2013070101A (en) * | 2013-01-10 | 2013-04-18 | Renesas Electronics Corp | Semiconductor device |
| JP2015018860A (en) * | 2013-07-09 | 2015-01-29 | 株式会社デンソー | Semiconductor package manufacturing method |
| CN109494162A (en) * | 2017-09-11 | 2019-03-19 | 日月光半导体制造股份有限公司 | Multimode part fan-out package and technique |
| US11152274B2 (en) | 2017-09-11 | 2021-10-19 | Advanced Semiconductor Engineering, Inc. | Multi-moldings fan-out package and process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100203030B1 (en) | Semiconductor device and method for manufacturing the same, and flexible film for mounting semiconductor chip | |
| US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| US8324740B2 (en) | Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device | |
| JPH08236654A (en) | Chip carrier and manufacture thereof | |
| WO1999036957A1 (en) | Semiconductor package | |
| US6717252B2 (en) | Semiconductor device | |
| JPH1064955A (en) | Structure for mounting semiconductor chip | |
| KR20000011717A (en) | A method of making semiconductor device | |
| JP2003188210A (en) | Semiconductor device | |
| JP3593833B2 (en) | Semiconductor device | |
| JPH10135404A (en) | Semiconductor chip module and its manufacture | |
| JP2003007921A (en) | Circuit device and manufacturing method therefor | |
| JP2003007918A (en) | Method of manufacturing circuit device | |
| JP2000277649A (en) | Semiconductor and manufacture of the same | |
| JP2001118968A (en) | Semiconductor device | |
| US6808959B2 (en) | Semiconductor device having reinforced coupling between solder balls and substrate | |
| JP2000174050A (en) | Semiconductor chip and manufacture thereof | |
| JP3116926B2 (en) | Package structure and semiconductor device, package manufacturing method, and semiconductor device manufacturing method | |
| KR20090122514A (en) | Flip chip package and method of manufacturing the same | |
| JP3666576B2 (en) | Multilayer module and manufacturing method thereof | |
| JPH10303327A (en) | Contact point conversion structure of semiconductor chip, and method for manufacturing semiconductor chip comprising contact point conversion structure | |
| JP7196936B2 (en) | Method for manufacturing wiring board for semiconductor device, and wiring board for semiconductor device | |
| JP3795628B2 (en) | Manufacturing method of wiring board mounting semiconductor chip | |
| JP2002064162A (en) | Semiconductor chip | |
| JP3570999B2 (en) | Mounting structure of electronic components with bumps |