JP2006120858A - Double-sided wiring tape carrier for semiconductor device, and its manufacturing method - Google Patents
Double-sided wiring tape carrier for semiconductor device, and its manufacturing method Download PDFInfo
- Publication number
- JP2006120858A JP2006120858A JP2004307094A JP2004307094A JP2006120858A JP 2006120858 A JP2006120858 A JP 2006120858A JP 2004307094 A JP2004307094 A JP 2004307094A JP 2004307094 A JP2004307094 A JP 2004307094A JP 2006120858 A JP2006120858 A JP 2006120858A
- Authority
- JP
- Japan
- Prior art keywords
- blind via
- via hole
- tape carrier
- double
- sided wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、半導体装置に用いるテープキャリアに係り、特に両面に配線層を施した半導体装置用両面配線テープキャリアおよびその製造方法に関するものである。 The present invention relates to a tape carrier used in a semiconductor device, and more particularly to a double-sided wiring tape carrier for a semiconductor device in which wiring layers are provided on both sides and a method for manufacturing the same.
一般的な半導体装置用両面配線テープキャリアの製造手順について、図４、図５で説明する。 A general procedure for manufacturing a double-sided wiring tape carrier for a semiconductor device will be described with reference to FIGS.
両面配線テープキャリア用の材料としては、ポリイミドフィルムに代表される絶縁性フィルム１の両面に銅箔２を貼り合わせた材料３（図４（ａ））を用いるのが一般的である。両面配線テープキャリアでは、両面の銅箔層２を電気的に導通させる必要があるが、その導通にはブラインドビアホール（ＢＶＨ）と呼ばれる開口穴５を介して導通化させることが一般的である。ブラインドビアホール５の径は一般的なものでφ３０〜８０μｍ程度である。
As a material for a double-sided wiring tape carrier, a material 3 (FIG. 4A) in which a
両面に銅箔を貼り合わせた材料は、パーフォレーション穴形成のためのプレス後、フォトエッチング法によりブラインドビアホール（ＢＶＨ）を形成する部位の銅箔がエッチングされる（図４（ｂ））。ポリイミドが露出した部位４にレーザーを照射するか、湿式処理によりエッチングするなどしてポリイミドフィルムを開口させる（図４（ｃ））。レーザー加工の場合、ポリイミドの開口部にはスミアと呼ばれるレーザーの焼き焦げ残さが残るため、デスミア処理によりスミアの除去を行なう。こうしてブラインドビアホール５が形成される。
In the material in which the copper foil is bonded to both surfaces, the copper foil at the portion where the blind via hole (BVH) is formed is etched by a photoetching method after pressing for forming a perforation hole (FIG. 4B). The polyimide film is opened by irradiating the
次に、ブラインドビアホール５の壁面を導通化させ、両層の銅箔を電気的に導通化させる必要があるため、スズ−パラジウム金属薄膜などの導電性薄膜層６の形成処理を行なう（図４（ｄ））。次にこの導電性薄膜層６上に電気めっき法により銅めっき（ビアフィリング銅めっき層７）を厚付けする（図４（ｅ））。
Next, since it is necessary to make the wall surface of the blind via
前述の工程を経て両層の銅箔が電気的に導通化された材料は、フォトエッチング法により配線パターン（回路）８が両銅箔層に形成される（図５（ｆ））。最後に、片面に感光性ソルダーレジスト等の絶縁層９を形成したのち（図５（ｇ））、他方の片面に金／ニッケルめっきやスズめっき等の表面処理層１０を施して完成となる（図５（ｈ））。
A wiring pattern (circuit) 8 is formed on both copper foil layers by a photo-etching method from the material in which the copper foils of both layers are electrically connected through the above-described steps (FIG. 5 (f)). Finally, after an
なお、最近の高密度実装化の流れにより、テープキャリアにおいても前記配線パターン（回路）８における銅めっき方法として、ブラインドビアホールを充填するビアフィリング銅めっき法が多く利用されるようになってきた。 With the recent trend of high-density mounting, a via filling copper plating method for filling blind via holes has been widely used as a copper plating method for the wiring pattern (circuit) 8 in tape carriers.
ビアフィリング銅めっきのメカニズム概略を図６に示す。ビアフィリング銅めっき法は、銅めっき液中に含有する添加剤の作用により発現するめっき形成法である。具体的には、レベラー１１と称する析出抑制剤が表層部付近１２に多く吸着し、その作用により表層のめっき析出を抑制する。また、ブライトナー１３と称する析出促進剤はブラインドビアホール底部付近１４に多く吸着し、その作用によりブラインドビアホール底部からのめっき析出を促進させる。これらの相互作用によりめっき充填が進行する。したがって、ビアフィリング銅めっきにおいては、レベラーとブライトナーの２種の添加剤の相互作用が非常に重要となる。 An outline of the mechanism of via filling copper plating is shown in FIG. The via filling copper plating method is a plating method that is manifested by the action of an additive contained in a copper plating solution. Specifically, a large amount of precipitation inhibitor called leveler 11 is adsorbed in the vicinity of the surface layer portion 12 and suppresses plating deposition on the surface layer by its action. Further, a deposition accelerator called brightener 13 is adsorbed largely in the vicinity of the bottom 14 of the blind via hole, and promotes plating deposition from the bottom of the blind via hole. Plating filling proceeds by these interactions. Therefore, in via filling copper plating, the interaction between two kinds of additives, leveler and brightener, is very important.
一方で、これらの添加剤は分解が激しいため液状態が変動しやすい。これによりめっき液の状態によって充填性が変動しやすいめっき法であるといえる。 On the other hand, since these additives are severely decomposed, the liquid state tends to fluctuate. This can be said to be a plating method in which the filling property is likely to vary depending on the state of the plating solution.
好適なビアフィリング銅めっきの充填性は、少なくとも絶縁性フィルムの厚さ以上にめっき充填されることが重要である。 It is important that the fillability of a suitable via filling copper plating is plated and filled at least as thick as the insulating film.
なお、ブラインドビアホールを第一のめっきにより導電化した後に、第二のめっきで埋めるビアフィリングの技術自体に関しては、従来より種々の提案がなされている（例えば、特許文献１、２参照）
しかしながら、前述のように、ビアフィリング銅めっき法においては銅めっき液の状態（組成、例えばレベラー、ブライトナー、ポリマーの３種の添加剤の濃度）により充填性が変動する。このため添加剤濃度の分析を頻繁に行ない、銅めっき液組成を一定に保つことが必要であり、そのような対応が広く採られている。 However, as described above, in the via filling copper plating method, the fillability varies depending on the state of the copper plating solution (composition, for example, the concentration of three kinds of additives, leveler, brightener, and polymer). For this reason, it is necessary to frequently analyze the additive concentration to keep the copper plating solution composition constant, and such measures are widely adopted.
また、めっき液の劣化度もフィリング性の変動因子である。銅めっき液中の添加剤はめっき電解とともに分解し、その一部は老廃物としてめっき液中に蓄積していくと考えられている。この老廃物はフィリング性に悪影響を及ぼすことが多く、一般に電解量を増加するほど充填性は悪くなる方向にある。 Further, the degree of deterioration of the plating solution is also a variation factor of the filling property. It is considered that the additive in the copper plating solution is decomposed together with the plating electrolysis, and a part thereof is accumulated in the plating solution as a waste product. This waste product often has an adverse effect on the filling property, and generally the filling property tends to deteriorate as the amount of electrolysis increases.
そこで、本発明の目的は、上記課題を解決し、ビアフィリング銅めっき液の状態（組成、劣化度）変動にともなう、ブラインドビアホール（ＢＶＨ）の銅めっき充填性の変動をいち早く検知し、製品品質（銅めっき充填性）の安定化を図るとともに、銅めっき液の早急な補正を行なうことが可能な半導体装置用両面配線テープキャリアおよびその製造方法を提供することにある。 Therefore, the object of the present invention is to solve the above-mentioned problems and to quickly detect the change in blind plating (BVH) copper plating fillability due to the change in the state (composition, deterioration degree) of the via filling copper plating solution. An object of the present invention is to provide a double-sided wiring tape carrier for a semiconductor device and a method for manufacturing the same that can stabilize (copper plating fillability) and can quickly correct a copper plating solution.
上記目的を達成するため、本発明は、次のように構成したものである。 In order to achieve the above object, the present invention is configured as follows.
請求項１の発明に係る半導体装置用両面配線テープキャリアは、両面に銅箔層を有する絶縁性フィルムの片面より銅箔層及び絶縁性フィルム部を貫いて他面側の銅箔層に達するブラインドビアホールを作製し、このブラインドビアホールに導通化処理層を形成すると共にその導通化処理層上に銅めっき層を形成してブラインドビアホールを充填し、これにより両面の銅箔層を電気的に導通化した半導体装置用両面配線テープキャリアにおいて、前記ブラインドビアホールは、製品パターンにおける両銅箔層を電気的に導通させるための第１のブラインドビアホールと、テープキャリアが連続的に製造される際の前記銅めっき層による充填率の変動を把握するための、前記第１のブラインドビアホールの直径よりも大きい直径を有する第２のブラインドビアホールとからなることを特徴とする。
The double-sided wiring tape carrier for a semiconductor device according to the invention of
請求項２の発明は、請求項１記載の半導体装置用両面配線テープキャリアにおいて、前記第１のブラインドビアホールが、３０〜８０μｍ未満の範囲内の大きさの直径を有することを特徴とする。 According to a second aspect of the present invention, in the double-sided wiring tape carrier for a semiconductor device according to the first aspect, the first blind via hole has a diameter in a range of less than 30 to 80 μm.
請求項３の発明は、請求項１又は２記載の半導体装置用両面配線テープキャリアにおいて、前記第２のブラインドビアホールが、８０μｍ〜１５０μｍの範囲内の直径を有することを特徴とする。 According to a third aspect of the present invention, in the double-sided wiring tape carrier for a semiconductor device according to the first or second aspect, the second blind via hole has a diameter in a range of 80 μm to 150 μm.
請求項４の発明は、請求項１〜３のいずれかに記載の半導体装置用両面配線テープキャリアにおいて、前記ブラインドビアホールに形成される導通化処理層が、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた１つの導電性皮膜から成ることを特徴とする。
The invention according to
請求項５の発明に係る半導体装置用両面配線テープキャリアの製造方法は、両面に銅箔層を有する絶縁性フィルムの片面より銅箔層及び絶縁性フィルム部を貫いて他面側の銅箔層に達するブラインドビアホールを作製し、このブラインドビアホールに導通化処理層を形成した後、その導通化処理層上に銅めっき層を形成してブラインドビアホールを充填し、これにより両面の銅箔層を電気的に導通化した構造を得る半導体装置用両面配線テープキャリアの製造方法において、前記ブラインドビアホールとして、製品パターンにおける両銅箔層を電気的に導通させるための第１のブラインドビアホールと、前記第１のブラインドビアホールの直径よりも大きい直径を有する第２のブラインドビアホールを設け、この第２のブラインドビアホールにおいて、テープキャリアが連続的に製造される際の第１のブラインドビアホールでの前記銅めっき層による充填率の変動を把握し、めっき液を補正することを特徴とする。
The method for manufacturing a double-sided wiring tape carrier for a semiconductor device according to the invention of
請求項６の発明は、請求項５記載の半導体装置用両面配線テープキャリアの製造方法において、前記第２のブラインドビアホールの直径を、８０μｍ〜１５０μｍの範囲内にすることを特徴とする。 According to a sixth aspect of the present invention, in the method for manufacturing a double-sided wiring tape carrier for a semiconductor device according to the fifth aspect, the diameter of the second blind via hole is in the range of 80 μm to 150 μm.
請求項７の発明は、請求項５又は６記載の半導体装置用両面配線テープキャリアの製造方法において、前記ブラインドビアホール部の銅めっき層の形成方法として、銅めっきを絶縁性フィルム層の厚さ分以上に充填させた、いわゆるビアフィリング銅めっき法を用いることを特徴とする。 A seventh aspect of the present invention is the method of manufacturing a double-sided wiring tape carrier for a semiconductor device according to the fifth or sixth aspect, wherein the copper plating is formed by the thickness of the insulating film layer as a method of forming the copper plating layer of the blind via hole portion. A so-called via filling copper plating method filled as described above is used.
請求項８の発明は、請求項５〜７のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記導通化処理層を、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた１つの導電性皮膜により形成することを特徴とする。
Invention of
請求項９の発明は、請求項５〜８のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記テープキャリアの両面の銅層をフォトエッチング法により配線パターンに形成し、該配線パターンにニッケル、金、銀、スズめっきなどの表面処理皮膜を施し、この配線パターン上に、熱硬化性または感光性のソルダーレジストまたはカバーレイ等の絶縁層を形成することを特徴とする。
The invention of
請求項１０の発明は、請求項５〜９のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記ブラインドビアホールの作製方法が、前記絶縁性フィルムの片面においてフォトエッチング法により所望の形に銅箔を溶解除去し、銅箔を溶解除去した部分に露出した絶縁性フィルム部をＣＯ2等のガスレーザー照射法または湿式エッチング法等により除去してブラインドビアホールを作製する方法によるか、又は、ＹＡＧ等の固体レーザー照射法により銅箔と絶縁性フィルム部を一括で開口させる方法によることを特徴とする。 A tenth aspect of the present invention is the method for manufacturing a double-sided wiring tape carrier for a semiconductor device according to any one of the fifth to ninth aspects, wherein the method for forming the blind via hole is desired by a photoetching method on one side of the insulating film. In this method, the copper foil is dissolved and removed, and the insulating film portion exposed to the portion where the copper foil is dissolved and removed is removed by a gas laser irradiation method such as CO 2 or a wet etching method to produce a blind via hole. Alternatively, it is characterized by a method of opening the copper foil and the insulating film portion at once by a solid laser irradiation method such as YAG.
＜発明の要点＞
本発明は、上記課題を解決するための手段として、より充填性が変動しやすい径の大きいブラインドビアホールを、製品パターンの一部にダミーとして設け、これをモニタリングすることで、テープキャリアが連続的に製造される際の充填率の変動を間接的に早期に把握できるようにする方法を提案する。具体的なダミーのブラインドビアホールの径は、直径φ８０μｍ〜１５０μｍが良い。
<Key points of the invention>
As a means for solving the above-mentioned problems, the present invention provides a blind via hole having a large diameter, which is more likely to fluctuate in fillability, as a dummy in a part of a product pattern, and monitoring this allows continuous tape carrier. We propose a method to indirectly grasp the fluctuation of the filling rate when it is manufactured in an early stage. A concrete dummy blind via hole preferably has a diameter of φ80 μm to 150 μm.
本発明者等は、ブラインドビアホールの径と充填性の関係を調査した。ここでは、めっき液状態が異なるめっき液として、液の劣化度（具体的には、積算電流値［単位Ａｈ／Ｌ］）がゼロ、小、中のめっき液Ａ〜Ｃを用意し、これらのめっき液（Ａ〜Ｃ）における、ブラインドビアホールの径の大きさと、充填率の関係を調べた。結果を、表１に示す。 The present inventors investigated the relationship between the diameter of the blind via hole and the filling property. Here, as the plating solutions having different plating solution states, plating solutions A to C having a degree of deterioration of the solution (specifically, an integrated current value [unit Ah / L]) of zero, small, and medium are prepared. In the plating solutions (A to C), the relationship between the size of the blind via hole diameter and the filling rate was examined. The results are shown in Table 1.
ここでは劣化指標を［Ａｈ／Ｌ］としているが、例えば
・めっき時の電流１００［Ａ］・・・（１）
・搬送速度２０［ｍ／ｈ］ ・・・（２）
・搬送長１０００［ｍ］ ・・・（３）
・めっき液量１０００［Ｌ］ ・・・（４）
とすれば、
上記（２）（３）より、めっき時間は５０［ｈ］ ・・・（５）
∴（１）（５）（４）より、５［Ａｈ／Ｌ］。
Here, the degradation index is [Ah / L]. For example: Current at plating 100 [A] (1)
・ Conveying speed 20 [m / h] (2)
・ Transfer length 1000 [m] (3)
・ Plating solution volume 1000 [L] (4)
given that,
From the above (2) and (3), the plating time is 50 [h] (5)
From ∴ (1) (5) (4), 5 [Ah / L].
すなわちこの条件時には、１０００［ｍ］流動で５［Ａｈ／Ｌ］相当の液劣化度ということになる。 That is, under this condition, the liquid deterioration degree is equivalent to 5 [Ah / L] with a flow of 1000 [m].
なお、「充填率」の定義としては、図３に示すように、ブラインドビアホール内の銅めっき厚さ１５Ａを、総厚（片側の銅箔厚さ＋絶縁性フィルム層の厚さ）１５Ｂで除し、百分率表示した数値で表すことが一般的であり、本明細書でもこれを用いている。 As shown in FIG. 3, the “filling ratio” is defined by dividing the copper plating thickness 15A in the blind via hole by the total thickness (copper foil thickness on one side + insulating film layer thickness) 15B. However, it is generally expressed as a numerical value expressed as a percentage, and this is also used in this specification.
表１の結果から分かるように、銅めっき液の状態により充填性が異なる。すなわち、同じ直径のブラインドビアホールであっても、銅めっき液の劣化度がＡ、Ｂ、Ｃの順に進むにつれ、充填率（％）が悪くなる。例えば、ブラインドビアホール径が６０μｍの場合、銅めっき液の劣化がＡ、Ｂ、Ｃと進むにつれ、充填率が９０％、８８％、８５％と順に低下する。 As can be seen from the results in Table 1, the fillability varies depending on the state of the copper plating solution. That is, even with blind via holes having the same diameter, the filling rate (%) becomes worse as the degree of deterioration of the copper plating solution proceeds in the order of A, B, and C. For example, when the blind via hole diameter is 60 μm, the filling rate decreases in order of 90%, 88%, and 85% as the deterioration of the copper plating solution progresses to A, B, and C.
また、ブラインドビアホール（ＢＶＨ）の径がφ３０〜１５０μｍの領域では、ＢＶＨの径が大きくなるほど、充填率はめっき液の状態に左右されるといえる。特に径が直径φ８０μｍ〜１５０μｍの範囲では大きな差が現れた。 Further, in the region where the diameter of the blind via hole (BVH) is φ30 to 150 μm, it can be said that the filling rate depends on the state of the plating solution as the BVH diameter increases. In particular, a large difference appeared in the diameter range of 80 μm to 150 μm.
詳述するに、例えば、ブラインドビアホール径が６０μｍの場合、銅めっき液の劣化がＡ、Ｂ、Ｃと進むにつれ、充填率が９０％、８８％、８５％と順に低下し、めっき液ＡＢ間で２％、めっき液ＢＣ間で３％悪くなる。これに対し、ブラインドビアホール径がより大きな８０μｍとなった場合、銅めっき液の劣化がＡ、Ｂ、Ｃと進むにつれ、充填率が８８％、８５％、８０％と順に低下し、めっき液ＡＢ間で３％、めっき液ＢＣ間で５％と、より大きな差を持って悪くなる。以下同様にして、ブラインドビアホールの径が大きくなるほど、めっき液ＡＢ間、めっき液ＢＣ間での充填率の差が大きくなり、φ１２０μｍでそれらの差が最大となり、φ１５０μｍでは充填率の差がやや減少するものの、φ８０μｍまでの径よりは大きな差が現れた。 In detail, for example, when the blind via hole diameter is 60 μm, as the deterioration of the copper plating solution progresses to A, B, and C, the filling rate decreases in order of 90%, 88%, and 85%. Is 2%, and the plating solution BC is 3% worse. On the other hand, when the blind via hole diameter becomes 80 μm which is larger, as the deterioration of the copper plating solution progresses to A, B and C, the filling rate decreases in order of 88%, 85% and 80%. 3% between them and 5% between the plating solutions BC. Similarly, as the diameter of the blind via hole increases, the difference in filling rate between the plating solutions AB and BC increases, and the difference between them becomes maximum at φ120 μm, and the difference in filling rate slightly decreases at φ150 μm. However, a larger difference than the diameter up to 80 μm appeared.
なお、直径がφ１８０μｍのブラインドビアホールにおいては充填性が悪く、めっき液の状態によらず、いずれの場合もビアフィリングの傾向が認められなかった。このことからφ１８０μｍ以上の大径のブラインドビアホールではビアフィリング銅めっきは困難であると推定する。 In the blind via hole having a diameter of φ180 μm, the filling property was poor and no tendency to via filling was observed in any case regardless of the state of the plating solution. From this, it is presumed that via filling copper plating is difficult for a blind via hole having a large diameter of φ180 μm or more.
本現像を利用し、製品の一部としてのブラインドビアホールの直径が一般的なφ３０〜８０μｍ未満程度の範囲内である場合、それとは別にφ８０μｍ〜１５０μｍ程度の大きな直径のブラインドビアホールをダミーパターンとして設けておくことで、このダミーのブラインドビアホールに充填性が大きな差となって現れることが予想され、本来のブラインドビアホールにおける銅めっき液状態の微妙な変動をいち早く検知できるものと予想される。 When the diameter of the blind via hole as a part of the product is within the general range of about 30 to less than 80 μm using this development, a blind via hole with a large diameter of about 80 to 150 μm is provided as a dummy pattern. Therefore, it is expected that the filling property will appear as a large difference in the dummy blind via hole, and it is expected that the subtle variation in the state of the copper plating solution in the original blind via hole can be detected quickly.
上記したように、本発明で提案した両面配線テープキャリアにおける大径のダミーのブラインドビアホールにて銅めっきの充填率を連続的にモニターしていくことで、本来のブラインドビアホールに作用しているめっき液の状態変動を早期に把握することができる。理想としては、製品の一部としてのブラインドビアホールの径は製品種毎に変わることは有り得るが、ダミーのブラインドビアホールに関しては全品種共通とし、例えば上記表１における最も劣化度差（めっき液Ａ〜Ｃ間の充填率差）の大きいφ１２０μｍ径で固定としておけば、めっき液の絶対的な変動具合を客観的に掴むことができると考える。 As described above, by continuously monitoring the filling rate of the copper plating with the large-diameter dummy blind via hole in the double-sided wiring tape carrier proposed in the present invention, the plating acting on the original blind via hole It is possible to grasp liquid state fluctuations at an early stage. Ideally, the diameter of the blind via hole as a part of the product may vary from product type to product type, but the dummy blind via hole is common to all types, and for example, the most different deterioration degree (plating solutions A to If the diameter is fixed at a diameter of 120 μm, which has a large difference in filling rate between C), the absolute variation of the plating solution can be objectively grasped.
本発明による両面配線テープキャリア及びその製造方法によれば、下記のような優れた効果が得られる。 According to the double-sided wiring tape carrier and the manufacturing method thereof according to the present invention, the following excellent effects can be obtained.
（１）本発明においては、製品パターンにおける両銅箔層を電気的に導通させるための第１のブラインドビアホールの他に、これよりも大きい直径を有する第２のブラインドビアホールを設けている。この第２のブラインドビアホールにおいては、第１のブラインドビアホールにおけるよりも早期に充填率の変動が現れ、銅めっき液の状態変動を早期に検知できることから、めっき液の補正対応を、従来より早期に行うことができる。 (1) In the present invention, in addition to the first blind via hole for electrically connecting the copper foil layers in the product pattern, a second blind via hole having a larger diameter is provided. In this second blind via hole, the change in the filling rate appears earlier than in the first blind via hole, and the state change of the copper plating solution can be detected earlier, so the correction of the plating solution can be corrected earlier than before. It can be carried out.
（２）銅めっき液状態を簡便に評価できることにより、銅めっき液の品質（充填性）の安定化を図れる。 (2) Since the copper plating solution state can be simply evaluated, the quality (fillability) of the copper plating solution can be stabilized.
（３）長期にわたりモニタリングしていくことにより、データが蓄積され、適正な液補正方法や頻度にフィードバックすることが可能となる。 (3) By monitoring over a long period of time, data can be accumulated and fed back to an appropriate liquid correction method and frequency.
（４）銅めっき液の組成管理が容易になり、分析頻度を削減することができる。 (4) The composition management of the copper plating solution is facilitated, and the analysis frequency can be reduced.
以下、本発明の好ましい実施の形態について説明する。 Hereinafter, preferred embodiments of the present invention will be described.
まず両面に銅箔層を有する絶縁性フィルムをベース材料とし、前記ベース材料の片面においてフォトエッチング法により所望の形に銅箔を溶解除去し、銅箔を溶解除去した部分に露出した絶縁フィルム部をＣＯ2等のガスレーザー照射法または湿式エッチング法等により除去してブラインドビアホールを作製する。 First, an insulating film having a copper foil layer on both sides is used as a base material, and on one side of the base material, the copper foil is dissolved and removed in a desired shape by a photoetching method, and the insulating film portion exposed at the portion where the copper foil is dissolved and removed Are removed by a gas laser irradiation method such as CO 2 or a wet etching method to form a blind via hole.
次いで、前記ブラインドビアホールを介して両面の銅箔層を電気的に導通させるための導通化処理層を形成し、前記導通化処理層上に無電解めっき法または電気めっき法またはその両方によって銅めっき層を形成することにより、絶縁性フィルムの両面に銅層を有し、且つ前記ブラインドビアホールを介して両面が電気的に導通化した状態のテープキャリアを作製する。 Next, a conductive layer for electrically connecting the copper foil layers on both sides is formed through the blind via hole, and copper plating is performed on the conductive layer by an electroless plating method, an electroplating method, or both. By forming the layer, a tape carrier having a copper layer on both sides of the insulating film and electrically conducting on both sides through the blind via hole is produced.
次いで、前記テープキャリアの両面の銅層がフォトエッチング法により配線パターン（回路）に形成され、前記配線パターンにニッケル、金、銀、スズめっきなどの表面処理皮膜を施して、所望の半導体装置用両面配線テープキャリアとする。 Next, a copper layer on both sides of the tape carrier is formed into a wiring pattern (circuit) by a photo-etching method, and a surface treatment film such as nickel, gold, silver, tin plating is applied to the wiring pattern for a desired semiconductor device. A double-sided wiring tape carrier is used.
上記において、本発明の特徴に従い、ブラインドビアホールの種類としては、前記ブラインドビアホールの開口直径が、個々の製品パターンにおける両銅箔層の導通化の役割を担うべく３０〜８０μｍ未満の範囲内において１つの値に設定された標準的な径の第１のブラインドビアホールと、前記設定された標準的な径よりも大きい直径の第２ブラインドビアホール（ダミーのブラインドビアホール）の二種類とする。 In the above, in accordance with the characteristics of the present invention, the type of blind via hole is 1 in the range where the opening diameter of the blind via hole is less than 30 to 80 μm so as to play a role of conducting both copper foil layers in each product pattern. The first blind via hole having a standard diameter set to one value and the second blind via hole having a diameter larger than the set standard diameter (dummy blind via hole) are used.
ダミーのブラインドビアホールを設ける位置は、製品有効エリアの中（ユーザが使用する製品パターン内）でも、エリア外であっても構わない。差し支えなければ有効エリア内に配置しても良いし、有効エリア内にあると困る場合またはあくまで充填性のモニター用と割り切るのであれば、有効エリアの外（勿論ＴＡＢテープ内のどこか）に配置しても良い。 The position where the dummy blind via hole is provided may be in the product effective area (in the product pattern used by the user) or outside the area. If it does not matter, it can be placed in the effective area, or if it is in the effective area or if it can only be divided into a monitor for filling, it is placed outside the effective area (of course somewhere on the TAB tape). You may do it.
上記の半導体装置用両面配線テープキャリアにおいて、前記ブラインドビアホールの作製方法は、ＹＡＧ等の固体レーザー照射法により銅箔と絶縁フィルム部を一括で開口させる方法であってもよい。 In the above-described double-sided wiring tape carrier for a semiconductor device, the method for forming the blind via hole may be a method of opening the copper foil and the insulating film portion at once by a solid laser irradiation method such as YAG.
ダミーパターンとしてのブラインドビアホールの径は、既に表１において検討したように、８０μｍ〜１５０μｍの範囲内とする。 The diameter of the blind via hole as the dummy pattern is set in the range of 80 μm to 150 μm as already examined in Table 1.
上記ブラインドビアホール部における銅めっき処理方法は、銅めっきを絶縁フィルム層の厚さ分以上に充填させた、いわゆるビアフィリング銅めっき法とする。 The copper plating treatment method in the blind via hole portion is a so-called via filling copper plating method in which copper plating is filled more than the thickness of the insulating film layer.
また上記導通化の処理は、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた１つの導電性皮膜を形成することで行う。そして、上記フォトエッチング法による配線パターン（回路）の形成よりも後に、熱硬化性または感光性のソルダーレジストまたはカバーレイ等の絶縁層を形成する。 The conductive treatment is performed by forming one conductive film selected from conductive polymers such as tin-palladium or a compound thereof, nickel or a compound thereof, graphite, conductive carbon, and polypyrrole. Then, after the formation of the wiring pattern (circuit) by the photoetching method, an insulating layer such as a thermosetting or photosensitive solder resist or coverlay is formed.
ビアフィリングのめっき装置の構造は通常の銅めっき装置と同じでよい。めっき液の組成（特に添加剤）が違うのみである。したがって、処理プロセスとしては、従来と同様、脱脂→酸洗い→銅めっき、となる。めっき装置が同じでも添加剤組成が違うだけで、ビアホールが埋まってしまう添加剤を選ぶことが重要である。このビアフィリング用添加剤としては、レベラー（ＪＧＢ）、ブライトナー（ＳＰＳ）、ポリマー（ＰＥＧ）を使用する。言い換えればこれら３種の添加剤を使用することでビアフィリング銅めっきができる。 The structure of the via filling plating apparatus may be the same as that of a normal copper plating apparatus. Only the composition of the plating solution (especially additives) is different. Therefore, the treatment process is degreasing → pickling → copper plating as in the conventional case. Even if the plating equipment is the same, it is important to select an additive that fills the via hole only with a different additive composition. As the additive for via filling, leveler (JGB), brightener (SPS), and polymer (PEG) are used. In other words, via filling copper plating can be performed by using these three kinds of additives.
充填状態の確認（モニタリング）は、ＴＡＢテープの場合、インラインでもオフラインでもどちらでも良いが、連続的に常時監視するのであれば、インラインを採用する。 The confirmation (monitoring) of the filling state may be either inline or offline in the case of a TAB tape, but inline is adopted if continuous monitoring is continuously performed.
定期的に（例えば製品毎にロット先頭のみで確認する）と言う形であれば、採取サンプルにおけるブラインドビアホールの充填率をオフラインで確認すれば良い。方法は図３で説明した通り、ブラインドビアホール底部の銅めっき厚さ１５Ａと総厚さ（片側の銅層＋絶縁性フィルム厚さ）１５Ｂの測長を行うことによる。 If it is in the form of regular (for example, confirming only at the top of each lot for each product), the filling rate of blind via holes in the collected sample may be confirmed off-line. As described with reference to FIG. 3, the method is based on measuring the copper plating thickness 15A and the total thickness (one side copper layer + insulating film thickness) 15B at the bottom of the blind via hole.
簡便な方法としては、オフラインで検査する。このときの具体例として、総厚さ（片側の銅層＋絶縁性フィルム厚さ）１５Ｂは、ダイヤルゲージ（マイクロメータ）を使用して、めっき前後の材料の厚さの差から算出する。一方、ブラインドビアホール底部の銅めっき厚さ１５Ａは、焦点顕微鏡を使用して穴の窪みの深さを測り、総厚さ１５Ｂの値と比較することで算出する。 As a simple method, inspect offline. As a specific example, the total thickness (copper layer on one side + insulating film thickness) 15B is calculated from the difference in material thickness before and after plating using a dial gauge (micrometer). On the other hand, the copper plating thickness 15A at the bottom of the blind via hole is calculated by measuring the depth of the hole depression using a focus microscope and comparing it with the value of the total thickness 15B.
インラインの場合でも、レーザー変位計や渦電流膜厚計等、非破壊で測定する方法を用いて、連続的にモニターすることができる。 Even in the case of in-line, it is possible to monitor continuously using a non-destructive measurement method such as a laser displacement meter or an eddy current film thickness meter.
本発明の両面配線テープキャリアの製造方法の一例を図１、図２に示す。 An example of the method for manufacturing the double-sided wiring tape carrier of the present invention is shown in FIGS.
２５μｍ厚のポリイミド樹脂製の絶縁性フィルム２１の両面に１２μｍ厚の銅箔層２２を有して成る２層メタルテープをベース材料（両面配線テープ材用ベース基材）２３として用いた（図１（ａ））。次いで金型プレスにより製品搬送用のパーフォレーション穴を形成した。次に、フォトエッチング法によりブラインドビアホール（ＢＶＨ）を形成する部位の銅箔をエッチングした（図１（ｂ））。ポリイミドが露出した部位２４にＣＯ2レーザーを照射する等して、ポリイミドフィルム２１を開口させた（図１（ｃ））。レーザー加工の場合、ポリイミドの開口部にはスミアと呼ばれるレーザーの焼き焦げ残さが残るため、デスミア処理によりスミアの除去を行なう。こうして二種類のブラインドビアホール２５Ａ、２５Ｂが形成される。
A two-layer metal tape having a 12 μm thick
ここで形成される二種類のブラインドビアホールの径は、製品用の本来のブラインドビアホール（第１のブラインドビアホール）２５Ａでは直径φ５０μｍとした。またダミーのブラインドビアホール（第２のブラインドビアホール）２５Ｂでは、その直径をφ１２０μｍとし、製品１ピースあたり１個の割合で配置する構造とした。 The two types of blind via holes formed here have a diameter of 50 μm in the original blind via hole (first blind via hole) 25A for products. The dummy blind via hole (second blind via hole) 25B has a diameter of 120 μm and is arranged at a rate of one piece per product.
その後の工程は、ブラインドビアホールが二種類（２５Ａ、２５Ｂ）となっている点を除き、基本的に従来例の場合（図４〜図５）のステップ（ｄ）〜（ｈ）と同じである。 Subsequent processes are basically the same as steps (d) to (h) in the case of the conventional example (FIGS. 4 to 5) except that there are two types of blind via holes (25A and 25B). .
ＤＰＳ処理によりスズ−パラジウム金属薄膜などの導電性薄膜層２６を形成した後（図１（ｄ））、電気銅めっき法により、前記ブラインドビアホール２５Ａ、２５Ｂ内の銅めっき充填と、表層への銅めっき処理を同時に行ない、銅めっき層２７を形成した（図１（ｅ））。この銅めっき層２７は、ブラインドビアホール２５Ａ、２５Ｂの部分においては、ビアフィリング銅めっき層となる。
After the conductive
ここで使用した銅めっき液は、建浴時の濃度として硫酸銅濃度２００ｇ／Ｌ、硫酸濃度５０ｇ／Ｌ、塩素イオン濃度５０ｍｇ／Ｌとした。またビアフィリング用の添加剤として、レベラー成分にはＪＧＢ（ヤーヌスグリーンＢ）を、ブライトナー成分にはＳＰＳ（ビス（３−スルホプロピル）ジスルフィド）を、ポリマー成分にはＰＥＧ（ポリエチレングリコール）を使用し、いずれの濃度も１００ｐｐｍとした。めっき条件は電流密度は１Ａ／ｄｍ2、めっき時間は４５分とし、表層のめっき厚は約１０μｍを目標値とした。 The copper plating solution used here had a copper sulfate concentration of 200 g / L, a sulfuric acid concentration of 50 g / L, and a chlorine ion concentration of 50 mg / L as the concentration during the building bath. As additives for via filling, JGB (Janus Green B) is used for the leveler component, SPS (bis (3-sulfopropyl) disulfide) is used for the brightener component, and PEG (polyethylene glycol) is used for the polymer component. And all the density | concentrations were 100 ppm. The plating conditions were a current density of 1 A / dm 2 , a plating time of 45 minutes, and a surface layer plating thickness of about 10 μm as a target value.
次いで、フォトファブリケーション工法により配線パターン（回路）２８を形成し（図２（ｆ））、ソルダーレジスト印刷工程で絶縁層２９を形成した後（図２（ｇ））、電気ニッケルめっき（１μｍ）、電気金めっき（１μｍ）の順で表面処理層３０を施すことにより両面配線テープキャリアが完成した（図２（ｈ））。
Next, a wiring pattern (circuit) 28 is formed by a photofabrication method (FIG. 2F), an insulating
評価結果を以下に示す。本実施例と従来例の２種の方法により、銅めっき工程を連続的に製品流動し、モニタリングした結果の比較表を表２に示す。 The evaluation results are shown below. Table 2 shows a comparison table of the results obtained by continuously monitoring the product flow of the copper plating process by the two methods of this example and the conventional example.
表２において、製品ロット（積算流動長）がＡ（０ｍ）、Ｂ（２００ｍ）・・・Ｅ（１６００ｍ）というのは、テープキャリアの積算流動長が０ｍ、２００ｍ、・・・１６００ｍと進んだ時点（各ロットＡ〜Ｅ）のめっき液状態を意味する。ただしＡ（０ｍ）はめっき液が建浴直後の新液の状態を意味する。 In Table 2, when the product lot (cumulative flow length) is A (0 m), B (200 m)... E (1600 m), the accumulated flow length of the tape carrier has advanced to 0 m, 200 m,. It means the plating solution state at the time (each lot A to E). However, A (0 m) means the state of the new solution immediately after the plating solution is bathed.
表２において、「本発明例」の欄は、二種類のブラインドビアホール（ＢＶＨ）として、直径φ１２０μｍのダミーのＢＶＨと、製品パターンの直径φ５０μｍの本来のＢＶＨとを有するテープキャリアを、連続してビアフィリング銅めっきした場合を示す。つまり、ダミーのＢＶＨに基づいてめっき液の補正（添加剤の補充等）を行いつつ、積算流動長がＡ（０ｍ）、Ｂ（２００ｍ）・・・Ｅ（１６００ｍ）と変化して行ったときのめっき液状態において、ビアフィリング銅めっきを行ったときの銅めっき充填率を、ロットＡ〜Ｅのそれぞれについて示している。また「従来例」の欄は、製品パターンの直径φ５０μｍの本来のＢＶＨのみを有する従来のテープキャリア、つまりダミーのＢＶＨに基づく早期のめっき液補正が行われない場合について、積算流動長がＡ（０ｍ）、Ｂ（２００ｍ）・・・Ｅ（１６００ｍ）と変化したときのめっき液状態において、ビアフィリング銅めっきを行ったときの銅めっき充填率をロットＡ〜Ｅのそれぞれについて示したものである。 In Table 2, the column of “example of the present invention” shows a tape carrier having a dummy BVH having a diameter of 120 μm and an original BVH having a diameter of 50 μm of a product pattern as two types of blind via holes (BVH) continuously. The case of via filling copper plating is shown. That is, when the accumulated flow length is changed as A (0 m), B (200 m)... E (1600 m) while correcting the plating solution (addition of additives, etc.) based on the dummy BVH. In the plating solution state, the copper plating filling rate when via filling copper plating is performed is shown for each of lots A to E. The column “conventional example” shows a conventional tape carrier having only a product pattern diameter of φ50 μm, that is, a conventional tape carrier, that is, a case where an early plating solution correction based on a dummy BVH is not performed, 0m), B (200m)... E (1600m) In the plating solution state when changed, the copper plating filling rate when performing via filling copper plating is shown for each of lots A to E. .
この例では、製品の本来のブラインドビアホールの充填率が８０％以上であることを目標値とした。 In this example, the target value is that the original blind via hole filling rate of the product is 80% or more.
ダミーのブラインドビアホールが無い「従来例」においては、製品の積算流動長２００〜８００ｍ（ロットＢ、Ｃ、Ｄ）の段階の場合、まだ銅めっき充填率が目標値の８０％を上回っており、その結果、充填率の変化が計測されず、めっき液の補正もなされない。銅めっき充填率が目標値の８０％まで下がるのは、１６００ｍまで製品を流した段階（ロットＥ）であり、この時点にならなければ充填率の変化が現れず検知もされない。従って、添加剤の補充等のめっき液補正もなされない。結果として、初期に９０％であった充填率が８０％にまで低下した。 In the “conventional example” where there is no dummy blind via hole, the copper plating filling rate still exceeds the target value of 80% in the stage of the accumulated flow length of the product of 200 to 800 m (lot B, C, D), As a result, the change in the filling rate is not measured and the plating solution is not corrected. The copper plating filling rate falls to 80% of the target value at the stage when the product is run up to 1600 m (Lot E). If this time is not reached, the filling rate does not change and is not detected. Therefore, plating solution correction such as replenishment of additives is not performed. As a result, the filling rate, which was 90% in the initial stage, decreased to 80%.
これに対し、「本発明例」においては、テープ長さ２００ｍの製品流動時点（ロットＢ）で、つまり直径φ５０μｍの径の製品ＢＶＨでは充填率に変動がほとんど認められない段階でありながら、直径φ１２０μｍの径のダミーのＢＶＨでは充填率の低下が顕著に認められ、これに基づいて添加剤の補充等のめっき液補正を行なう対応が早期に図れた。その後も同様のタイミングにて、めっき液補正の対応を行なっている。結果として、製品流動長１６００ｍ（ロットＥ）まで、本来のブラインドビアホールの充填率を安定に維持することが可能であった。 On the other hand, in the “example of the present invention”, the product flow time (lot B) with a tape length of 200 m, that is, with the product BVH with a diameter of φ50 μm, although there is almost no variation in the filling rate, In the dummy BVH having a diameter of φ120 μm, the filling rate was remarkably lowered, and based on this, it was possible to quickly cope with correction of the plating solution such as replenishment of additives. Thereafter, the plating solution correction is performed at the same timing. As a result, it was possible to stably maintain the original filling rate of blind via holes up to a product flow length of 1600 m (lot E).
両者を比較するに、「本発明例」の製品の本来のブラインドビアホール（φ５０μｍビア）では８８〜９０％という安定した（狭い範囲での）フィリング率が得られているが、「従来例」の製品のブラインドビアホール（φ５０μｍビア）ではめっき液管理がうまくいかなかったために、銅めっき充填率が８０〜９０％の範囲で変動している。 Comparing both, the original blind via hole (φ50 μm via) of the product of the “invention example” has a stable (in a narrow range) filling rate of 88 to 90%, but the “conventional example” In the product blind via hole (φ50 μm via), since the plating solution management was not successful, the copper plating filling rate fluctuated in the range of 80 to 90%.
２１ 絶縁性フィルム
２２ 銅箔
２３ 材料（両面配線テープ材用ベース基材）
２４ ポリイミドフィルム露出部
２５Ａ 製品用の本来のブラインドビアホール（第１のブラインドビアホール）
２５Ｂ ダミーのブラインドビアホール（第２のブラインドビアホール）
２６ 導電性薄膜層
２７ ビアフィリング銅めっき層
２８ 配線パターン
２９ 絶縁層
３０ 表面処理層
21 Insulating
24 Polyimide film exposed part 25A Original blind via hole for product (first blind via hole)
25B Dummy blind via hole (second blind via hole)
26 conductive thin film layer 27 via filling
Claims (10)
前記ブラインドビアホールは、製品パターンにおける両銅箔層を電気的に導通させるための第１のブラインドビアホールと、テープキャリアが連続的に製造される際の前記銅めっき層による充填率の変動を把握するための、前記第１のブラインドビアホールの直径よりも大きい直径を有する第２のブラインドビアホールとからなることを特徴とする半導体装置用両面配線テープキャリア。 A blind via hole is formed which penetrates the copper foil layer and the insulating film portion from one side of the insulating film having a copper foil layer on both sides and reaches the copper foil layer on the other side, and a conduction treatment layer is formed in the blind via hole. In addition, in the double-sided wiring tape carrier for a semiconductor device in which a copper plating layer is formed on the conductive treatment layer and filled with blind via holes, thereby electrically conducting the copper foil layers on both sides.
The blind via hole grasps a variation in filling rate due to the first blind via hole for electrically connecting both copper foil layers in the product pattern and the copper plating layer when the tape carrier is continuously manufactured. A double-sided wiring tape carrier for a semiconductor device, comprising: a second blind via hole having a diameter larger than that of the first blind via hole.
前記第１のブラインドビアホールが、３０〜８０μｍ未満の範囲内の大きさの直径を有することを特徴とする半導体装置用両面配線テープキャリア。 In the double-sided wiring tape carrier for a semiconductor device according to claim 1,
The double-sided wiring tape carrier for a semiconductor device, wherein the first blind via hole has a diameter in a range of 30 to less than 80 μm.
前記第２のブラインドビアホールが、８０μｍ〜１５０μｍの範囲内の直径を有することを特徴とする半導体装置用両面配線テープキャリア。 In the double-sided wiring tape carrier for a semiconductor device according to claim 1 or 2,
The double-sided wiring tape carrier for a semiconductor device, wherein the second blind via hole has a diameter in a range of 80 μm to 150 μm.
前記ブラインドビアホールに形成される導通化処理層が、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた１つの導電性皮膜から成ることを特徴とする半導体装置用両面配線テープキャリア。 In the double-sided wiring tape carrier for semiconductor devices according to any one of claims 1 to 3,
The conduction treatment layer formed in the blind via hole is made of one conductive film selected from conductive polymers such as tin-palladium or a compound thereof, nickel or a compound thereof, graphite, conductive carbon, polypyrrole, or the like. A double-sided wiring tape carrier for semiconductor devices.
前記ブラインドビアホールとして、製品パターンにおける両銅箔層を電気的に導通させるための第１のブラインドビアホールと、前記第１のブラインドビアホールの直径よりも大きい直径を有する第２のブラインドビアホールを設け、この第２のブラインドビアホールにおいて、テープキャリアが連続的に製造される際の第１のブラインドビアホールでの前記銅めっき層による充填率の変動を把握し、めっき液を補正することを特徴とする半導体装置用両面配線テープキャリアの製造方法。 A blind via hole was made to reach the copper foil layer on the other side through the copper foil layer and the insulating film part from one side of the insulating film having the copper foil layer on both sides, and a conduction treatment layer was formed in this blind via hole In a method for manufacturing a double-sided wiring tape carrier for a semiconductor device, a copper plated layer is formed on the conductive layer and filled with blind via holes, thereby obtaining a structure in which the copper foil layers on both sides are electrically conductive. ,
As the blind via hole, a first blind via hole for electrically connecting both copper foil layers in the product pattern and a second blind via hole having a diameter larger than the diameter of the first blind via hole are provided. In the second blind via hole, a semiconductor device characterized by grasping a variation in filling rate due to the copper plating layer in the first blind via hole when the tape carrier is continuously manufactured and correcting the plating solution For manufacturing double-sided wiring tape carrier for use in a vehicle.
前記第２のブラインドビアホールの直径を、８０μｍ〜１５０μｍの範囲内にすることを特徴とする半導体装置用両面配線テープキャリアの製造方法。 In the manufacturing method of the double-sided wiring tape carrier for semiconductor devices according to claim 5,
A method of manufacturing a double-sided wiring tape carrier for a semiconductor device, wherein a diameter of the second blind via hole is in a range of 80 μm to 150 μm.
前記ブラインドビアホール部の銅めっき層の形成方法として、銅めっきを絶縁性フィルム層の厚さ分以上に充填させた、いわゆるビアフィリング銅めっき法を用いることを特徴とする半導体装置用両面配線テープキャリアの製造方法。 In the manufacturing method of the double-sided wiring tape carrier for semiconductor devices according to claim 5 or 6,
A double-sided wiring tape carrier for a semiconductor device using a so-called via filling copper plating method in which copper plating is filled more than the thickness of the insulating film layer as a method of forming the copper plating layer of the blind via hole portion. Manufacturing method.
前記導通化処理層を、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた１つの導電性皮膜により形成することを特徴とする半導体装置用両面配線テープキャリアの製造方法。 In the manufacturing method of the double-sided wiring tape carrier for semiconductor devices in any one of Claims 5-7,
The conductive treatment layer is formed of one conductive film selected from conductive polymers such as tin-palladium or a compound thereof, nickel or a compound thereof, graphite, conductive carbon, or polypyrrole. Manufacturing method of double-sided wiring tape carrier for semiconductor device.
前記テープキャリアの両面の銅層をフォトエッチング法により配線パターンに形成し、該配線パターンにニッケル、金、銀、スズめっきなどの表面処理皮膜を施し、この配線パターン上に、熱硬化性または感光性のソルダーレジストまたはカバーレイ等の絶縁層を形成することを特徴とする半導体装置用両面配線テープキャリアの製造方法。 In the manufacturing method of the double-sided wiring tape carrier for semiconductor devices in any one of Claims 5-8,
Copper layers on both sides of the tape carrier are formed into a wiring pattern by a photoetching method, and a surface treatment film such as nickel, gold, silver, tin plating is applied to the wiring pattern, and a thermosetting or photosensitive layer is formed on the wiring pattern. A method of manufacturing a double-sided wiring tape carrier for a semiconductor device, comprising forming an insulating layer such as a solder resist or a coverlay.
前記ブラインドビアホールの作製方法が、前記絶縁性フィルムの片面においてフォトエッチング法により所望の形に銅箔を溶解除去し、銅箔を溶解除去した部分に露出した絶縁性フィルム部をＣＯ2等のガスレーザー照射法または湿式エッチング法等により除去してブラインドビアホールを作製する方法によるか、又は、ＹＡＧ等の固体レーザー照射法により銅箔と絶縁性フィルム部を一括で開口させる方法によることを特徴とする半導体装置用両面配線テープキャリアの製造方法。 In the manufacturing method of the double-sided wiring tape carrier for semiconductor devices in any one of Claims 5-9,
The method for producing the blind via hole is such that a copper foil is dissolved and removed in a desired shape on one side of the insulating film by a photo-etching method, and the insulating film portion exposed in the portion where the copper foil is dissolved and removed is removed with a gas such as CO 2. It is characterized by a method of producing a blind via hole by removing by a laser irradiation method or a wet etching method or a method of opening a copper foil and an insulating film part by a solid laser irradiation method such as YAG. Manufacturing method of double-sided wiring tape carrier for semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004307094A JP4150930B2 (en) | 2004-10-21 | 2004-10-21 | Method for manufacturing double-sided wiring tape carrier for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004307094A JP4150930B2 (en) | 2004-10-21 | 2004-10-21 | Method for manufacturing double-sided wiring tape carrier for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006120858A true JP2006120858A (en) | 2006-05-11 |
| JP4150930B2 JP4150930B2 (en) | 2008-09-17 |
Family
ID=36538456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004307094A Expired - Fee Related JP4150930B2 (en) | 2004-10-21 | 2004-10-21 | Method for manufacturing double-sided wiring tape carrier for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4150930B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008126522A1 (en) * | 2007-03-15 | 2008-10-23 | Nippon Mining & Metals Co., Ltd. | Copper electrolyte solution and two-layer flexible substrate obtained by using the same |
| JP2008270411A (en) * | 2007-04-18 | 2008-11-06 | Sumitomo Metal Mining Package Materials Co Ltd | Method of manufacturing double-sided wiring tape carrier and tape carrier manufactured thereby |
| JP2010225796A (en) * | 2009-03-23 | 2010-10-07 | Hitachi Cable Ltd | Manufacturing method for tape carrier for semiconductor device, and tape carrier for semiconductor device |
| KR101514024B1 (en) * | 2013-07-23 | 2015-04-22 | (주)이수엑사보드 | Copper Clad Laminate of Fill plating and Plating Method |
| KR101870191B1 (en) * | 2012-03-05 | 2018-06-22 | 해성디에스 주식회사 | Manufacturing method of circuit board |
| JP2020087996A (en) * | 2018-11-16 | 2020-06-04 | 凸版印刷株式会社 | Multi-sided multilayer wiring board, plating thickness determination method, and multilayer wiring board manufacturing method |
| JP2020181949A (en) * | 2019-04-26 | 2020-11-05 | 新光電気工業株式会社 | Wiring board and manufacturing method therefor |
| JPWO2019102571A1 (en) * | 2017-11-24 | 2020-11-19 | 新電元工業株式会社 | Manufacturing method of detection substrate, union and detection substrate |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291954A (en) * | 2000-02-01 | 2001-10-19 | Shinko Electric Ind Co Ltd | Via-filling plating method |
| JP2002110747A (en) * | 2000-09-29 | 2002-04-12 | Toppan Printing Co Ltd | Method for manufacturing film carrier |
| JP2003101234A (en) * | 2001-09-27 | 2003-04-04 | Toppan Printing Co Ltd | Multilayer wiring board as well as method and apparatus of manufacturing the same |
| JP2004128177A (en) * | 2002-10-02 | 2004-04-22 | Hitachi Cable Ltd | Wiring board and its manufacturing method, and semiconductor device |
| JP2004200520A (en) * | 2002-12-19 | 2004-07-15 | Hitachi Cable Ltd | Tape carrier for semiconductor device, and method for manufacturing the same |
-
2004
- 2004-10-21 JP JP2004307094A patent/JP4150930B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291954A (en) * | 2000-02-01 | 2001-10-19 | Shinko Electric Ind Co Ltd | Via-filling plating method |
| JP2002110747A (en) * | 2000-09-29 | 2002-04-12 | Toppan Printing Co Ltd | Method for manufacturing film carrier |
| JP2003101234A (en) * | 2001-09-27 | 2003-04-04 | Toppan Printing Co Ltd | Multilayer wiring board as well as method and apparatus of manufacturing the same |
| JP2004128177A (en) * | 2002-10-02 | 2004-04-22 | Hitachi Cable Ltd | Wiring board and its manufacturing method, and semiconductor device |
| JP2004200520A (en) * | 2002-12-19 | 2004-07-15 | Hitachi Cable Ltd | Tape carrier for semiconductor device, and method for manufacturing the same |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008126522A1 (en) * | 2007-03-15 | 2008-10-23 | Nippon Mining & Metals Co., Ltd. | Copper electrolyte solution and two-layer flexible substrate obtained by using the same |
| JPWO2008126522A1 (en) * | 2007-03-15 | 2010-07-22 | 日鉱金属株式会社 | Copper electrolyte and two-layer flexible substrate obtained using the same |
| JP2008270411A (en) * | 2007-04-18 | 2008-11-06 | Sumitomo Metal Mining Package Materials Co Ltd | Method of manufacturing double-sided wiring tape carrier and tape carrier manufactured thereby |
| JP2010225796A (en) * | 2009-03-23 | 2010-10-07 | Hitachi Cable Ltd | Manufacturing method for tape carrier for semiconductor device, and tape carrier for semiconductor device |
| KR101870191B1 (en) * | 2012-03-05 | 2018-06-22 | 해성디에스 주식회사 | Manufacturing method of circuit board |
| KR101514024B1 (en) * | 2013-07-23 | 2015-04-22 | (주)이수엑사보드 | Copper Clad Laminate of Fill plating and Plating Method |
| JP6995879B2 (en) | 2017-11-24 | 2022-01-17 | 新電元工業株式会社 | Manufacturing method of detection board, union and detection board |
| JPWO2019102571A1 (en) * | 2017-11-24 | 2020-11-19 | 新電元工業株式会社 | Manufacturing method of detection substrate, union and detection substrate |
| US11268988B2 (en) | 2017-11-24 | 2022-03-08 | Shindengen Electric Manufacturing Co., Ltd. | Detection substrate, assembly, and method for manufacturing detection substrate |
| JP2020087996A (en) * | 2018-11-16 | 2020-06-04 | 凸版印刷株式会社 | Multi-sided multilayer wiring board, plating thickness determination method, and multilayer wiring board manufacturing method |
| JP7192423B2 (en) | 2018-11-16 | 2022-12-20 | 凸版印刷株式会社 | Plating thickness determination method and multilayer wiring board manufacturing method |
| JP2020181949A (en) * | 2019-04-26 | 2020-11-05 | 新光電気工業株式会社 | Wiring board and manufacturing method therefor |
| JP7313894B2 (en) | 2019-04-26 | 2023-07-25 | 新光電気工業株式会社 | Wiring board and method for manufacturing wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4150930B2 (en) | 2008-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5524833B2 (en) | Copper foil roughening treatment method and copper foil for printed wiring board obtained by the roughening treatment method | |
| KR101705403B1 (en) | Adhesiveless copper clad laminates and printed wiring assembly having adhesiveless copper clad laminates as substrate | |
| JP5175992B1 (en) | Ultrathin copper foil, method for producing the same, and ultrathin copper layer | |
| US20130140074A1 (en) | Via hole plating method and printed circuit board manufactured using the same | |
| KR100999207B1 (en) | Two-layer flexible substrate | |
| JP4150930B2 (en) | Method for manufacturing double-sided wiring tape carrier for semiconductor device | |
| JP4955104B2 (en) | Method for forming an electronic circuit | |
| TWI500824B (en) | An electronic circuit and a method for forming the same, and a copper-clad laminate for forming an electronic circuit | |
| CN107708316A (en) | A kind of preparation method of superfinishing fine rule road | |
| TWI485061B (en) | Composite copper foil and its manufacturing method | |
| TWI487437B (en) | Electronic circuit and method for forming the same, and copper composite sheet for forming electronic circuit | |
| Leisner et al. | Recent progress in pulse reversal plating of copper for electronics applications | |
| JP2007154260A (en) | Method of depositing lead-free plating film | |
| JP4672189B2 (en) | Manufacturing method of wiring board or semiconductor circuit | |
| JP4354139B2 (en) | Wiring board manufacturing method | |
| JP2009167506A (en) | Acid copper electroplating solution and method for producing fine wiring circuit using the same | |
| Gupta et al. | High‐conductance customized copper interconnections produced by laser seeding and selective electrodeposition | |
| JP5365296B2 (en) | Wet plating method and wet plating apparatus | |
| JP2007009301A (en) | Method for producing copper-coated polyimide substrate | |
| JP2893916B2 (en) | Electroplating method for printed wiring board | |
| JPWO2020246467A1 (en) | Surface-treated copper foil, copper-clad laminate, and printed wiring board | |
| US20070215479A1 (en) | Method for monitoring the filling performance of copper plating formula for microvia filling | |
| JP4385824B2 (en) | Method and apparatus for analyzing electrolytic copper plating solution | |
| JP2006339483A (en) | Wiring board and manufacturing method thereof | |
| He et al. | Fabrication and surface treatment of fine copper lines for HDI printed circuit board with modified full-additive method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060414 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060414 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080604 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |