JP2006119326A - Driver of display panel, electronic equipment mounted with this driver and driving method of display panel - Google Patents

Driver of display panel, electronic equipment mounted with this driver and driving method of display panel Download PDF

Info

Publication number
JP2006119326A
JP2006119326A JP2004306455A JP2004306455A JP2006119326A JP 2006119326 A JP2006119326 A JP 2006119326A JP 2004306455 A JP2004306455 A JP 2004306455A JP 2004306455 A JP2004306455 A JP 2004306455A JP 2006119326 A JP2006119326 A JP 2006119326A
Authority
JP
Japan
Prior art keywords
light emission
charge
capacitor
display panel
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004306455A
Other languages
Japanese (ja)
Inventor
Akinori Hayafuji
晶紀 早藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku Pioneer Corp
Original Assignee
Tohoku Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku Pioneer Corp filed Critical Tohoku Pioneer Corp
Priority to JP2004306455A priority Critical patent/JP2006119326A/en
Publication of JP2006119326A publication Critical patent/JP2006119326A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driver of a display panel having a pixel constitution in which numerical aperture of pixels and practical light emitting duty are sufficiently secured and a reverse bias voltage is effectively applied to a luminous element. <P>SOLUTION: Each pixel 10 is provided with a scanning selection transistor Tr2 which receives a scanning selection signal from a scanning driver 12 and writes electric charges, that are based on data signals supplied from a data driver 11, into a light emitting sustain capacitor C1, a light emitting drive transistor Tr1 which supplies a light emitting drive current to a luminous element E1 based on the electric charges written in the light emitting sustain capacitor C1 and an electric charge discharging element R1 which gradually discharges the electric charges that are based on the data signals written into the light emitting sustain capacitor C1. The light emitting drive transistor Tr1 is set to operate in a digital operating region where a switching function can be conducted for an "on" or an "off" operation around a prescribed voltage between the gate-source as a border. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は、画素を構成する自発光素子を例えばTFT(Thin Film Transistor)によってアクティブ駆動させる表示パネルに関し、特に画素の開口率および発光デューティを向上させることができる表示パネルの駆動装置および駆動方法に関する。   The present invention relates to a display panel that actively drives self-luminous elements constituting a pixel by, for example, a TFT (Thin Film Transistor), and more particularly to a display panel driving apparatus and driving method capable of improving the aperture ratio and light emission duty of a pixel. .

携帯電話機や携帯型情報端末機(PDA)などの普及によって、高精細な画像表示機能を有し、薄型かつ低消費電力を実現することができる表示パネルの需要が増大しており、従来より液晶表示パネルがその要求を満たすものとして多くの製品に採用されてきた。一方、昨今においては自発光型表示素子であるという特質を生かした有機EL素子を利用した表示パネルが製品化され、これが従来の液晶表示パネルに代わる次世代の表示パネルとして注目されている。これは素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐え得る高効率化および長寿命化が進んだことも背景にある。   With the widespread use of mobile phones and personal digital assistants (PDAs), there is an increasing demand for display panels that have high-definition image display functions and that can be thin and have low power consumption. Display panels have been adopted in many products to meet that requirement. On the other hand, in recent years, a display panel using an organic EL element taking advantage of the characteristic of being a self-luminous display element has been commercialized, and this is drawing attention as a next-generation display panel that replaces a conventional liquid crystal display panel. This is also due to the fact that the use of an organic compound that can be expected to have good light-emitting characteristics for the light-emitting layer of the device has led to higher efficiency and longer life that can withstand practical use.

前記した有機EL素子は、基本的にはガラス等の透明基板上に、例えばITOによる透明電極と発光機能層と金属電極とが順次積層されることで構成されている。そして、前記発光機能層は、有機発光層の単一層、あるいは有機正孔輸送層と有機発光層からなる二層構造、または有機正孔輸送層と有機発光層および有機電子輸送層からなる三層構造、さらにこれらの適切な層間に電子もしくは正孔の注入層を挿入した多層構造になされる場合もある。   The organic EL element described above is basically configured by sequentially laminating a transparent electrode made of, for example, ITO, a light emitting functional layer, and a metal electrode on a transparent substrate such as glass. The light emitting functional layer is a single layer of an organic light emitting layer, or a two-layer structure comprising an organic hole transport layer and an organic light emitting layer, or a three layer comprising an organic hole transport layer, an organic light emitting layer and an organic electron transport layer. The structure may be a multilayer structure in which an electron or hole injection layer is inserted between these appropriate layers.

前記した有機EL素子は、電気的にはダイオード特性を有する発光エレメントと、この発光エレメントに並列に結合する寄生容量成分とによる構成に置き換えることができ、有機EL素子は容量性の発光素子であると言うことができる。この有機EL素子は、発光駆動電圧が印加されると、先ず、当該素子の電気容量に相当する電荷が電極に変位電流として流れ込み蓄積される。続いて当該素子固有の一定の電圧(発光閾値電圧=Vth)を越えると、一方の電極(ダイオード成分のアノード側)から発光層を構成する有機層に電流が流れ初め、この電流に比例した強度で発光すると考えることができる。   The above-described organic EL element can be replaced with a configuration of a light emitting element having an electrically diode characteristic and a parasitic capacitance component coupled in parallel to the light emitting element. The organic EL element is a capacitive light emitting element. Can be said. When a light emission driving voltage is applied to the organic EL element, first, a charge corresponding to the electric capacity of the element flows into the electrode as a displacement current and is accumulated. Subsequently, when a certain voltage specific to the element (light emission threshold voltage = Vth) is exceeded, a current starts to flow from one electrode (the anode side of the diode component) to the organic layer constituting the light emitting layer, and the intensity proportional to this current Can be considered to emit light.

かかる有機EL素子を用いた表示パネルとして、EL素子を単にマトリクス状に配列したパッシブマトリクス型表示パネルと、マトリクス状に配列したEL素子の各々に、例えばTFTからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者のパッシブマトリクス型表示パネルに比べて、低消費電力化を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。   As a display panel using such an organic EL element, a passive matrix display panel in which EL elements are simply arranged in a matrix, and an active matrix type in which, for example, active elements such as TFTs are added to each of the EL elements arranged in a matrix. A display panel has been proposed. The latter active matrix display panel can realize lower power consumption and has less crosstalk between pixels than the former passive matrix display panel. Suitable for high-definition displays that make up

図1は、既に提案されているアクティブマトリクス型表示パネルに形成される1つの画素10に対応する回路構成を示している。なお、この画素10の回路構成は、時間階調表現を実現することができるSES(Simultaneous Erasing Scan )方式と呼ばれる有機EL素子を発光素子とした場合の比較的基本的な画素構成を示している。   FIG. 1 shows a circuit configuration corresponding to one pixel 10 formed in an already proposed active matrix display panel. The circuit configuration of the pixel 10 is a relatively basic pixel configuration in the case where an organic EL element called a SES (Simultaneous Erasing Scan) system capable of realizing time gray scale expression is used as a light emitting element. .

この画素10の構成においては、データドライバ11からの映像信号に対応したデータ信号Vdataが、表示パネルに配列されたデータ線L11を介して走査選択トランジスタ、すなわちデータ書き込み用トランジスタTr2のソースSに供給されるように構成されている。また、前記走査選択トランジスタTr2のゲートGには、走査ドライバ12から走査選択線L12を介して走査選択信号Selectが供給されるように構成されている。   In the configuration of the pixel 10, the data signal Vdata corresponding to the video signal from the data driver 11 is supplied to the scan selection transistor, that is, the source S of the data writing transistor Tr2 via the data line L11 arranged in the display panel. It is configured to be. Further, the gate G of the scanning selection transistor Tr2 is configured to be supplied with a scanning selection signal Select from the scanning driver 12 via a scanning selection line L12.

前記走査選択トランジスタTr2のドレインDは、発光駆動用トランジスタTr1のゲートGに接続されると共に、発光維持用コンデンサC1 の一方の端子に接続されている。また、発光駆動用トランジスタTr1のソースSは、前記コンデンサC1 の他方の端子に接続されると共に、アノード側電源Vaに接続されている。さらに、発光駆動用トランジスタTr1のドレインDは、発光素子としての有機EL素子E1 のアノード端子に接続され、この有機EL素子E1 のカソード端子は、カソード側電源Vcに接続されている。   The drain D of the scan selection transistor Tr2 is connected to the gate G of the light emission driving transistor Tr1 and to one terminal of the light emission maintaining capacitor C1. The source S of the light emission driving transistor Tr1 is connected to the other terminal of the capacitor C1 and to the anode power source Va. Further, the drain D of the light emission driving transistor Tr1 is connected to the anode terminal of the organic EL element E1 as a light emitting element, and the cathode terminal of the organic EL element E1 is connected to the cathode side power source Vc.

さらに、図1に示す画素構成においては消去用トランジスタTr3が備えられ、この消去用トランジスタTr3のゲートには、消去信号線L13を介して消去ドライバ13より消去信号Erase が供給されるように構成されている。そして、消去用トランジスタTr3のソースSおよびドレインDが、前記発光維持用コンデンサC1 の各端部にそれぞれ接続されている。   Further, the pixel configuration shown in FIG. 1 includes an erasing transistor Tr3, and the erasing signal Erase is supplied from the erasing driver 13 to the gate of the erasing transistor Tr3 via the erasing signal line L13. ing. The source S and drain D of the erasing transistor Tr3 are connected to the respective ends of the light emission maintaining capacitor C1.

なお、図1に示す画素10においては、発光駆動用トランジスタTr1のみがpチャンネル型TFTにより構成され、他はnチャンネル型TFTにより構成されている。そして、前記した構成の画素10は、行および列方向にそれぞれ配列された前記データ線、走査選択線、および消去信号線の各交点位置に配置されてドットマトリクス型表示パネルが構成されている。   In the pixel 10 shown in FIG. 1, only the light emission driving transistor Tr1 is composed of a p-channel TFT, and the others are composed of n-channel TFTs. The pixel 10 having the above-described configuration is arranged at each intersection position of the data line, the scanning selection line, and the erasing signal line arranged in the row and column directions to constitute a dot matrix type display panel.

図1に示した画素10の構成において、走査選択トランジスタTr2のゲートには、アドレス期間において走査ドライバ12より走査信号としてのオン電圧Selectが供給される。これにより、走査選択トランジスタTr2のソース・ドレインを介して、データドライバ11から供給されるデータ信号(アナログデータ電圧)Vdataに対応した電流が発光維持用コンデンサC1 に流れ、コンデンサC1 には電荷が充電される。   In the configuration of the pixel 10 shown in FIG. 1, an on-voltage Select as a scanning signal is supplied from the scanning driver 12 to the gate of the scanning selection transistor Tr2 in the address period. As a result, a current corresponding to the data signal (analog data voltage) Vdata supplied from the data driver 11 flows through the light emission maintaining capacitor C1 through the source / drain of the scan selection transistor Tr2, and the capacitor C1 is charged with electric charge. Is done.

そして、その充電電圧が発光駆動用トランジスタTr1のゲートに供給されて、トランジスタTr1はそのゲート電圧と、ソースに供給されるアノード側電源Vaからの電圧によるゲート・ソース間電圧(Vgs)に基づいてドレイン電流Id をEL素子E1 に流し、これによりEL素子E1 は発光する。   Then, the charging voltage is supplied to the gate of the light emission driving transistor Tr1, and the transistor Tr1 is based on the gate voltage and the gate-source voltage (Vgs) based on the voltage from the anode power supply Va supplied to the source. A drain current Id is passed through the EL element E1, and the EL element E1 emits light.

そして、アドレス期間が経過して走査選択トランジスタTr2のゲートがオフ電圧になると、トランジスタTr2はいわゆるカットオフ状態となる。しかしながら、コンデンサC1 に蓄積された電荷により発光駆動用トランジスタTr1のゲート電圧が保持され、これによりEL素子E1 への駆動電流が維持される。したがって、EL素子E1 は次のアドレス動作に至る期間(例えば、次の1フレーム期間もしくは次の1サブフレーム期間)まで、前記データ信号Vdataに対応した点灯状態を継続することができる。   When the address period elapses and the gate of the scan selection transistor Tr2 becomes an off voltage, the transistor Tr2 enters a so-called cut-off state. However, the gate voltage of the light emission drive transistor Tr1 is held by the electric charge accumulated in the capacitor C1, thereby maintaining the drive current to the EL element E1. Therefore, the EL element E1 can continue the lighting state corresponding to the data signal Vdata until the period until the next address operation (for example, the next one frame period or the next one subframe period).

一方、前記EL素子E1 の点灯期間の途中(例えば、1フレーム期間もしくは1サブフレーム期間の途中)において、前記消去ドライバ13より消去用トランジスタTr3をオンさせる消去信号Erase が供給される。この消去用トランジスタTr3がオン動作した場合には、コンデンサC1 にチャージされている電荷は瞬時に消去(放電)され、この結果、発光駆動用トランジスタTr1はカットオフ状態となり、EL素子E1 は直ちに消灯される。   On the other hand, in the middle of the lighting period of the EL element E1 (for example, in the middle of one frame period or one subframe period), an erase signal Erase for turning on the erase transistor Tr3 is supplied from the erase driver 13. When the erasing transistor Tr3 is turned on, the charge charged in the capacitor C1 is instantaneously erased (discharged). As a result, the light emission driving transistor Tr1 is cut off and the EL element E1 is immediately turned off. Is done.

換言すれば、1フレーム期間もしくは1サブフレーム期間における消去ドライバ13からのゲートオン電圧の出力タイミングを制御することで、前記EL素子E1 の点灯期間が制御され、これにより多階調表現を実現することができる。   In other words, by controlling the output timing of the gate-on voltage from the erase driver 13 in one frame period or one subframe period, the lighting period of the EL element E1 is controlled, thereby realizing multi-tone expression. Can do.

図2は、図1に示した画素10を構成する発光駆動用トランジスタTr1を定電流駆動させることで、時間階調表現を実現させる例を示したものである。すなわち、この場合においては図1に示す発光駆動用トランジスタTr1は、そのゲート・ソース間電圧Vgsによってドレイン電流Id が決定される電圧制御型電流源として機能するようになされる。   FIG. 2 shows an example in which time gradation expression is realized by driving the light emission drive transistor Tr1 constituting the pixel 10 shown in FIG. That is, in this case, the light emission driving transistor Tr1 shown in FIG. 1 functions as a voltage-controlled current source in which the drain current Id is determined by the gate-source voltage Vgs.

図2は、前記したデータドライバ11からのデータ電圧Vdataとして電圧V1 がデータ書き込み用トランジスタTr2のソースに印加された場合、発光駆動用トランジスタTr1におけるゲート・ソース間電圧が−Vgs1 になされ、その−Vgs1 によって発光駆動用トランジスタTr1よりId1としてのドレイン電流が流れる場合を例示している。そして、図2におけるt1 およびt2 は、前記した消去用トランジスタTr3がオン動作されるタイミングを示している。   FIG. 2 shows that when the voltage V1 is applied as the data voltage Vdata from the data driver 11 to the source of the data write transistor Tr2, the gate-source voltage in the light emission drive transistor Tr1 is -Vgs1. The case where a drain current as Id1 flows from the light emission driving transistor Tr1 by Vgs1 is illustrated. In FIG. 2, t1 and t2 indicate timings at which the above-described erasing transistor Tr3 is turned on.

前記したようにデータドライバ11からのデータ電圧Vdataとして電圧V1 が供給された場合には、図2(A)に示したように発光駆動用トランジスタTr1におけるゲート・ソース間電圧は−Vgs1 になされる。したがって、図2(B)に示すトランジスタTr1の定電流駆動特性にしたがって−Vgs1 に対応するドレイン電流Id1が決定され、図2(C)に示すようにId1による駆動電流が自発光素子としてのEL素子E1 に供給され、EL素子はId1に比例した輝度で発光する。   As described above, when the voltage V1 is supplied as the data voltage Vdata from the data driver 11, as shown in FIG. 2A, the gate-source voltage in the light emission driving transistor Tr1 is -Vgs1. . Therefore, the drain current Id1 corresponding to -Vgs1 is determined in accordance with the constant current drive characteristics of the transistor Tr1 shown in FIG. 2B, and the drive current due to Id1 is the EL as a self-light emitting element as shown in FIG. The EL element is supplied to the element E1, and emits light with a luminance proportional to Id1.

この場合、時間t1 において前記した消去ドライバ13より消去信号Erase が消去用トランジスタTr3に供給された場合、時間t1 において前記−Vgs1 は消去されるため、図2(C)に示す時間t1 以降においてはEL素子E1 は消灯される。すなわち、この場合においては図2(C)における面積(a)が1つの画素により表現される階調(明かるさ)を示している。   In this case, when the erase signal Erase is supplied to the erasing transistor Tr3 from the erasing driver 13 at time t1, the -Vgs1 is erased at time t1, so after time t1 shown in FIG. The EL element E1 is turned off. That is, in this case, the area (a) in FIG. 2C indicates a gradation (brightness) expressed by one pixel.

また、時間t2 において前記した消去ドライバ13より消去信号Erase が消去用トランジスタTr3に供給された場合、時間t2 において前記−Vgs1 は消去されるため、図2(C)に示す時間t2 においてEL素子E1 は消灯される。すなわち、この場合においては図2(C)における面積(a)+(b)が1つの画素により表現される階調(明かるさ)を示している。   When the erase signal Erase is supplied from the erase driver 13 to the erase transistor Tr3 at time t2, the -Vgs1 is erased at time t2, so that the EL element E1 at time t2 shown in FIG. Is turned off. That is, in this case, the area (a) + (b) in FIG. 2C represents a gradation (brightness) expressed by one pixel.

一方、図3は図1に示した画素10を構成する発光駆動用トランジスタTr1を定電流駆動させると共に、アナログ階調表現を実現させる例を示したものである。この場合においては、図3(A)に示すように前記したデータドライバ11からのデータ電圧VdataがV1 である時の発光駆動用トランジスタTr1におけるゲート・ソース間電圧は−Vgs1 であり、前記データ電圧がV2 である時の同トランジスタTr1におけるゲート・ソース間電圧は−Vgs2 であると仮定している。   On the other hand, FIG. 3 shows an example in which the light emission driving transistor Tr1 constituting the pixel 10 shown in FIG. In this case, as shown in FIG. 3A, when the data voltage Vdata from the data driver 11 is V1, the gate-source voltage in the light emission drive transistor Tr1 is -Vgs1, and the data voltage It is assumed that the gate-source voltage of the transistor Tr1 when-is V2 is -Vgs2.

そして、発光駆動用トランジスタTr1は定電流駆動されるために、図3(B)に示すように、前記−Vgs1 におけるドレイン電流はId1になされ、また前記−Vgs2 におけるドレイン電流はId2になされる。すなわち、図3(B)はトランジスタTr1が定電流駆動される場合のVgs−Id 特性を示している。   Since the light emission driving transistor Tr1 is driven at a constant current, as shown in FIG. 3B, the drain current at −Vgs1 is set to Id1, and the drain current at −Vgs2 is set to Id2. That is, FIG. 3B shows Vgs-Id characteristics when the transistor Tr1 is driven at a constant current.

したがって、前記したデータ電圧がV1 である場合には、図3(C)に示すようにId1に対応する面積(a)が発光素子としての有機EL素子E1 により表現される階調(明るさ)であるということができる。また前記したデータ電圧がV2 である場合には、図3(C)に示すようにId2に対応する面積(a)+(b)が同じく発光素子としての有機EL素子E1 により表現される階調(明るさ)であるということができる。   Therefore, when the data voltage is V1, the gray level (brightness) represented by the organic EL element E1 as the light emitting element has an area (a) corresponding to Id1 as shown in FIG. It can be said that. When the data voltage is V2, as shown in FIG. 3C, the area (a) + (b) corresponding to Id2 is represented by the organic EL element E1 as the light emitting element. It can be said that (brightness).

なお、図3に示した例においては、データドライバ11から供給されるデータ電圧V1 ,V2 に応じて階調表現される場合を示しているが、これに加えて前記した消去ドライバ13からの消去信号Erase を消去用トランジスタTr3に適宜供給することで、時間階調制御を併用させることもできる。   In the example shown in FIG. 3, the gradation is expressed according to the data voltages V1 and V2 supplied from the data driver 11, but in addition to this, the erasure from the erasure driver 13 is performed. By appropriately supplying the signal Erase to the erasing transistor Tr3, the time gray scale control can be used together.

図4は、図1に示した画素10を構成する発光駆動用トランジスタTr1を定電圧駆動させると共に、時間階調表現を実現させる例を示したものである。この場合においては図1に示す発光駆動用トランジスタTr1は、図4(B)に示すようにそのゲート電圧のレベルによってスイッチング動作するように制御される。すなわち、所定のゲート・ソース間電圧−Vgst を境にして、前記−Vgst よりも負方向に深いレベルにおいては、発光駆動用トランジスタTr1はオン状態になされ、この動作領域においてはゲート・ソース間電圧の値に関係なくドレイン電流Id の値は略一定となるように作用する。以下においては、図4(B)に示したこの動作領域をデジタル動作領域と表現することにする。   FIG. 4 shows an example in which the light emission driving transistor Tr1 constituting the pixel 10 shown in FIG. 1 is driven at a constant voltage and time gradation expression is realized. In this case, the light emission driving transistor Tr1 shown in FIG. 1 is controlled to perform a switching operation according to the level of its gate voltage as shown in FIG. 4B. That is, at a level deeper in the negative direction than -Vgst with a predetermined gate-source voltage -Vgst as a boundary, the light emission drive transistor Tr1 is turned on. In this operating region, the gate-source voltage is turned on. Regardless of the value of, the value of the drain current Id acts to be substantially constant. In the following, this operation area shown in FIG. 4B is expressed as a digital operation area.

ここで、データドライバ11からのデータ電圧Vdataとして電圧V1 が供給された場合には、図4(A)に示したように発光駆動用トランジスタTr1におけるゲート・ソース間電圧は−Vgs1 になされる。これにより図4(B)に示すように定電圧駆動されるトランジスタTr1はオン状態になされ、図4(C)に示すようにドレイン電流Id1が流れる。したがって、EL素子は前記ドレイン電流Id1に対応した輝度で発光する。   Here, when the voltage V1 is supplied as the data voltage Vdata from the data driver 11, as shown in FIG. 4A, the gate-source voltage in the light emission driving transistor Tr1 is set to -Vgs1. As a result, the transistor Tr1 driven at a constant voltage is turned on as shown in FIG. 4B, and a drain current Id1 flows as shown in FIG. 4C. Therefore, the EL element emits light with a luminance corresponding to the drain current Id1.

この場合、時間t1 において前記した消去ドライバ13より消去信号Erase が消去用トランジスタTr3に供給された場合、時間t1 において発光駆動用トランジスタTr1がオフ状態になされるので、図4(C)に示す時間t1 以降においてEL素子E1 は消灯される。したがって、この場合においては図4(C)における面積(a)が1つの画素により表現される階調(明かるさ)を示している。   In this case, when the erase signal Erase is supplied to the erase transistor Tr3 from the erase driver 13 at time t1, the light emission drive transistor Tr1 is turned off at time t1, so the time shown in FIG. 4C. After t1, the EL element E1 is turned off. Therefore, in this case, the area (a) in FIG. 4C indicates a gradation (brightness) expressed by one pixel.

また、時間t2 において前記した消去ドライバ13より消去信号Erase が消去用トランジスタTr3に供給された場合には、時間t2 において発光駆動用トランジスタTr1がオフ状態になされるので、図4(C)に示す時間t2 においてEL素子E1 は消灯される。すなわち、この場合においては図4(C)における面積(a)+(b)が1つの画素により表現される階調(明かるさ)を示している。   Further, when the erase signal Erase is supplied to the erasing transistor Tr3 from the erasing driver 13 at time t2, the light emission driving transistor Tr1 is turned off at time t2, as shown in FIG. At time t2, the EL element E1 is turned off. That is, in this case, the area (a) + (b) in FIG. 4C represents a gradation (brightness) expressed by one pixel.

以上のように、EL素子E1 に代表される自発光素子を点灯駆動させる場合においては、発光駆動用トランジスタTr1を定電流駆動させる構成と、定電圧駆動させる構成を選択することができる。前記発光駆動用トランジスタを定電流駆動させる場合においては、例えば前記自発光素子の特性や、アノード側電源Vaに至る配線抵抗、カソード側電源Vcに至る配線抵抗などの影響が受けにくいという長所を有する。   As described above, when the self-light-emitting element represented by the EL element E1 is driven to be lit, a configuration in which the light-emitting drive transistor Tr1 is driven at a constant current and a configuration in which the light-emitting drive transistor Tr1 is driven at a constant voltage can be selected. When the light emission driving transistor is driven at a constant current, it has an advantage that it is not easily influenced by, for example, the characteristics of the self-light-emitting element, the wiring resistance to the anode side power supply Va, the wiring resistance to the cathode side power supply Vc, and the like. .

その反面、定電圧駆動(スイッチング動作)される走査選択トランジスタTr2および消去用トランジスタTr3と共に、定電流動作がなされる発光駆動用トランジスタTr1を同一の画素内に作り込むことは、その製造プロセス上において克服しなければならない幾つかの技術的な課題が発生する。   On the other hand, in the manufacturing process, the light emitting drive transistor Tr1 that performs the constant current operation together with the scan selection transistor Tr2 and the erase transistor Tr3 that are driven at a constant voltage (switching operation) is formed in the same pixel. Several technical challenges arise that must be overcome.

一方、前記した有機EL素子においては、素子に対して定期的に逆バイアス電圧を加えることにより、素子の発光寿命を延ばすことができることが知られている。しかしながら定電流動作がなされる発光駆動用トランジスタにおいては、そのソース・ドレイン間の電気的な抵抗値が大きく、このために発光駆動用トランジスタを介して有機EL素子に逆バイアス電圧を加えても、EL素子の十分な延命効果を得ることはできない。   On the other hand, in the above-described organic EL element, it is known that the light emission lifetime of the element can be extended by periodically applying a reverse bias voltage to the element. However, in a light emission driving transistor that performs a constant current operation, an electrical resistance value between the source and the drain is large, and therefore, even if a reverse bias voltage is applied to the organic EL element through the light emission driving transistor, A sufficient life extension effect of the EL element cannot be obtained.

そこで、前記した問題を克服するために、図5に示した画素構成を想起することができる。なお、図5に示す構成は基本的には図1に示した構成と同一であり、アノード側電源Vaとカソード側電源Vcを入れ替えて逆バイアス電圧を加える場合、発光駆動用トランジスタTr1をバイパスする機能を有するダイオードD1 をさらに加えた構成になされている。前記図5に示したようにダイオードD1 をさらに加える構成とした場合には、画素の開口率を下げると共に、各画素の製造プロセスが繁雑になるなどの問題が発生することことは免れない。   Therefore, in order to overcome the above-described problem, the pixel configuration shown in FIG. 5 can be recalled. The configuration shown in FIG. 5 is basically the same as the configuration shown in FIG. 1. When the reverse bias voltage is applied by switching the anode side power supply Va and the cathode side power source Vc, the light emission drive transistor Tr1 is bypassed. The diode D1 having a function is further added. When the diode D1 is further added as shown in FIG. 5, it is inevitable that problems such as a decrease in the aperture ratio of the pixel and a complicated manufacturing process of each pixel occur.

ところで、前記した画素の開口率に注目して、この開口率を上げようとする場合には、図6に示す画素構成を採用することが考えられる。この図6においてはすでに説明した図1に示す各部と同一機能を果たす部分を同一符号で示しており、したがって個々の詳細な説明は省略する。なお、この図6に示す画素構成は特許文献1に開示されているものであるが、この特許文献1には特に画素の開口率を向上させる点についての言及はない。
特開2004−126139号公報
By the way, paying attention to the aperture ratio of the above-mentioned pixel, when trying to increase the aperture ratio, it is conceivable to adopt the pixel configuration shown in FIG. In FIG. 6, parts that perform the same functions as the parts shown in FIG. 1 already described are denoted by the same reference numerals, and therefore detailed descriptions thereof are omitted. The pixel configuration shown in FIG. 6 is disclosed in Patent Document 1. However, Patent Document 1 does not particularly mention the point of improving the aperture ratio of the pixel.
JP 2004-126139 A

図6に示す構成においては、すでに説明した図1に示す構成と比較すると、消去用トランジスタに代えて、抵抗R1 を発光維持用コンデンサC1 の両端に接続した構成になされている。そして、前記特許文献1に示された図6に示す構成によると発光駆動用トランジスタTr1は定電流動作がなされるように構成されている。   In the configuration shown in FIG. 6, as compared with the configuration shown in FIG. 1, the resistor R1 is connected to both ends of the light emission maintaining capacitor C1 instead of the erasing transistor. According to the configuration shown in FIG. 6 shown in Patent Document 1, the light emission drive transistor Tr1 is configured to perform a constant current operation.

図6に示した画素構成における画素の点灯駆動特性が図7に示されている。図7(A)に示すようにデータドライバからのデータ電圧VdataがV1 である時の発光駆動用トランジスタTr1におけるゲート・ソース間電圧を−Vgs1 とし、前記データ電圧がV2 である時の同トランジスタTr1におけるゲート・ソース間電圧は−Vgs2 であると仮定している。   FIG. 7 shows the lighting drive characteristics of the pixel in the pixel configuration shown in FIG. As shown in FIG. 7A, the gate-source voltage in the light emission drive transistor Tr1 when the data voltage Vdata from the data driver is V1 is -Vgs1, and the transistor Tr1 when the data voltage is V2. It is assumed that the voltage between the gate and the source at −Vgs2 is −Vgs2.

前記発光駆動用トランジスタTr1におけるゲート・ソース間電圧は抵抗R1 によって徐々に放電されるため、図7(A)に示す−Vgs1 および−Vgs2 で示す負方向バイアスは徐々に浅い方向に移行する。この場合Vgs−Id 特性は図7(B)に示すようになされるため、前記したデータ電圧がV1 である場合には、図7(C)に示すようにId1に対応する面積(a)が発光素子としての有機EL素子E1 により表現される階調(明るさ)であるということができる。   Since the gate-source voltage in the light emission driving transistor Tr1 is gradually discharged by the resistor R1, the negative bias shown by -Vgs1 and -Vgs2 shown in FIG. 7A gradually shifts to a shallower direction. In this case, since the Vgs-Id characteristic is as shown in FIG. 7B, when the data voltage is V1, the area (a) corresponding to Id1 is as shown in FIG. 7C. It can be said that the gradation (brightness) is expressed by the organic EL element E1 as the light emitting element.

同様に前記したデータ電圧がV2 である場合には、図7(C)に示すようにId2に対応する面積(a)+(b)が発光素子としての有機EL素子E1 により表現される階調(明るさ)であるということができる。この画素の点灯動作は1フレームもしくは1サブフレームごとに供給されるデータ電圧に基づいて繰り返される。   Similarly, in the case where the data voltage is V2, as shown in FIG. 7C, the area (a) + (b) corresponding to Id2 is expressed by the organic EL element E1 as the light emitting element. It can be said that (brightness). The lighting operation of this pixel is repeated based on the data voltage supplied every frame or every subframe.

前記した図6に示す構成によると、図1に示した画素構成に比較すると消去用トランジスタを省略することができ、またこれに基づいて消去信号線L13も省略することができる。したがって、画素の開口率を向上させることができると共に、素子の製造歩留まりを向上させることに寄与できる。しかしながら、図6に示す画素構成によると、次に示すような技術的な課題を抱えている。   According to the configuration shown in FIG. 6, the erasing transistor can be omitted as compared with the pixel configuration shown in FIG. 1, and the erasing signal line L13 can also be omitted based on this. Therefore, the aperture ratio of the pixel can be improved, and it can contribute to improving the manufacturing yield of the element. However, the pixel configuration shown in FIG. 6 has the following technical problems.

すなわち、図6に示す画素構成によると、コンデンサC1 と抵抗R1 の時定数回路によりコンデンサC1 における電荷の放電を行なっているために、1フレームもしくは1サブフレームの期間において電荷が完全に放電されずに残り、この残りの電荷が次の1フレームもしくは1サブフレームの期間の輝度に影響を与えるという問題が生ずる。この様な問題を避けるためにはコンデンサC1 における電荷の放電を速くなされるように前記時定数を小さく設定しなければならない。   That is, according to the pixel configuration shown in FIG. 6, since the charge in the capacitor C1 is discharged by the time constant circuit of the capacitor C1 and the resistor R1, the charge is not completely discharged in one frame or one subframe period. The remaining charge affects the luminance in the period of the next one frame or one subframe. In order to avoid such a problem, the time constant must be set small so that the charge in the capacitor C1 can be discharged quickly.

ところで、前記したようにコンデンサC1 と抵抗R1 による時定数を小さく設定した場合においては、図8に示すような作用により各画素の発光デューティの低下を招くという問題が発生する。   Incidentally, when the time constant by the capacitor C1 and the resistor R1 is set small as described above, there arises a problem that the light emission duty of each pixel is lowered by the action as shown in FIG.

図8は、図7に示した−Vgs1 および−Vgs2 によるEL素子の発光輝度特性を例示したものである。なお、図8に示す例は1フレーム期間ごとに各画素の発光度合いが制御される場合を示している。ここで、1フレームの期間において電荷が完全に放電されるように前記時定数を設定した場合においては、図8に−Vgs2 による発光として例示したような充放電特性になされ、これに基づいて素子の発光輝度が決定される。すなわち、図8に示す充放電特性の面積が画素の明るさを示すことになる。   FIG. 8 exemplifies the light emission luminance characteristics of the EL element according to −Vgs1 and −Vgs2 shown in FIG. The example shown in FIG. 8 shows a case where the light emission degree of each pixel is controlled every frame period. Here, in the case where the time constant is set so that the electric charge is completely discharged in the period of one frame, the charge / discharge characteristics as illustrated as light emission by -Vgs2 in FIG. Is determined. That is, the area of the charge / discharge characteristics shown in FIG. 8 indicates the brightness of the pixel.

この図8における−Vgs2 による発光特性は、前記した条件下においていわば最大の輝度特性(階調)を持たせた場合の例であって、二次曲線による充放電特性を伴うために1フレーム期間に占める面積を図に示す状態よりも大きくすることはできない。換言すれば、画素の実質的な発光デューティの低下は免れず、画素の実質的な輝度は低下する。   The light emission characteristic due to -Vgs2 in FIG. 8 is an example in the case where the maximum luminance characteristic (gradation) is given under the above-mentioned conditions. The area occupied by can not be made larger than the state shown in the figure. In other words, the substantial light emission duty of the pixel is inevitably lowered, and the substantial luminance of the pixel is lowered.

そこで、発光動作時において発光素子としてEL素子に供給する発光駆動電流の値を大きく設定することで画素の実質的な輝度低下を補償する手段を採用することも考えられる。しかしこの場合においては、発光素子の寿命を短縮させるというリスクが伴うことになる。   Therefore, it is conceivable to adopt means for compensating for a substantial decrease in luminance of the pixel by setting a large value of the light emission drive current supplied to the EL element as the light emitting element during the light emitting operation. However, in this case, there is a risk of shortening the lifetime of the light emitting element.

一方、図6に示す画素構成においては発光駆動用トランジスタTr1は定電流駆動されるがため、すでに説明した理由により発光素子としてのEL素子に対して、効果的に逆バイアス電圧を印加することは不可能である。   On the other hand, in the pixel configuration shown in FIG. 6, since the light emission driving transistor Tr1 is driven at a constant current, for the reason already described, it is possible to effectively apply a reverse bias voltage to the EL element as the light emitting element. Impossible.

この発明は、前記した技術的な問題点に着目してなされたものであり、画素の開口率ならびに実質的な発光デューティを十分に確保することができると共に、自発光素子に対して効果的に逆バイアス電圧を印加することが可能な画素構成を備えた表示パネルの駆動装置および駆動方法を提供することを課題とするものである。   The present invention has been made by paying attention to the technical problems described above, and can sufficiently ensure the aperture ratio of the pixel and the substantial light emission duty, and is effective for the self light emitting element. It is an object of the present invention to provide a driving device and a driving method for a display panel having a pixel configuration capable of applying a reverse bias voltage.

前記した課題を解決するためになされたこの発明にかかる表示パネルの駆動装置は、請求項1に記載のとおり、複数の走査選択線と複数のデータ線の各交差位置に、自発光素子をそれぞれに含む画素をマトリクス状に配置して構成された表示パネルの駆動装置であって、前記各画素には、走査ドライバからの走査選択信号を受けて、データドライバから供給されるデータ信号に基づいた電荷を発光維持用コンデンサに書き込む走査選択トランジスタと、前記発光維持用コンデンサに書き込まれた電荷に基づいて自発光素子に対して発光駆動電流を供給する発光駆動用トランジスタと、前記発光維持用コンデンサに書き込まれた前記データ信号に基づいた電荷を徐々に放電させる電荷放電素子とが具備され、前記発光駆動用トランジスタがデジタル動作領域で動作するように設定され、所定のゲート・ソース間電圧を境にしてオンまたはオフ動作するスイッチング機能が果たされるように構成されている点に特徴を有する。   The display panel drive device according to the present invention, which has been made to solve the above-described problems, has a self-luminous element at each intersection of a plurality of scan selection lines and a plurality of data lines. The display panel driving device is configured by arranging the pixels included in the matrix in a matrix, and each pixel receives a scanning selection signal from the scanning driver and is based on a data signal supplied from the data driver. A scan selection transistor that writes charge to the light emission maintaining capacitor; a light emission drive transistor that supplies a light emission drive current to the self-light emitting element based on the charge written to the light emission maintenance capacitor; and the light emission maintenance capacitor. A charge discharge element for gradually discharging charges based on the written data signal, and the light emission drive transistor is a digital It is set to operate in Le operating region, characterized in that the switching function that operates on or off by the boundary of a predetermined gate-source voltage is configured to be fulfilled.

また、前記した課題を解決するためになされたこの発明にかかる表示パネルの駆動方法は、請求項9に記載のとおり、複数の走査選択線と複数のデータ線の各交差位置に、自発光素子をそれぞれに含む画素をマトリクス状に配置して構成された表示パネルの駆動方法であって、前記各画素には、走査ドライバからの走査選択信号を受けて、データドライバから供給されるデータ信号に基づいた電荷を発光維持用コンデンサに書き込む走査選択トランジスタと、前記発光維持用コンデンサに書き込まれた電荷に基づいて自発光素子に対して発光駆動電流を供給する発光駆動用トランジスタと、前記発光維持用コンデンサに書き込まれた前記データ信号に基づいた電荷を徐々に放電させる電荷放電素子とが具備され、前記発光駆動用トランジスタがデジタル動作領域で動作するように設定されることで、所定のゲート・ソース間電圧を境にしてオンまたはオフ動作するスイッチング機能を果たすように制御される点に特徴を有する。   The display panel driving method according to the present invention, which has been made to solve the above-described problems, is characterized in that, as described in claim 9, a self-light emitting element is provided at each intersection of a plurality of scanning selection lines and a plurality of data lines. A display panel driving method in which pixels each including a pixel are arranged in a matrix, wherein each pixel receives a scanning selection signal from a scanning driver and receives a data signal supplied from a data driver. A scanning selection transistor for writing the charge based on the light-emission maintaining capacitor, a light-emission driving transistor for supplying a light-emission driving current to the self-light-emitting element based on the charge written to the light-emission maintaining capacitor, and A charge discharge element for gradually discharging charges based on the data signal written in the capacitor, and the light emission driving transistor. By being set to operate in the digital operating region, characterized in that it is controlled to perform a switching function that operates on or off by the boundary of a predetermined gate-source voltage.

以下、この発明にかかる表示パネルとその駆動装置について、図9以降に示す実施の形態に基づいて説明する。なお、以下に説明する各図においては、すでに説明した各部と同一機能を果たす部分を同一符号で示しており、その詳細な説明は適宜省略する。   Hereinafter, a display panel and a driving device thereof according to the present invention will be described based on embodiments shown in FIG. In the drawings described below, parts having the same functions as the parts already described are denoted by the same reference numerals, and detailed description thereof will be omitted as appropriate.

この発明において採用される表示パネルにおいては図9に示した画素構成が採用され、しかも、発光駆動用トランジスタTr1は定電圧動作によってスイッチング駆動されるようになされる。すなわち、図9に示した画素構成はすでに説明した図6に示した画素構成と回路構成上においては同一であるものの、図9に示した画素構成においては、発光駆動用トランジスタTr1は図4に基づいてすでに説明したデジタル動作領域に動作点が設定されている。これにより、発光駆動用トランジスタTr1は所定のゲート・ソース間電圧−Vgst を境にして、前記−Vgst よりも負方向に深いレベルにおいてはオン状態になされ、この動作領域においてはゲート・ソース間電圧の値に関係なくドレイン電流Id の値は略一定となるように作用する。   The display panel employed in the present invention employs the pixel configuration shown in FIG. 9, and the light emission drive transistor Tr1 is driven to be switched by a constant voltage operation. That is, the pixel configuration shown in FIG. 9 is the same as the already described pixel configuration shown in FIG. 6 in terms of circuit configuration, but in the pixel configuration shown in FIG. 9, the light emission drive transistor Tr1 is shown in FIG. The operating point is set in the digital operation area already described based on the above. As a result, the light emission driving transistor Tr1 is turned on at a level deeper in the negative direction than the above-Vgst with a predetermined gate-source voltage -Vgst as a boundary. In this operating region, the gate-source voltage is turned on. Regardless of the value of, the value of the drain current Id acts to be substantially constant.

図9に示した画素構成においては、1フレームもしくは1サブフレーム期間ごとのアドレス期間において、走査ドライバ12より走査選択信号Selectが走査選択トランジスタTr2に供給される。走査選択信号Selectを受けたトランジスタTr2は、データドライバ11から供給されるデータ電圧Vdataに対応した電流を発光維持用コンデンサC1 に供給し、コンデンサC1 には、前記データ電圧Vdataに対応した電荷が充電される。   In the pixel configuration shown in FIG. 9, the scan selection signal Select is supplied from the scan driver 12 to the scan selection transistor Tr2 in the address period for each frame or subframe period. The transistor Tr2 that has received the scan selection signal Select supplies a current corresponding to the data voltage Vdata supplied from the data driver 11 to the light emission maintaining capacitor C1, and the capacitor C1 is charged with a charge corresponding to the data voltage Vdata. Is done.

そして、アドレス期間の経過後において前記コンデンサC1 に充電された電荷は、このコンデンサC1 に並列接続された電荷放電素子、すなわち抵抗素子R1 を介して除々に放電される。図10(A)にその様子が示されている。図10(A)に示されたように前記コンデンサC1 には、データドライバ11から供給されるデータ電圧、例えばV1 ,V2 に応じて書込み電圧が制御され、これにより発光駆動用トランジスタTr1のゲートに対して、−Vgs1 および−Vgs2 で示されたゲート・ソース間電圧が印加されることになる。   Then, after the address period has elapsed, the charge charged in the capacitor C1 is gradually discharged through a charge discharge element connected in parallel to the capacitor C1, that is, the resistance element R1. This is shown in FIG. As shown in FIG. 10A, the capacitor C1 has a write voltage controlled in accordance with the data voltages supplied from the data driver 11, for example, V1 and V2, thereby causing the capacitor C1 to be connected to the gate of the light emission driving transistor Tr1. On the other hand, gate-source voltages indicated by -Vgs1 and -Vgs2 are applied.

そして、前記各−Vgs1 および−Vgs2 は、図10(A)に示されたようにコンデンサC1 と抵抗R1 との時定数に基づいて放電される。図10(B)には前記−Vgs1 および−Vgs2 に対応した発光駆動用トランジスタTr1のスイッチング特性を示している。このトランジスタTr1は前記したようにデジタル動作領域において動作され、所定のゲート・ソース間電圧−Vgst を境にしてオンまたはオフ動作するようになされる。すなわち、前記−Vgst よりも負方向に深いレベルにおいては、発光駆動用トランジスタTr1はオン状態になされ、それよりも浅いレベルにおいてはオフ状態になされる。   The -Vgs1 and -Vgs2 are discharged based on the time constant of the capacitor C1 and the resistor R1, as shown in FIG. FIG. 10B shows the switching characteristics of the light emission drive transistor Tr1 corresponding to -Vgs1 and -Vgs2. The transistor Tr1 is operated in the digital operation region as described above, and is turned on or off with a predetermined gate-source voltage -Vgst as a boundary. That is, at a level deeper in the negative direction than -Vgst, the light emission driving transistor Tr1 is turned on, and at a level shallower than that, it is turned off.

したがって、アドレス期間においてコンデンサC1 に対して−Vgs1 として書き込まれた電圧は、図10(A)におけるt1の経過時において前記−Vgst よりも浅いレベルとなり、図10(C)に示すように時間t1 以降においてはEL素子E1 は消灯される。すなわち、この場合においては図10(C)における面積(a)が1つの画素により表現される階調(明かるさ)を示している。   Accordingly, the voltage written as -Vgs1 to the capacitor C1 in the address period becomes a level shallower than -Vgst at the elapse of t1 in FIG. 10A, and the time t1 as shown in FIG. 10C. Thereafter, the EL element E1 is turned off. That is, in this case, the area (a) in FIG. 10C represents a gradation (brightness) expressed by one pixel.

また、アドレス期間においてコンデンサC1 に対して−Vgs2 として書き込まれた電圧は、図10(A)におけるt2の経過時において前記−Vgst よりも浅いレベルとなり、図10(C)に示すように時間t2以降においてEL素子E1 は消灯される。すなわち、この場合においては図10(C)における面積(a)+(b)が1つの画素により表現される階調(明かるさ)を示している。   Further, the voltage written as -Vgs2 to the capacitor C1 in the address period becomes a level shallower than -Vgst at the elapse of t2 in FIG. 10A, and the time t2 as shown in FIG. 10C. Thereafter, the EL element E1 is turned off. That is, in this case, the area (a) + (b) in FIG. 10C represents a gradation (brightness) expressed by one pixel.

図11は、図9に示した画素構成を備えた表示パネルを利用してなされるサブフレーム方式による階調制御の例を示したものである。この図11に示した階調制御においては、1フレーム期間を10のサブフレーム期間と、2つのダミーサブフレーム期間に分割されている。そして図11に示した例においては、第1〜第10のサブフレームの各スタート時点、およびダミーサブフレームのスタート時点において、放電制御パルスが出力され、発光維持用コンデンサC1 に残されている電荷を放電させる動作が実行される。このような動作は表示パネルに配列された走査選択線の第1ライン(1stライン)から第Nライン(Nthライン)ごとに順次実行される。   FIG. 11 shows an example of gradation control by a sub-frame method performed using a display panel having the pixel configuration shown in FIG. In the gradation control shown in FIG. 11, one frame period is divided into 10 subframe periods and two dummy subframe periods. In the example shown in FIG. 11, a discharge control pulse is output at each start time of the first to tenth subframes and at the start time of the dummy subframe, and the charge remaining in the light emission sustaining capacitor C1. The operation of discharging is performed. Such an operation is sequentially executed for each of the first selection line (1st line) to the Nth line (Nth line) of the scanning selection lines arranged on the display panel.

図12はコンデンサC1 に残された電荷を放電させる電荷放電期間を設定する画素の電位状態を示したものである。この電荷放電期間においては、走査選択トランジスタTr2のソースにはアノード側電源Vaが供給され、またトランジスタTr2のゲートには、これをオン動作させる走査選択信号Selectが供給されるようになされる。したがって、前記コンデンサC1 の両端はアノード側電源Vaにより同電位になされ、コンデンサC1 における電荷は放電状態になされる。   FIG. 12 shows the potential state of the pixel for setting the charge discharge period for discharging the charge remaining in the capacitor C1. In this charge discharge period, the anode side power supply Va is supplied to the source of the scan selection transistor Tr2, and the scan selection signal Select for turning on the transistor Tr2 is supplied to the gate of the transistor Tr2. Therefore, both ends of the capacitor C1 are set to the same potential by the anode side power supply Va, and the electric charge in the capacitor C1 is discharged.

このような動作を実行させることで、1つ前のサブフレームにおけるEL素子の点灯制御において残された電荷が放電され、次の1サブフレーム期間における画素の点灯輝度に影響を与えるのを防止することができる。   By performing such an operation, it is possible to prevent the remaining charge in the lighting control of the EL element in the previous subframe from being discharged and affecting the lighting luminance of the pixel in the next one subframe period. be able to.

図11に戻り、前記各サブフレームにおいては、前記した放電制御パルスの出力直後において、書き込み制御パルスが出力される。これにより、図9に示す走査選択トランジスタTr2は走査選択状態(オン状態)になされ、当該トランジスタTr2を介してデータドライバ11からのデータ電圧Vdataに対応した動作電圧(発光駆動用トランジスタTr1に印加されるゲート・ソース間電圧)が発光維持用コンデンサC1 に書き込まれる。この時に書き込まれた動作電圧のレベルによって、発光駆動用トランジスタTr1のオン期間が設定され、階調制御が実現されることは既に説明したとおりである。   Returning to FIG. 11, in each subframe, the write control pulse is output immediately after the discharge control pulse is output. As a result, the scan selection transistor Tr2 shown in FIG. 9 is brought into the scan selection state (ON state), and the operation voltage corresponding to the data voltage Vdata from the data driver 11 (applied to the light emission driving transistor Tr1) is applied via the transistor Tr2. (The gate-source voltage) is written into the light emission sustaining capacitor C1. As described above, the on period of the light emission driving transistor Tr1 is set according to the level of the operating voltage written at this time, and the gradation control is realized.

一方、図11に示すダミーサブフレーム期間においては、2つのサブフレーム期間にわたり各画素は非点灯状態になされ、そのうち全ての画素が非点灯状態になされる期間において、図11に示したように逆バイアス印加期間が設定される。図13は逆バイアス印加期間における画素の電位設定状態を示したものであり、この状態においては、発光駆動用トランジスタTr1のソース側に前記したカソード側電源Vcの電位が印加され、またEL素子E1 のカソード側に前記したアノード側電源Vaの電位が印加される。   On the other hand, in the dummy sub-frame period shown in FIG. 11, each pixel is in a non-lighting state over two sub-frame periods, and in the period in which all the pixels are in a non-lighting state, as shown in FIG. A bias application period is set. FIG. 13 shows the potential setting state of the pixel during the reverse bias application period. In this state, the potential of the cathode side power source Vc is applied to the source side of the light emission driving transistor Tr1, and the EL element E1 is applied. The potential of the anode-side power supply Va is applied to the cathode side.

この時、前記走査選択トランジスタTr2のゲートには、これをオン動作させる走査選択信号Selectが供給されると共に、トランジスタTr2のソースには、発光駆動用トランジスタTr1がオン動作される電位、すなわちトランジスタTr1のゲート・ソース間に例えば図9に示す−Vgs2 を与えるデータ電圧を供給するようになされる。   At this time, the scan selection signal Select for turning on the gate is supplied to the gate of the scan selection transistor Tr2, and the potential at which the light emission driving transistor Tr1 is turned on, that is, the transistor Tr1 is supplied to the source of the transistor Tr2. For example, a data voltage giving −Vgs2 shown in FIG. 9 is supplied between the gate and the source.

したがって、発光駆動用トランジスタTr1は定電圧動作により、そのソース・ドレイン間の抵抗値はきわめて低い状態になされ、自発光素子としてのEL素子E1 に対して、1フレーム期間ごとに効果的に逆バイアス電圧を与えることができる。したがって、EL素子に代表される自発光素子の延命効果を期待することができる。   Therefore, the light emission driving transistor Tr1 is brought into a very low resistance value between its source and drain by constant voltage operation, and is effectively reverse-biased for each frame period with respect to the EL element E1 as a self-light emitting element. Voltage can be applied. Therefore, the life extension effect of the self-luminous element represented by the EL element can be expected.

図14(A)は、図11に基づいて説明したように1サブフレームごとに発光維持用コンデンサC1 の放電動作と、これに続き前記コンデンサC1 に対してデータ電圧Vdataに対応した電荷を書き込むデータ書込み期間を備えた場合における画素の好ましい発光駆動状態を示したものである。なお図14(B)は、この時に前記したデジタル動作領域において動作する発光駆動用トランジスタTr1のスイッチング特性を示しており、これはすでに説明した図10(B)と同様の特性を示している。   FIG. 14A shows the discharge operation of the light emission sustaining capacitor C1 for each subframe as described with reference to FIG. 11, and the subsequent data for writing the charge corresponding to the data voltage Vdata to the capacitor C1. A preferable light emission driving state of a pixel in a case where an address period is provided is shown. FIG. 14B shows the switching characteristics of the light emission driving transistor Tr1 operating in the above-described digital operation region at this time, and this shows the same characteristics as already described with reference to FIG. 10B.

この図14に示した例においては、発光維持用コンデンサC1 に書き込まれる最大レベルの電荷量の状態において、前記コンデンサC1 と抵抗R1 による時定数回路の放電特性が、1サブフレームの期間以上となるように設定されている。すなわち、図14(A)において、コンデンサC1 に書き込まれる最大レベルの電荷量が−Vgs2 に対応するものであると仮定した場合、好ましくは前記−Vgs2 の放電特性は1サブフレームの最後の時点で、発光駆動用トランジスタTr1のスイッチング動作点−Vgst に相当するレベルが残存するように設定される。   In the example shown in FIG. 14, the discharge characteristic of the time constant circuit formed by the capacitor C1 and the resistor R1 is equal to or longer than the period of one subframe in the state of the maximum amount of charge written to the light emission maintaining capacitor C1. Is set to That is, in FIG. 14A, when it is assumed that the maximum amount of charge written in the capacitor C1 corresponds to -Vgs2, the discharge characteristic of -Vgs2 is preferably at the end of one subframe. The level corresponding to the switching operation point −Vgst of the light emission driving transistor Tr1 is set to remain.

前記したような設定状態によると、コンデンサC1 に対して最大レベルの電荷量−Vgs2 を書き込んだ場合においては、図14(A)に示すようにデータの書込み時点から、時間t2 に至る期間にわたり、自発光素子としてのEL素子に対して定電圧動作による発光駆動電流を供給することができる。すなわち、図14(A)に示すように1サブフレームの期間をcとした場合、面積(a)+(b)に該当する期間dを発光デューティとして設定することができ、そのデューティ比はd/cであるということができる。   According to the setting state as described above, when the maximum amount of charge −Vgs2 is written to the capacitor C1, as shown in FIG. 14 (A), over the period from the data writing time to the time t2. A light emission driving current by a constant voltage operation can be supplied to the EL element as the self-light emitting element. That is, as shown in FIG. 14A, when the period of one subframe is c, the period d corresponding to the area (a) + (b) can be set as the light emission duty, and the duty ratio is d / C.

なお、図14(A)に示すように、コンデンサC1 に対して、例えば電荷量−Vgs1 を書き込んだ場合においては、データの書込み時点から時間t1 に至る期間にわたり、EL素子に対して定電圧動作による発光駆動電流を供給することができる。この場合においては面積(a)がこの画素により表現される階調(明かるさ)であるということができる。   As shown in FIG. 14A, for example, when a charge amount -Vgs1 is written to the capacitor C1, the constant voltage operation is performed on the EL element over a period from the data writing time to time t1. The light emission driving current can be supplied. In this case, it can be said that the area (a) is a gradation (brightness) represented by this pixel.

図14に示した画素の点灯動作によると、1サブフレームごとにコンデンサC1 の電荷を放電させるという動作が必要になるものの、EL素子の発光デューティを大幅に向上させることができる。この場合、コンデンサC1 に蓄積された電荷の放電にかかわらず、その電荷量が所定以上(絶対値が前記スイッチング動作点−Vgst に相当するレベル以上)である場合には、ほぼ一定の駆動電流(ドレイン電流Id)をEL素子に流すことができる。   According to the lighting operation of the pixel shown in FIG. 14, although the operation of discharging the charge of the capacitor C1 every subframe is required, the light emission duty of the EL element can be greatly improved. In this case, regardless of the discharge of the charge accumulated in the capacitor C1, if the charge amount is not less than a predetermined value (the absolute value is not less than the level corresponding to the switching operation point -Vgst), a substantially constant drive current ( A drain current Id) can be passed through the EL element.

したがって、図14に示したように画素の階調表現に寄与する(a)および(b)で示した面積を確保することができ、図8に示したように二次曲線による充放電特性を伴う階調制御に比較すると、画素の実質的な発光デューティをさらに大幅に向上させることができる。しかも、各画素は図9に示したように比較的単純な回路構成とすることができるので、画素の開口率も十分に確保することが可能となる。   Therefore, the area shown in (a) and (b) that contributes to the gradation expression of the pixel as shown in FIG. 14 can be secured, and the charge / discharge characteristics by the quadratic curve as shown in FIG. Compared with the accompanying gradation control, the substantial light emission duty of the pixel can be further greatly improved. In addition, since each pixel can have a relatively simple circuit configuration as shown in FIG. 9, a sufficient aperture ratio of the pixel can be secured.

次に図15(A)は、前記発光維持用コンデンサC1 に書き込まれる最大レベルの電荷量の状態において、前記コンデンサC1 と抵抗R1 による時定数回路の放電が、あえて1サブフレームの期間内で終了するように設定した例を示している。なお図15(B)は、この時に前記したデジタル動作領域において動作する発光駆動用トランジスタTr1のスイッチング特性を示しており、これはすでに説明した図10(B)と同様の特性を示している。   Next, FIG. 15A shows that the discharge of the time constant circuit by the capacitor C1 and the resistor R1 is intentionally terminated within one subframe period in the state of the maximum amount of charge written in the light emission maintaining capacitor C1. The example set to do is shown. Note that FIG. 15B shows the switching characteristics of the light emission drive transistor Tr1 operating in the digital operation region at this time, and this shows the same characteristics as FIG. 10B already described.

この図15に示した動作例によると、コンデンサC1 に対して最大レベルの電荷量である−Vgs2 に対応する電荷を書き込んだ場合において、図15(A)に示すようにデータの書込み時点から、時間t2 に至る期間にわたり、自発光素子としてのEL素子に対して定電圧動作による発光駆動電流を供給することができる。すなわち、図15(A)に示すように1サブフレームの期間をcとした場合、面積(a)+(b)に該当する期間d′を発光デューティとして設定することができ、そのデューティ比はd′/cであるということができる。   According to the operation example shown in FIG. 15, when a charge corresponding to -Vgs2 which is the maximum amount of charge is written to the capacitor C1, as shown in FIG. Over the period up to time t2, the light emission driving current by the constant voltage operation can be supplied to the EL element as the self light emitting element. That is, as shown in FIG. 15A, when the period of one subframe is c, the period d ′ corresponding to the area (a) + (b) can be set as the light emission duty, and the duty ratio is It can be said that d ′ / c.

なお、図15(A)に示すように、コンデンサC1 に対して例えば−Vgs1 に対応する電荷量を書き込んだ場合においては、データの書込み時点から時間t1 に至る期間にわたり、EL素子に対して定電圧動作による発光駆動電流を供給することができる。この場合においては面積(a)がこの画素により表現される階調(明かるさ)であるということができる。   As shown in FIG. 15A, when a charge amount corresponding to, for example, -Vgs1 is written to the capacitor C1, the EL element is constant over the period from the data write time to time t1. A light emission driving current by voltage operation can be supplied. In this case, it can be said that the area (a) is a gradation (brightness) expressed by this pixel.

図15に示した画素の点灯動作によると、1サブフレームごとにコンデンサC1 に残された電荷を放電させるという動作は不要になり、それ故、画素の点灯制御の簡素化を図ることができる。一方、図15に示した画素の点灯動作においては、図14に示した画素の点灯動作に比較すると、その発光デューティがある程度低下することはやむをえない。しかしながら、画素の点灯期間中においては、ほぼ一定の駆動電流(ドレイン電流Id)に基づくEL素子の発光輝度を確保することができる。したがって、図8に示したように二次曲線による充放電特性を伴う階調制御に比較すると、画素の実質的な発光デューティを大幅に向上させることが可能となる。   According to the lighting operation of the pixel shown in FIG. 15, the operation of discharging the charge remaining in the capacitor C1 every subframe becomes unnecessary, and therefore the lighting control of the pixel can be simplified. On the other hand, in the lighting operation of the pixel shown in FIG. 15, it is unavoidable that the light emission duty is reduced to some extent as compared with the lighting operation of the pixel shown in FIG. However, the light emission luminance of the EL element based on a substantially constant driving current (drain current Id) can be ensured during the lighting period of the pixel. Therefore, the substantial light emission duty of the pixel can be significantly improved as compared with the gradation control with charge / discharge characteristics by the quadratic curve as shown in FIG.

以上説明した実施の形態においては、発光駆動用トランジスタTr1として、図9に示したようにpチャンネル型TFTが用いられているが、これに代えてnチャンネル型TFTを用いることができる。図16はその場合において採用し得る画素構成を示したものである。nチャンネル型TFTからなる発光駆動用トランジスタTr1のドレインとアノード側電源Vaとの間には、自発光素子としてのEL素子E1 が挿入接続されており、またトランジスタTr1のソースはカソード側電源Vcに接続されている。そして、発光維持用コンデンサC1 と抵抗R1 は、それぞれトランジスタTr1のゲートとソースの間に接続された構成にされている。   In the embodiment described above, a p-channel TFT is used as the light emission drive transistor Tr1 as shown in FIG. 9, but an n-channel TFT can be used instead. FIG. 16 shows a pixel configuration that can be employed in that case. An EL element E1 as a self-luminous element is inserted and connected between the drain of the light emission driving transistor Tr1 made of an n-channel TFT and the anode side power supply Va, and the source of the transistor Tr1 is connected to the cathode side power supply Vc. It is connected. The light emission maintaining capacitor C1 and the resistor R1 are connected between the gate and the source of the transistor Tr1, respectively.

また、前記した実施の形態においては、図11および図14に示したように、1サブフレームの最初において、発光維持用コンデンサC1 に残された電荷を放電させるようにしているが、この電荷の放電動作は1サブフレームの最後において実行させるようにしてもよい。さらに前記した実施の形態においては、1フレーム期間を複数のサブフレームに分割して、各サブフレームごとに画素の点灯制御を実行するようにしているが、これは1フレーム期間ごとに実行させることもできる。   In the above-described embodiment, as shown in FIGS. 11 and 14, the charge remaining in the light emission maintaining capacitor C1 is discharged at the beginning of one subframe. The discharge operation may be executed at the end of one subframe. Further, in the above-described embodiment, one frame period is divided into a plurality of subframes, and pixel lighting control is executed for each subframe. However, this is executed for each frame period. You can also.

さらにまた、以上説明した実施の形態においては、自発光素子として有機EL素子を用いているが、この自発光素子は有機EL素子に限らず、駆動電流に対応して発光輝度が決定される電流依存性の素子を利用した場合においても、前記と同様の作用効果を得ることができる。そして、前記した表示パネルの駆動装置は冒頭において記述した携帯電話機や携帯型情報端末機のほか、この種の表示装置を必要とする種々の電子機器に採用することによって、すでに説明した作用効果をそのまま享受することができる。   Furthermore, in the embodiment described above, an organic EL element is used as the self-light-emitting element. However, the self-light-emitting element is not limited to the organic EL element, and a current whose light emission luminance is determined according to the drive current. Even when a dependent element is used, the same effect as described above can be obtained. The above-described display panel driving device can be applied to various electronic devices that require this type of display device in addition to the mobile phone and the portable information terminal described at the beginning, so that the functions and effects described above can be obtained. You can enjoy it as it is.

従来のSES駆動方式による画素の例を示した回路構成図である。It is the circuit block diagram which showed the example of the pixel by the conventional SES drive system. 図1に示した画素構成における発光駆動用トランジスタを定電流駆動させることで、時間階調表現を実現させる例を示した点灯駆動特性図である。FIG. 2 is a lighting drive characteristic diagram showing an example in which time gradation expression is realized by driving a light emission drive transistor in the pixel configuration shown in FIG. 1 at a constant current. 図1に示した画素構成における発光駆動用トランジスタを定電流駆動させると共に、アナログ階調表現を実現させる例を示した点灯駆動特性図である。FIG. 2 is a lighting drive characteristic diagram showing an example in which the light emission drive transistor in the pixel configuration shown in FIG. 図1に示した画素構成における発光駆動用トランジスタを定電圧駆動させると共に、時間階調表現を実現させる例を示した点灯駆動特性図である。FIG. 2 is a lighting drive characteristic diagram showing an example in which a light emission driving transistor in the pixel configuration shown in FIG. 1 is driven at a constant voltage and time gradation expression is realized. 画素を構成する自発光素子の延命効果を図る画素構成の例を示した回路構成図である。It is the circuit block diagram which showed the example of the pixel structure which aims at the life extension effect of the self-light-emitting element which comprises a pixel. 従来の他の画素構成例を示した回路構成図である。It is a circuit block diagram which showed the other conventional pixel structural example. 図6に示した画素構成における点灯駆動特性図である。FIG. 7 is a lighting drive characteristic diagram in the pixel configuration shown in FIG. 6. 図6に示した画素構成における発光デューティの状況を示した点灯駆動特性図である。FIG. 7 is a lighting drive characteristic diagram illustrating a state of light emission duty in the pixel configuration illustrated in FIG. 6. この発明にかかる表示パネルに採用される画素構成を示した回路構成図である。It is a circuit block diagram which showed the pixel structure employ | adopted as the display panel concerning this invention. 図9に示した画素構成における点灯駆動特性図である。FIG. 10 is a lighting drive characteristic diagram in the pixel configuration shown in FIG. 9. 図9に示した画素構成を備えた表示パネルを利用してなされるサブフレーム方式による階調制御の例を示したタイミング図である。FIG. 10 is a timing diagram illustrating an example of gradation control by a subframe method performed using a display panel having the pixel configuration illustrated in FIG. 9. 図9に示した画素構成においてなされる電荷放電期間の状態図である。FIG. 10 is a state diagram of a charge discharge period performed in the pixel configuration shown in FIG. 9. 図9に示した画素構成においてなされる逆バイアス電圧印加期間の状態図である。FIG. 10 is a state diagram of a reverse bias voltage application period performed in the pixel configuration illustrated in FIG. 9. 図9に示した画素構成においてなされる第1の点灯駆動特性図である。FIG. 10 is a first lighting drive characteristic diagram made in the pixel configuration shown in FIG. 9. 図9に示した画素構成においてなされる第2の点灯駆動特性図である。FIG. 10 is a second lighting drive characteristic diagram made in the pixel configuration shown in FIG. 9. 図9に示した画素構成に代わる他の画素構成の例を示した回路構成図である。FIG. 10 is a circuit configuration diagram illustrating an example of another pixel configuration in place of the pixel configuration illustrated in FIG. 9.

符号の説明Explanation of symbols

10 画素
11 データドライバ
12 走査ドライバ
13 消去ドライバ
C1 発光維持用コンデンサ
E1 自発光素子(有機EL素子)
L11 データ線
L12 走査選択線
L13 消去信号線
R1 抵抗
Tr1 発光駆動用トランジスタ
Tr2 走査選択トランジスタ(データ書込み用トランジスタ)
Tr3 消去用トランジスタ
10 pixels 11 data drivers 12 scan drivers 13 erasure drivers C1 light emission maintaining capacitors E1 self-luminous elements (organic EL elements)
L11 Data line L12 Scan selection line L13 Erase signal line R1 Resistance Tr1 Light emission drive transistor Tr2 Scan selection transistor (data write transistor)
Tr3 erase transistor

Claims (10)

複数の走査選択線と複数のデータ線の各交差位置に、自発光素子をそれぞれに含む画素をマトリクス状に配置して構成された表示パネルの駆動装置であって、前記各画素には、
走査ドライバからの走査選択信号を受けて、データドライバから供給されるデータ信号に基づいた電荷を発光維持用コンデンサに書き込む走査選択トランジスタと、
前記発光維持用コンデンサに書き込まれた電荷に基づいて自発光素子に対して発光駆動電流を供給する発光駆動用トランジスタと、
前記発光維持用コンデンサに書き込まれた前記データ信号に基づいた電荷を徐々に放電させる電荷放電素子とが具備され、
前記発光駆動用トランジスタがデジタル動作領域で動作するように設定され、所定のゲート・ソース間電圧を境にしてオンまたはオフ動作するスイッチング機能が果たされるように構成されていることを特徴とする表示パネルの駆動装置。
A drive device for a display panel configured by arranging pixels each including a self-luminous element in a matrix at each intersection of a plurality of scanning selection lines and a plurality of data lines, each pixel including:
A scan selection transistor that receives a scan selection signal from the scan driver and writes a charge based on the data signal supplied from the data driver to the light emission maintaining capacitor;
A light emission drive transistor for supplying a light emission drive current to the self light emitting element based on the charge written in the light emission maintaining capacitor;
A charge discharge element that gradually discharges the charge based on the data signal written to the capacitor for maintaining light emission,
The display is characterized in that the light emission driving transistor is set so as to operate in a digital operation region, and is configured to perform a switching function of turning on or off with a predetermined gate-source voltage as a boundary. Panel drive device.
前記電荷放電素子が発光維持用コンデンサに並列接続された抵抗素子であり、当該抵抗素子が前記発光維持用コンデンサと共に時定数回路を構成し、前記コンデンサに書き込まれる最大レベルの電荷量の状態における前記時定数回路の放電特性が、1フレームもしくは1サブフレームの期間以上となるように設定されていることを特徴とする請求項1に記載された表示パネルの駆動装置。   The charge discharge element is a resistance element connected in parallel to a light emission maintaining capacitor, and the resistance element constitutes a time constant circuit together with the light emission maintenance capacitor, and the charge in the state of the maximum amount of charge written to the capacitor 2. The display panel driving device according to claim 1, wherein the discharge characteristic of the time constant circuit is set to be equal to or longer than a period of one frame or one subframe. 前記データ信号に基づいて発光維持用コンデンサに書き込まれた電荷に応じて、1フレームもしくは1サブフレームの期間内における前記自発光素子の発光期間が決定されるように構成されていることを特徴とする請求項1または請求項2に記載された表示パネルの駆動装置。   The light emission period of the self-light emitting element is determined within a period of one frame or one subframe according to the electric charge written in the light emission maintaining capacitor based on the data signal. The display panel drive device according to claim 1 or 2. 前記発光維持用コンデンサに対して、前記データ信号に基づいた電荷を書き込む直前に、前記発光維持用コンデンサの電荷を放電させる電荷放電期間が設定されるように構成したことを特徴とする請求項1ないし請求項3のいずれか1項に記載された表示パネルの駆動装置。   The charge discharge period for discharging the charge of the light emission sustaining capacitor is set to the light emission sustaining capacitor immediately before the charge based on the data signal is written. The display panel driving device according to any one of claims 3 to 4. 前記電荷放電期間においては、前記走査選択トランジスタを介して前記発光維持用コンデンサの両端が同電位となる電位を印加する動作が実行されることを特徴とする請求項4に記載された表示パネルの駆動装置。   5. The display panel according to claim 4, wherein in the charge discharging period, an operation of applying a potential at which both ends of the light emission sustaining capacitor have the same potential is performed through the scan selection transistor. Drive device. 前記発光駆動用トランジスタをオン動作させると共に、当該発光駆動用トランジスタを介して前記自発光素子の発光時とは逆方向の電位を前記自発光素子に対して印加する逆バイアス電圧印加期間が設定されるように構成したことを特徴とする請求項1ないし請求項5のいずれか1項に記載された表示パネルの駆動装置。   A reverse bias voltage application period is set for turning on the light emission driving transistor and applying a potential in the opposite direction to the light emission of the self light emitting element via the light emission driving transistor. 6. The display panel drive device according to claim 1, wherein the display panel drive device is configured as described above. 前記自発光素子は、少なくても一層以上の発光機能層を有する有機EL素子によって構成されていることを特徴とする請求項1ないし請求項6のいずれか1項に記載された表示パネルの駆動装置。   The display panel drive according to claim 1, wherein the self-light-emitting element is configured by an organic EL element having at least one light-emitting functional layer. apparatus. 請求項1ないし請求項7のいずれか1項に記載された表示パネルの駆動装置を搭載したことを特徴とする電子機器。   An electronic device comprising the display panel driving device according to claim 1. 複数の走査選択線と複数のデータ線の各交差位置に、自発光素子をそれぞれに含む画素をマトリクス状に配置して構成された表示パネルの駆動方法であって、前記各画素には、
走査ドライバからの走査選択信号を受けて、データドライバから供給されるデータ信号に基づいた電荷を発光維持用コンデンサに書き込む走査選択トランジスタと、
前記発光維持用コンデンサに書き込まれた電荷に基づいて自発光素子に対して発光駆動電流を供給する発光駆動用トランジスタと、
前記発光維持用コンデンサに書き込まれた前記データ信号に基づいた電荷を徐々に放電させる電荷放電素子とが具備され、
前記発光駆動用トランジスタがデジタル動作領域で動作するように設定されることで、所定のゲート・ソース間電圧を境にしてオンまたはオフ動作するスイッチング機能を果たすように制御されることを特徴とする表示パネルの駆動方法。
A driving method of a display panel configured by arranging pixels each including a self-light emitting element in a matrix at each intersection of a plurality of scanning selection lines and a plurality of data lines, each pixel including:
A scan selection transistor that receives a scan selection signal from the scan driver and writes a charge based on the data signal supplied from the data driver to the light emission maintaining capacitor;
A light emission drive transistor for supplying a light emission drive current to the self light emitting element based on the charge written in the light emission maintaining capacitor;
A charge discharge element that gradually discharges the charge based on the data signal written to the capacitor for maintaining light emission,
The light emission driving transistor is set to operate in a digital operation region, and is controlled to perform a switching function of turning on or off with a predetermined gate-source voltage as a boundary. Driving method of display panel.
前記電荷放電素子が発光維持用コンデンサに並列接続された抵抗素子であり、当該抵抗素子が前記発光維持用コンデンサと共に時定数回路を構成し、前記コンデンサに書き込まれる最大レベルの電荷量の状態における前記時定数回路の放電特性が、1フレームもしくは1サブフレームの期間以上となるように設定されていることを特徴とする請求項9に記載された表示パネルの駆動方法。   The charge discharge element is a resistance element connected in parallel to a light emission maintaining capacitor, and the resistance element constitutes a time constant circuit together with the light emission maintenance capacitor, and the charge in the state of the maximum amount of charge written to the capacitor 10. The display panel driving method according to claim 9, wherein the discharge characteristic of the time constant circuit is set to be equal to or longer than a period of one frame or one subframe.
JP2004306455A 2004-10-21 2004-10-21 Driver of display panel, electronic equipment mounted with this driver and driving method of display panel Pending JP2006119326A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004306455A JP2006119326A (en) 2004-10-21 2004-10-21 Driver of display panel, electronic equipment mounted with this driver and driving method of display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004306455A JP2006119326A (en) 2004-10-21 2004-10-21 Driver of display panel, electronic equipment mounted with this driver and driving method of display panel

Publications (1)

Publication Number Publication Date
JP2006119326A true JP2006119326A (en) 2006-05-11

Family

ID=36537276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004306455A Pending JP2006119326A (en) 2004-10-21 2004-10-21 Driver of display panel, electronic equipment mounted with this driver and driving method of display panel

Country Status (1)

Country Link
JP (1) JP2006119326A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011503645A (en) * 2007-11-02 2011-01-27 グローバル オーエルイーディー テクノロジー リミティド ライアビリティ カンパニー LED display with control circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241057A (en) * 1995-03-03 1996-09-17 Tdk Corp Image display device
JP2001183996A (en) * 1999-12-22 2001-07-06 Tdk Corp Image display device and driving method for thin film display element
JP2002072923A (en) * 2000-08-31 2002-03-12 Sharp Corp Electro-optic element
JP2002297097A (en) * 2001-03-30 2002-10-09 Hitachi Ltd Display device and drive method therefor
JP2003043949A (en) * 2001-07-30 2003-02-14 Advanced Display Inc Planar display device
JP2004117648A (en) * 2002-09-25 2004-04-15 Tohoku Pioneer Corp Driving-gear of light emitting display panel
WO2005059883A2 (en) * 2003-12-11 2005-06-30 Centre National De La Recherche Scientifique Electronic control cell for an active matrix display organic electroluminescent diode and methods for the operation thereof and display

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08241057A (en) * 1995-03-03 1996-09-17 Tdk Corp Image display device
JP2001183996A (en) * 1999-12-22 2001-07-06 Tdk Corp Image display device and driving method for thin film display element
JP2002072923A (en) * 2000-08-31 2002-03-12 Sharp Corp Electro-optic element
JP2002297097A (en) * 2001-03-30 2002-10-09 Hitachi Ltd Display device and drive method therefor
JP2003043949A (en) * 2001-07-30 2003-02-14 Advanced Display Inc Planar display device
JP2004117648A (en) * 2002-09-25 2004-04-15 Tohoku Pioneer Corp Driving-gear of light emitting display panel
WO2005059883A2 (en) * 2003-12-11 2005-06-30 Centre National De La Recherche Scientifique Electronic control cell for an active matrix display organic electroluminescent diode and methods for the operation thereof and display
JP2007518112A (en) * 2003-12-11 2007-07-05 サーントル ナスィヨナル ドゥ ラ ルシェルシュ スイヤンティフィック (セ エヌ エール エス) Electronic control cell of organic light-emitting diode in active matrix display, its operating method and display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011503645A (en) * 2007-11-02 2011-01-27 グローバル オーエルイーディー テクノロジー リミティド ライアビリティ カンパニー LED display with control circuit
JP2013101351A (en) * 2007-11-02 2013-05-23 Global Oled Technology Llc Led display with control circuit

Similar Documents

Publication Publication Date Title
JP5190386B2 (en) Pixel and organic light emitting display using the same
KR100858618B1 (en) Organic light emitting display and driving method thereof
EP1939846B1 (en) Display device and driving method thereof
US20050219170A1 (en) Drive device and drive method of light emitting display panel
JP2010008521A (en) Display device
US7259593B2 (en) Unit circuit, method of controlling unit circuit, electronic device, and electronic apparatus
US11120741B2 (en) Display device and method for driving same
JP5392963B2 (en) Electro-optical device and electronic apparatus
JP2006300980A (en) Electronic circuit, and driving method, electrooptical device, and electronic apparatus thereof
KR100578791B1 (en) Light emitting display device and driving method thereof
KR101202039B1 (en) Pixel Circuit of Organic Light Emitting Display
JP2011008053A (en) Method of driving light emitting device, light emitting device, and electronic equipment
JP2006227239A (en) Display device and display method
JP5369578B2 (en) Pixel circuit driving method, light emitting device, and electronic apparatus
JP5374976B2 (en) Pixel circuit driving method, light emitting device, and electronic apparatus
JP2010276783A (en) Active matrix type display
JP2010262251A (en) Driving method of unit circuit, electrooptical device, and electronic equipment
JP5282970B2 (en) Display device, driving method thereof, and electronic apparatus
JP5332454B2 (en) Pixel circuit driving method, light emitting device, and electronic apparatus
JP5019217B2 (en) Active matrix display device and driving method thereof
JP2012027277A (en) Display and driving method thereof
JP2006119326A (en) Driver of display panel, electronic equipment mounted with this driver and driving method of display panel
JP2006058800A (en) Light emitting display device, electronic equipment loaded with device, and driving method for light emitting display device
JP5369552B2 (en) Pixel circuit driving method, light emitting device, and electronic apparatus
JP5474870B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110707