JP5474870B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP5474870B2
JP5474870B2 JP2011110122A JP2011110122A JP5474870B2 JP 5474870 B2 JP5474870 B2 JP 5474870B2 JP 2011110122 A JP2011110122 A JP 2011110122A JP 2011110122 A JP2011110122 A JP 2011110122A JP 5474870 B2 JP5474870 B2 JP 5474870B2
Authority
JP
Japan
Prior art keywords
power supply
period
transistor
line
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011110122A
Other languages
Japanese (ja)
Other versions
JP2011209738A (en
Inventor
貴士 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intellectual Keystone Technology LLC
Original Assignee
Intellectual Keystone Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intellectual Keystone Technology LLC filed Critical Intellectual Keystone Technology LLC
Priority to JP2011110122A priority Critical patent/JP5474870B2/en
Publication of JP2011209738A publication Critical patent/JP2011209738A/en
Application granted granted Critical
Publication of JP5474870B2 publication Critical patent/JP5474870B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Description

本発明は、例えば発光ダイオードに代表される電気光学素子等の被駆動素子を駆動するのに用いられる電子回路、その駆動方法、電気光学装置、及び電子機器に関する。   The present invention relates to an electronic circuit used for driving a driven element such as an electro-optical element typified by a light-emitting diode, a driving method thereof, an electro-optical device, and an electronic apparatus.

近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる有機発光ダイオード(Organic Light Emitting Diode、以下適宜「OLED素子」と略称する)素子が注目されている。このOLED素子は、自発光型であるために視野角依存性が少なく、また、バックライトや反射光が不要であるために低消費電力化や薄型化に向いているなど、表示パネルとして優れた特性を有している。
ここで、OLED素子は、液晶素子のように電圧保持性を有さず、電流が途絶えると、発光状態が維持できなくなる電流型の被駆動素子である。このため、OLED素子をアクティブ・マトリクス方式で駆動する場合、書込期間において、画素の階調に応じたデータ電圧を駆動トランジスタのゲートに書き込んで、当該データ電圧を容量素子などにより保持し、当該ゲート電圧に応じた電流を駆動トランジスタがOLED素子に流し続ける事が一般的となっている(非特許文献1参照)。
In recent years, organic light emitting diodes (hereinafter referred to as “OLED elements”) elements called organic electroluminescence elements and light emitting polymer elements have attracted attention as next-generation light-emitting devices that replace liquid crystal elements. Since this OLED element is a self-luminous type, it has less viewing angle dependence, and since it does not require a backlight or reflected light, it is suitable for low power consumption and thinning. It has characteristics.
Here, the OLED element is a current-type driven element that does not have voltage holdability like a liquid crystal element and cannot maintain a light emitting state when current is interrupted. Therefore, when the OLED element is driven by the active matrix method, a data voltage corresponding to the gradation of the pixel is written to the gate of the driving transistor in the writing period, and the data voltage is held by a capacitor element or the like. In general, a drive transistor continuously causes a current corresponding to a gate voltage to flow through an OLED element (see Non-Patent Document 1).

ヨシフミ タナダ(Yoshifumi Tanada),外8名,「4.3インチ VGA 振幅変調OLEDディスプレイの新駆動方法(A.4.3-in.VGA(188ppi) AMOLED Display with New Driving Method)」,2004年 SIDダイジェスト(04 SID Digest),(米国),p.1398−1401(Figure1参照)Yoshifumi Tanada, 8 others, “A.4.3-in.VGA (188ppi) AMOLED Display with New Driving Method”, 2004 SID Digest (04 SID) Digest), (USA), p.1398-1401 (see Figure 1)

ところで、上述のような電圧書き込み方式では、書込期間においてデータ電圧が書き込まれる。この過程で駆動トランジスタの閾値電圧を越えると、駆動電流がOLED素子に流れる。電源線には配線抵抗があるので、駆動電流が流れると電源線の電位が変動する。しかしながら、容量素子の一方の端子と駆動トランジスタのソースが電源線に接続されている場合、書込期間において電源線の電位が変動すると、容量素子の両端の保持される電圧が変動することになり、発光期間において正確な輝度でOLED素子を発光させることができなくなる。   By the way, in the voltage writing method as described above, the data voltage is written in the writing period. If the threshold voltage of the driving transistor is exceeded in this process, a driving current flows through the OLED element. Since the power supply line has wiring resistance, the potential of the power supply line fluctuates when a drive current flows. However, in the case where one terminal of the capacitor and the source of the driving transistor are connected to the power supply line, if the potential of the power supply line fluctuates during the writing period, the voltage held across the capacitor element fluctuates. In the light emission period, the OLED element cannot emit light with accurate luminance.

本発明は、上述した事情に鑑みてなされたものであり、電圧書き込み方式において正確な輝度を発光させることが可能な電子回路、その駆動方法、発光装置、及び電子機器を提供することにある。   The present invention has been made in view of the above-described circumstances, and an object thereof is to provide an electronic circuit, a driving method thereof, a light emitting device, and an electronic apparatus that can emit accurate luminance in a voltage writing method.

上記課題を解決するために、本発明に係る電子回路は、被駆動素子を駆動するものであって、データ線を介して供給されるデータ電圧に応じて導通状態が設定される駆動トランジスタであって、前記導通状態が、前記被駆動素子に供給される駆動電流の電流レベルに対応する駆動トランジスタと、一端が前記駆動トランジスタのゲートに接続され他端が前記電源線に接続された容量素子と、前記データ線と前記駆動トランジスタのゲートとの間の電気的接続を制御する第1のスイッチング素子と、前記駆動トランジスタと直列に接続された第2のスイッチング素子と、を含み、前記第2のスイッチング素子がオン状態の期間の少なくとも一部において、前記駆動電流が前記被駆動素子に供給され、前記第2のスイッチング素子がオフ状態の期間の少なくとも一部において、前記駆動電流は遮断されることを特徴とする。   In order to solve the above problems, an electronic circuit according to the present invention drives a driven element, and is a driving transistor whose conduction state is set according to a data voltage supplied via a data line. A driving transistor whose conduction state corresponds to a current level of a driving current supplied to the driven element; and a capacitive element having one end connected to the gate of the driving transistor and the other end connected to the power supply line. A first switching element for controlling an electrical connection between the data line and the gate of the driving transistor, and a second switching element connected in series with the driving transistor, In at least a part of a period during which the switching element is on, the drive current is supplied to the driven element, and the second switching element is off. In at least some, wherein the drive current is cut off.

この発明によれば、第1のスイッチング素子をオン状態にすると、データ電圧を容量素子に書き込むことができる。電源線は配線抵抗を有するので、仮に、データ電圧を書き込む期間に駆動電流が流れると電源電圧が降下する。この電子回路では、第2のスイッチング素子が、被駆動素子に駆動電流を供給する経路に設けられている。被駆動素子としては、発光素子を例示することができる。駆動電流に応じたデータ電圧を容量素子に書き込む期間において、第2のスイッチング素子をオフ状態にして駆動電流を供給する経路を遮断することができる。これにより、電源電圧の降下を防止して、容量素子の両端に正確にデータ電圧を書き込むことが可能となる。なお、発光素子は、駆動電流に応じた輝度で発光するものであればどのような素子であってもよく、例えば有機発光ダイオードや無機発光ダイオードなどが含まれる。   According to the present invention, when the first switching element is turned on, the data voltage can be written to the capacitor element. Since the power supply line has a wiring resistance, the power supply voltage drops if a drive current flows during a data voltage writing period. In this electronic circuit, the second switching element is provided in a path for supplying a driving current to the driven element. As the driven element, a light emitting element can be exemplified. In the period in which the data voltage corresponding to the drive current is written to the capacitor element, the path for supplying the drive current can be blocked by turning off the second switching element. As a result, a drop in the power supply voltage can be prevented and the data voltage can be accurately written to both ends of the capacitive element. Note that the light emitting element may be any element as long as it emits light with luminance corresponding to the driving current, and includes, for example, an organic light emitting diode or an inorganic light emitting diode.

より具体的には、前記第1のスイッチング素子は、前記データ電圧を取り込む書込期間においてオン状態となり、前記被駆動素子に前記駆動電流を供給する駆動期間の少なくとも一部においてオフ状態となり、前記第2のスイッチング素子は、前記書込期間の少なくとも一部においてオフ状態となり、前記駆動期間の少なくとも一部においてオン状態となることが好ましい。この場合、書込期間の一部又は全部においては駆動電流を供給する経路が遮断され、駆動期間の一部又は全部においては駆動電流を供給する経路が形成されることになる。これにより、書込期間の一部又は全部において電源電圧が降下することを防止することができる。なお、書込期間の一部は書込期間の終了時点を含むことが好ましい。これにより、書込期間の終了時点において第2のスイッチング素子をオフさせることができる。   More specifically, the first switching element is turned on in a writing period for taking in the data voltage, is turned off in at least a part of a driving period for supplying the driving current to the driven element, and The second switching element is preferably turned off in at least part of the writing period and turned on in at least part of the driving period. In this case, the path for supplying the drive current is interrupted during part or all of the writing period, and the path for supplying drive current is formed during part or all of the drive period. Thereby, it is possible to prevent the power supply voltage from dropping in part or all of the writing period. Note that a part of the writing period preferably includes the end point of the writing period. Thereby, the second switching element can be turned off at the end of the writing period.

ここで、前記書込期間と前記発光期間との間には休止期間があり、前記第1のスイッチング素子及び前記第2のスイッチング素子は前記休止期間において共にオフ状態となることが好ましい。この場合には、休止期間を経て書込期間から発光期間へ移行するので、電源電圧が降下するタイミングにマージンを設けることができる。この結果、書込期間において電源電圧が降下することを確実に防止することができる。   Here, it is preferable that there is a pause period between the writing period and the light emission period, and the first switching element and the second switching element are both turned off in the pause period. In this case, a transition is made from the writing period to the light emitting period after a pause period, so that a margin can be provided at the timing when the power supply voltage drops. As a result, it is possible to reliably prevent the power supply voltage from dropping during the writing period.

また、第1及び第2のスイッチング素子の具体的な態様としては、以下の2つの態様がある。第1の態様は、前記駆動電流は前記駆動トランジスタを経由して前記被駆動素子と電源線との間を流れ、前記第1のスイッチング素子は第1のトランジスタであり、前記第2のスイッチング素子は、前記電源線と前記駆動トランジスタの一端との間に設けられた第2のトランジスタである。第2の態様は、前記駆動電流は前記駆動トランジスタを経由して前記被駆動素子と電源線との間を流れ、前記第1のスイッチング素子は第1のトランジスタであり、前記第2のスイッチング素子は、前記発光素子の一端と前記駆動トランジスタの一端との間に設けられた第2のトランジスタであり、前記駆動トランジスタの他端は前記電源線に接続される。いずれの態様にしても第2のトランジスタが駆動電流を発光素子に供給する経路に設けられているので、このオン・オフを制御することによって、書込期間に駆動電流が流れることを防止できる。   Moreover, there are the following two modes as specific modes of the first and second switching elements. In the first aspect, the driving current flows between the driven element and a power supply line via the driving transistor, the first switching element is a first transistor, and the second switching element Is a second transistor provided between the power supply line and one end of the driving transistor. In the second aspect, the driving current flows between the driven element and a power supply line via the driving transistor, the first switching element is a first transistor, and the second switching element Is a second transistor provided between one end of the light emitting element and one end of the drive transistor, and the other end of the drive transistor is connected to the power supply line. In any case, since the second transistor is provided in the path for supplying the driving current to the light emitting element, it is possible to prevent the driving current from flowing during the writing period by controlling this on / off.

次に、本発明に係る電子回路の駆動方法は、被駆動素子と、電源線と前記被駆動素子との間に設けられた駆動トランジスタと、一端が前記駆動トランジスタのゲートに接続され他端が前記電源線に接続された容量素子とを備えた電子回路を書込期間と駆動期間に分けて駆動するものであって、前記書込期間において、前記容量素子の一端にデータ電圧を供給すると共に、前記被駆動素子を前記電源線から電気的に切断し、前記駆動期間において、前記書込期間に書き込まれた前記データ電圧を保持し、前記データ電圧により前記駆動トランジスタの導通状態を設定し、前記導通状態に応じた電流レベルを有する駆動電流を前記被駆動素子に供給するものである。この発明によれば、書込期間において容量素子の一端にデータ電圧が供給されるが、当該期間では発光素子に駆動電流を流す経路を遮断するので、書込期間において電源電圧が変動しない。このため、正確にデータ電圧を書き込むことが可能となる。   Next, an electronic circuit driving method according to the present invention includes a driven element, a driving transistor provided between a power supply line and the driven element, one end connected to the gate of the driving transistor, and the other end An electronic circuit including a capacitive element connected to the power supply line is driven in a writing period and a driving period, and a data voltage is supplied to one end of the capacitive element in the writing period. Electrically disconnecting the driven element from the power line, holding the data voltage written in the writing period in the driving period, and setting the conduction state of the driving transistor by the data voltage; A drive current having a current level corresponding to the conduction state is supplied to the driven element. According to the present invention, the data voltage is supplied to one end of the capacitive element in the writing period, but the power supply voltage does not fluctuate in the writing period because the path through which the drive current flows to the light emitting element is cut off in the period. For this reason, it becomes possible to write the data voltage accurately.

上述した駆動方法において、前記被駆動素子を前記電源線から電気的に切断する具体的な方法としては、前記駆動トランジスタを前記電源線から電気的に切断することが好ましい。また、上述した駆動方法において、前記書込期間と前記駆動期間の間に休止期間を設け、前記休止期間において、前記容量素子へ前記データ電圧を書き込むことを停止して、前記書込期間に書き込まれた前記データ電圧を保持し、且つ、前記被駆動素子に前記駆動電流を供給する経路を遮断することが好ましい。この場合は、書込期間から発光期間に移行する過程に休止期間を設けたので、駆動電流を発光素子に供給するタイミングにマージンを持たせることができる。   In the driving method described above, as a specific method of electrically disconnecting the driven element from the power supply line, it is preferable to electrically disconnect the drive transistor from the power supply line. In the driving method described above, a pause period is provided between the writing period and the driving period, and writing of the data voltage to the capacitor is stopped in the pause period, and writing is performed in the writing period. It is preferable to block a path for holding the data voltage and supplying the driving current to the driven element. In this case, since a pause period is provided in the process of shifting from the writing period to the light emission period, a margin can be given to the timing at which the drive current is supplied to the light emitting element.

次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記複数のデータ線と交差する複数の電源線と、前記複数のデータ線と前記複数の走査線との交差部に対応して設けられた複数の画素回路とを備え、前記複数の画素回路の各々は、電気光学素子と、前記複数のデータ線の1つのデータ線を介して供給されるデータ電圧に応じて導通状態が設定され、第1のゲートを備えた駆動トランジスタと、一端が前記第1のゲートに接続され他端が前記複数の電源線の1つの電源線に接続された容量素子と、第2のゲートを備え、前記1つのデータ線と前記第1のゲートとの間に設けられ、前記第2ゲートが前記複数の走査線のうちの1つの走査線に接続された第1のトランジスタと、第3のゲートを備え、前記駆動トランジスタに直列に接続された第2のトランジスタとを備え、前記第1のトランジスタがオン状態となる期間の少なくとも一部において、前記第2のトランジスタはオフ状態となることを特徴とする。   Next, an electro-optical device according to the present invention includes a plurality of scanning lines, a plurality of data lines, a plurality of power lines intersecting the plurality of data lines, the plurality of data lines, and the plurality of scanning lines. A plurality of pixel circuits provided corresponding to the intersection of each of the plurality of pixel circuits, each of the plurality of pixel circuits being supplied via an electro-optic element and one data line of the plurality of data lines. A drive transistor having a first gate and a first end connected to the first gate and the other end connected to one power supply line of the plurality of power supply lines; A first gate provided between the one data line and the first gate, wherein the second gate is connected to one scanning line of the plurality of scanning lines. A drive transistor including a transistor and a third gate; To a second transistor connected in series, at least part of the period in which the first transistor is turned on, the second transistor is characterized in that in the off state.

電源線を走査線と交差しデータ線に沿って配置すると、ある走査線を選択して当該走査線とあるデータ線の交差に対応した画素回路にデータ電圧を書き込む場合、書込期間において駆動電流の経路を遮断したとしても、当該電源線に接続される他の画素回路では、電気光学素子に駆動電流を供給することがあるので、電源電圧が降下する。これに対して、本発明によれば、電源線がデータ線と交差し走査線に沿って配置される。走査線の方向を行方向としたとき、1本の電源線には、1行の配列された複数の画素回路が各々接続される。ある走査線が選択されると、当該走査線の行に配列された全ての画素回路において、各データ線からデータ電圧が取り込まれる。このとき、第1のトランジスタはオン状態となる一方、第2のトランジスタはオフ状態となるので、ある電源線に接続される全ての画素回路は書込期間において駆動電流を発光素子に供給する経路が遮断される。即ち、同時に書込期間となる複数の画素回路に対して1本の電源線を設ける。これにより、電源線の電源電圧が降下することを防止して正確にデータ電圧を各画素回路に書き込むことができる。なお、電気光学素子とは、電気的な作用によって光学特性が変化する素子の意味であり、例えば、有機発光ダイオードのような発光素子が該当する。   When the power supply line intersects the scanning line and is arranged along the data line, when a certain scanning line is selected and a data voltage is written to the pixel circuit corresponding to the intersection of the scanning line and the certain data line, a driving current is written in the writing period. Even if this path is interrupted, in other pixel circuits connected to the power supply line, the drive current may be supplied to the electro-optical element, so that the power supply voltage drops. On the other hand, according to the present invention, the power line intersects with the data line and is arranged along the scanning line. When the direction of the scanning line is the row direction, a plurality of pixel circuits arranged in one row are connected to one power supply line. When a certain scanning line is selected, a data voltage is taken from each data line in all the pixel circuits arranged in the row of the scanning line. At this time, the first transistor is turned on, while the second transistor is turned off. Therefore, all the pixel circuits connected to a certain power supply line supply a driving current to the light emitting element in the writing period. Is cut off. That is, one power supply line is provided for a plurality of pixel circuits that simultaneously enter a writing period. Thereby, it is possible to prevent the power supply voltage of the power supply line from dropping and to accurately write the data voltage to each pixel circuit. The electro-optical element means an element whose optical characteristics are changed by an electrical action, and corresponds to a light-emitting element such as an organic light-emitting diode.

次に、本発明に係る他の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線の交差部に対応して設けられた複数の画素回路と、前記複数のデータ線と交差する複数の電源線と、前記複数のデータ線と交差する複数の制御線とを備え、前記複数の画素回路の各々は、電気光学素子と、前記電気光学素子に供給される駆動電流の電流レベルを制御する駆動トランジスタと、一端が前記駆動トランジスタのゲートに接続され他端が前記複数の電源線の1つの電源線に接続された容量素子と、第2のゲートを備え、前記複数のデータ線の1つのデータ線と前記第1のゲートとの間に設けられ、前記第2のゲートが前記複数の走査線の1つの走査線に接続され、前記1つの走査線を介して供給される走査信号がアクティブとなるとオン状態となり、前記走査信号が非アクティブになるとオフ状態となる第1のトランジスタと、第3のゲートを備え、前記電気光学素子に直列に接続され、前記第3のゲートが前記複数の制御線の1つの制御線に接続され、前記1つの制御線を介して供給される制御信号がアクティブになるとオン状態となり、前記制御信号が非アクティブになるとオフ状態となる第2のトランジスタと、を備え、前記走査信号がアクティブとなる期間の少なくとも一部は、前記制御信号が非アクティブとなる期間が重なることを特徴とする。   Next, another electro-optical device according to the invention includes a plurality of scanning lines, a plurality of data lines, and a plurality of pixels provided corresponding to intersections of the plurality of scanning lines and the plurality of data lines. A circuit, a plurality of power supply lines intersecting with the plurality of data lines, and a plurality of control lines intersecting with the plurality of data lines, each of the plurality of pixel circuits including an electro-optic element and the electro-optic element A drive transistor for controlling a current level of a drive current supplied to the element; a capacitor element having one end connected to the gate of the drive transistor and the other end connected to one power supply line of the plurality of power supply lines; A plurality of gates, provided between one data line of the plurality of data lines and the first gate, the second gate being connected to one scanning line of the plurality of scanning lines, Scan signal supplied via one scan line A first transistor that is turned on when activated and turned off when the scanning signal is deactivated, and a third gate, are connected in series to the electro-optic element, and the third gate includes the plurality of third gates. A second transistor connected to one of the control lines and turned on when a control signal supplied via the one control line becomes active, and turned off when the control signal becomes inactive; The at least part of the period during which the scanning signal is active overlaps the period during which the control signal is inactive.

この発明によれば、制御信号が非アクティブとなる期間は、走査信号がアクティブとなる期間に重複する。従って、走査信号がアクティブとなってデータ電圧を画素回路に書き込む書込期間から制御信号がアクティブとなって電気光学素子に駆動電流を供給する駆動期間に移行する過程で、第1及び第2のトランジスタをオフさせることができる。これにより、書込期間における電源電圧の降下を防止することができる。   According to the present invention, the period during which the control signal is inactive overlaps with the period during which the scanning signal is active. Therefore, in the transition from the writing period in which the scanning signal becomes active and the data voltage is written to the pixel circuit to the driving period in which the control signal becomes active and the driving current is supplied to the electro-optical element, the first and second The transistor can be turned off. Thereby, it is possible to prevent the power supply voltage from dropping during the writing period.

ここで、前記走査信号がアクティブから非アクティブとなる時点で、前記制御信号は非アクティブとなることが好ましい。更に、前記制御信号が非アクティブとなる期間は前記走査信号がアクティブとなる期間より長いことが好ましい。また、走査線には浮遊容量と分布抵抗が付随するので、走査信号を走査線の一端から供給すると、他端側の画素回路に供給される走査信号は一端側の画素回路に供給される走査信号と比較して送れる。書込動作と駆動動作とを排他的に実行すると、他端側の画素回路が書込期間であるのに、一端側の画素回路が駆動期間となることがあり得る。このような場合に休止期間を設けると、ある電源線に接続される任意の画素回路が書込期間である場合に、他の画素回路が駆動期間となることを防止することができる。この場合、書込期間と駆動期間の間に設けられた休止期間の長さは走査信号の遅延時間より長いことが好ましい。   Here, it is preferable that the control signal becomes inactive when the scanning signal changes from active to inactive. Further, it is preferable that a period during which the control signal is inactive is longer than a period during which the scanning signal is active. Since the scanning line is accompanied by stray capacitance and distributed resistance, when the scanning signal is supplied from one end of the scanning line, the scanning signal supplied to the pixel circuit on the other end side is supplied to the pixel circuit on the one end side. Can be sent in comparison with the signal. If the writing operation and the driving operation are executed exclusively, the pixel circuit on the other end side may be in the writing period while the pixel circuit on the other end side is in the writing period. When a pause period is provided in such a case, when any pixel circuit connected to a certain power supply line is in the writing period, other pixel circuits can be prevented from being in the driving period. In this case, the length of the pause period provided between the writing period and the driving period is preferably longer than the delay time of the scanning signal.

次に、本発明に係る電子機器は、上述した電気光学装置を備えることが好ましい。そのような電子機器としては、例えば、複数のパネルを連結した大型ディスプレイ、パーソナルコンピュータ、携帯電話機、及び携帯情報端末等が該当する。   Next, an electronic apparatus according to the present invention preferably includes the above-described electro-optical device. As such an electronic device, for example, a large display in which a plurality of panels are connected, a personal computer, a mobile phone, a portable information terminal, and the like are applicable.

本発明の実施形態に係る発光装置の構成を示すブロック図である。It is a block diagram which shows the structure of the light-emitting device which concerns on embodiment of this invention. 同発光装置の画素回路を示す回路図である。It is a circuit diagram which shows the pixel circuit of the light-emitting device. 同画素回路の動作を示すタイミングチャートである。3 is a timing chart showing the operation of the pixel circuit. 同画素回路の動作説明図である。It is operation | movement explanatory drawing of the pixel circuit. 同画素回路の動作説明図である。It is operation | movement explanatory drawing of the pixel circuit. 画素回路の他の構成例1を示す回路図である。It is a circuit diagram which shows the other structural example 1 of a pixel circuit. 画素回路の他の構成例2を示す回路図である。It is a circuit diagram which shows the other structural example 2 of a pixel circuit. 同画素回路の動作を示すタイミングチャートである。3 is a timing chart showing the operation of the pixel circuit. 同発光装置を用いたパーソナルコンピュータを示す図である。It is a figure which shows the personal computer using the light-emitting device. 同発光装置を用いた携帯電話を示す図である。It is a figure which shows the mobile phone using the light-emitting device. 同発光装置を用いた携帯情報端末を示す図である。It is a figure which shows the portable information terminal using the light-emitting device. 画素回路の他の構成例3を示す回路図である。FIG. 12 is a circuit diagram illustrating another configuration example 3 of the pixel circuit.

図1は本発明の実施形態に係る発光装置の概略構成を示すブロック図であり、図2は画素回路の回路図である。図1に示されるように、発光装置1は、画素領域A、走査線駆動回路100、データ線駆動回路200、制御回路300及び電源回路500を備える。このうち、画素領域Aには、X方向と平行にm本の走査線101及びm本の電源線Lが形成される。また、X方向と直交するY方向と平行にn本のデータ線103が形成される。そして、走査線101とデータ線103との各交差に対応して画素回路400が各々設けられている。画素回路400はOLED素子430を含む。各画素回路400には、電源電圧として高電位側電源電圧Vddが電源線Lを介して供給され、また、すべての画素回路400は、電源回路500の低電位側電源電圧Vssに共通に接続されている。なお、本実施形態では、低電位側電源電圧Vssは電圧の基準となる電位である。   FIG. 1 is a block diagram showing a schematic configuration of a light emitting device according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a pixel circuit. As shown in FIG. 1, the light emitting device 1 includes a pixel region A, a scanning line driving circuit 100, a data line driving circuit 200, a control circuit 300, and a power supply circuit 500. Among these, m scanning lines 101 and m power supply lines L are formed in the pixel region A in parallel with the X direction. In addition, n data lines 103 are formed in parallel with the Y direction orthogonal to the X direction. A pixel circuit 400 is provided corresponding to each intersection of the scanning line 101 and the data line 103. The pixel circuit 400 includes an OLED element 430. Each pixel circuit 400 is supplied with a high-potential-side power supply voltage Vdd as a power supply voltage via a power supply line L, and all the pixel circuits 400 are commonly connected to the low-potential-side power supply voltage Vss of the power supply circuit 500. ing. In the present embodiment, the low-potential-side power supply voltage Vss is a potential serving as a voltage reference.

走査線駆動回路100は、走査線101に対し走査信号SEL1〜SELmを、行ごとにそれぞれ供給する。具体的には、走査線駆動回路100は、1水平走査期間ごとに1行ずつ走査線101を選択し、この選択に対応して走査信号SEL1〜SELmを順次供給する。以下の説明では、i(iは、1からmまでの自然数)行目の走査線101に供給される走査信号をSELiと表記する。   The scanning line driving circuit 100 supplies the scanning signals SEL1 to SELm to the scanning line 101 for each row. Specifically, the scanning line driving circuit 100 selects the scanning line 101 one row at a time in one horizontal scanning period, and sequentially supplies the scanning signals SEL1 to SELm corresponding to this selection. In the following description, the scanning signal supplied to the scanning line 101 in the i-th row (i is a natural number from 1 to m) is expressed as SELi.

データ線駆動回路200は、走査線駆動回路100によって選択された走査線101に対応する1行分の画素回路400の各々に、当該画素回路400のOLED素子430に流すべき電流(すなわち、画素の階調)に応じた電圧のデータ信号を、データ線103を介して、それぞれ供給するものである。この例のデータ信号(データ電圧)は、電圧が低いほど、画素が明るくなるように指定し、反対に、電圧が高いほど、画素が暗くなるように指定する。なお、説明の便宜上、j列目のデータ線103に供給されるデータ信号をXjと表記する。制御回路300は、走査線駆動回路100及びデータ線駆動回路200に、それぞれクロック信号(図示省略)などを供給して両駆動回路を制御するとともに、データ線駆動回路200に、階調を画素ごとに規定する画像データを供給する。   The data line driving circuit 200 supplies a current (that is, a pixel current) to be passed through the OLED element 430 of the pixel circuit 400 to each pixel circuit 400 corresponding to the scanning line 101 selected by the scanning line driving circuit 100. A data signal having a voltage corresponding to (gradation) is supplied via the data line 103. The data signal (data voltage) in this example specifies that the pixel is brighter as the voltage is lower, and conversely, the pixel is specified as darker as the voltage is higher. For convenience of explanation, a data signal supplied to the data line 103 in the j-th column is denoted as Xj. The control circuit 300 supplies a clock signal (not shown) or the like to the scanning line driving circuit 100 and the data line driving circuit 200 to control both driving circuits, and also controls the gray level for each pixel in the data line driving circuit 200. The image data specified in is supplied.

次いで画素回路400について図2を参照して詳述する。なお、同図に示す画素回路400はi行目に対応するものである。図2に示されるように、画素回路400は、pチャネル型の駆動トランジスタ410と、第1のスイッチング素子として機能するnチャネル型の第1トランジスタ412と、第2のスイッチング素子として機能するpチャネル型の第2トランジスタ414と、第1の電極、誘電層及び第2の電極を有する容量素子420と、発光素子たるOLED素子430とを有する。駆動トランジスタ410はOLED素子430に供給する駆動電流の電流量を制御する。OLED素子430は、順方向電流に応じた輝度で発光する発光素子であり、発光層には、発光色に応じた有機EL(Electronic Luminescence)材料が用いられる。発光層の製造プロセスでは、インクジェット方式のヘッドから有機EL材料を液滴として吐出し、これを乾燥させている。   Next, the pixel circuit 400 will be described in detail with reference to FIG. Note that the pixel circuit 400 shown in the figure corresponds to the i-th row. As shown in FIG. 2, the pixel circuit 400 includes a p-channel driving transistor 410, an n-channel first transistor 412 that functions as a first switching element, and a p-channel that functions as a second switching element. A second transistor 414 of a type, a capacitor 420 having a first electrode, a dielectric layer, and a second electrode, and an OLED element 430 as a light emitting element. The drive transistor 410 controls the amount of drive current supplied to the OLED element 430. The OLED element 430 is a light emitting element that emits light at a luminance corresponding to a forward current, and an organic EL (Electronic Luminescence) material corresponding to an emission color is used for the light emitting layer. In the manufacturing process of the light emitting layer, the organic EL material is ejected as droplets from an inkjet head and dried.

駆動トランジスタ410のソース電極(一端)は第2トランジスタ414のドレイン電極に接続される一方、駆動トランジスタ410のドレイン電極(他端)はOLED素子430の陽極に接続される。このOLED素子430の陰極は低電位側電源電圧Vssに接続される。第2トランジスタ414のソース電極は電源線Lに接続され、高電位側電源電圧Vddが供給される。即ち、OLED素子430に駆動電流を供給する経路は、高電位側電源電圧Vdd(電源線L)→第2トランジスタ414→駆動トランジスタ410→OLED素子430→低電位側電源電圧Vssとなる。なお、OLED素子430の陰極は、画素回路400のすべてにわたって共通の電極であってもよい。   The source electrode (one end) of the driving transistor 410 is connected to the drain electrode of the second transistor 414, while the drain electrode (the other end) of the driving transistor 410 is connected to the anode of the OLED element 430. The cathode of the OLED element 430 is connected to the low potential side power supply voltage Vss. The source electrode of the second transistor 414 is connected to the power supply line L and supplied with the high potential side power supply voltage Vdd. That is, the path for supplying the drive current to the OLED element 430 is as follows: high potential side power supply voltage Vdd (power supply line L) → second transistor 414 → drive transistor 410 → OLED element 430 → low potential side power supply voltage Vss. Note that the cathode of the OLED element 430 may be a common electrode throughout the pixel circuit 400.

駆動トランジスタ410のゲート電極は、容量素子420の一端及び第1トランジスタ412のソース電極にそれぞれ接続されている。また、容量素子420の他端は電源線Lに接続されており、電源電位としての高電位側電源電圧Vddが供給される。なお、説明の便宜上、容量素子420の一端(駆動トランジスタ410のゲート電極)をノードNする。また、第1トランジスタ412のソース電極及びドレイン電極は、データ線103の電位とノードNの電位により定まるのであり、前回のデータ信号Xjの電位より今回のデータ信号Xjの電位が高い場合には図示する極性となるが、逆に前回のデータ信号Xjの電位より今回のデータ信号Xjの電位が低い場合にはドレイン電極とソース電極が逆転する。   The gate electrode of the driving transistor 410 is connected to one end of the capacitor 420 and the source electrode of the first transistor 412. The other end of the capacitive element 420 is connected to the power supply line L, and a high potential side power supply voltage Vdd as a power supply potential is supplied. For convenience of explanation, one end of the capacitor 420 (the gate electrode of the driving transistor 410) is a node N. The source electrode and the drain electrode of the first transistor 412 are determined by the potential of the data line 103 and the potential of the node N. If the potential of the current data signal Xj is higher than the potential of the previous data signal Xj, the first transistor 412 is illustrated. Conversely, when the potential of the current data signal Xj is lower than the previous potential of the data signal Xj, the drain electrode and the source electrode are reversed.

第1トランジスタ412のドレイン電極は、j番目のデータ線103と接続される一方、第1トランジスタ412のゲート電極は、i番目の走査線101と接続される。すなわち、第1トランジスタ412のゲート電極には、走査線101を介して走査信号SELiが供給され、走査信号SEL1iがHレベルとなると、第1トランジスタ411がオンし、データ信号Xjが容量素子420に取り込まれる。一方、走査信号SEL1iがLレベルとなると、第1トランジスタ411がオフし、容量素子420の蓄積された電荷が保持される。   The drain electrode of the first transistor 412 is connected to the j th data line 103, while the gate electrode of the first transistor 412 is connected to the i th scan line 101. That is, when the scanning signal SELi is supplied to the gate electrode of the first transistor 412 via the scanning line 101 and the scanning signal SEL1i becomes H level, the first transistor 411 is turned on and the data signal Xj is supplied to the capacitor 420. It is captured. On the other hand, when the scanning signal SEL1i becomes L level, the first transistor 411 is turned off, and the charge accumulated in the capacitor 420 is held.

第1トランジスタ412はnチャネル型である一方、第2トランジスタ414はpチャネル型である。また、第1及び第2トランジスタ412及び414のゲート電極には走査信号SELiが供給されるので、一方がオン状態のとき他方がオフ状態となる。従って、容量素子410にデータ信号Xjを書き込んでいるとき、OLED素子430に供給される駆動電流を遮断することができる。   The first transistor 412 is an n-channel type, while the second transistor 414 is a p-channel type. In addition, since the scanning signal SELi is supplied to the gate electrodes of the first and second transistors 412 and 414, when one is turned on, the other is turned off. Accordingly, the drive current supplied to the OLED element 430 can be cut off when the data signal Xj is written to the capacitive element 410.

次に、発光装置1の動作について説明する。図3は、発光装置1の動作を説明するためのタイミングチャートである。
まず、走査線駆動回路100は、図3に示されるように、1垂直走査期間(1F)の開始時から、1行目、2行目、3行目、…、m行目の走査線101を、順番に1本ずつ1水平走査期間(1H)ごとに選択して、選択した走査線101の走査信号のみをHレベルとし、他の走査線への走査信号をLレベルとする。
Next, the operation of the light emitting device 1 will be described. FIG. 3 is a timing chart for explaining the operation of the light emitting device 1.
First, as shown in FIG. 3, the scanning line driving circuit 100 scans the first, second, third,..., Mth scanning lines 101 from the start of one vertical scanning period (1F). Are selected one by one for each horizontal scanning period (1H), and only the scanning signal of the selected scanning line 101 is set to the H level, and the scanning signals to the other scanning lines are set to the L level.

ここで、i行目の走査線101が選択されて、走査信号SELiがHレベルとなったときの動作について、図3とともに、図4及び図5を参照して説明する。
図3に示されるように、i行j列の画素回路400の動作については、大別すると、書込期間TWRT及び発光期間TELに分けることができる。以下、これらの期間の動作について順を追って説明することにする。
Here, the operation when the scanning line 101 in the i-th row is selected and the scanning signal SELi becomes H level will be described with reference to FIGS. 4 and 5 together with FIG.
As shown in FIG. 3, for the operation of the pixel circuit 400 of the row i and column j roughly includes can be divided into write period T WRT and the light-emitting period T EL. Hereinafter, the operation during these periods will be described in order.

書込期間TWRTはデータ信号Xjを画素回路400に書き込む期間である。当該期間において、走査線駆動回路100は走査信号SELiをHレベルとする。このため、画素回路400では、図4に示されるように、Hレベルの走査信号SELiにより第1トランジスタ412がオンし、第2トランジスタ414がオフする。また、書込期間TWRTにおいて、データ線駆動回路200はi行j列の画素の階調に応じたデータ電圧のデータ信号Xjをデータ線103を介して画素回路400に供給する。データ信号Xjのデータ電圧をVdataとすればノードNの電圧はVdataとなる。 The writing period T WRT is a period for writing the data signal Xj to the pixel circuit 400. In this period, the scan line driver circuit 100 sets the scan signal SELi to the H level. Therefore, in the pixel circuit 400, as shown in FIG. 4, the first transistor 412 is turned on and the second transistor 414 is turned off by the H level scanning signal SELi. Further, in the writing period TWRT , the data line driving circuit 200 supplies the data signal Xj having a data voltage corresponding to the gradation of the pixel in i row and j column to the pixel circuit 400 through the data line 103. If the data voltage of the data signal Xj is Vdata, the voltage at the node N is Vdata.

ところで、電源線Lは理想的には抵抗が無いことが望ましいが、実際の回路では、配線抵抗が存在する。従って、仮に書込期間TWRTにおいて電源線Lから画素回路400に電流が流れると電源電圧Vddが低下してしまう。これに対して本実施形態では、書込期間TWRTにおいて第2トランジスタ412がオフするので、電源電圧Vddが低下することがない。 By the way, it is desirable that the power supply line L ideally has no resistance. However, in an actual circuit, wiring resistance exists. Accordingly, if a current flows from the power supply line L to the pixel circuit 400 in the writing period TWRT , the power supply voltage Vdd is lowered. On the other hand, in the present embodiment, since the second transistor 412 is turned off in the writing period TWRT , the power supply voltage Vdd does not decrease.

次に、発光期間TEL(駆動期間)はOLED素子420を発光させる期間である。当該期間において、走査線駆動回路100は走査信号SELiをLレベルにする。このため、画素回路400では、図5に示されるように、Lレベルの走査信号SELiにより第1トランジスタ412がオフし、第2トランジスタ414がオンする。第1トランジスタ412のオフ抵抗及び駆動トランジスタ410のゲート入力抵抗は極めて高いので、ノードNの電圧はVdataに維持される。このとき、第2トランジスタ414を介してデータ電圧Vdataに応じた駆動電流IELがOLED素子430に流れる。これにより、OLED素子430は、駆動電流IELに応じた明るさで発光する。 Next, the light emission period T EL (drive period) is a period during which the OLED element 420 emits light. In this period, the scanning line driving circuit 100 sets the scanning signal SELi to the L level. Therefore, in the pixel circuit 400, as shown in FIG. 5, the first transistor 412 is turned off and the second transistor 414 is turned on by the L level scanning signal SELi. Since the off resistance of the first transistor 412 and the gate input resistance of the driving transistor 410 are extremely high, the voltage at the node N is maintained at Vdata. At this time, a driving current I EL corresponding to the data voltage Vdata flows through the second transistor 414 to the OLED element 430. Thereby, the OLED element 430 emits light with brightness according to the drive current I EL .

第1トランジスタ414のオン抵抗を無視すれば、OLED素子430に流れる駆動電流IELは、以下の式(1)により与えられる。
EL=1/2β(Vgs−Vth)2
EL=1/2β{(Vdd−Vdata)−Vth}2 ……(1)
実際の画素回路400では、駆動電流IELが流れると電源電圧Vddが低下する。その降下電圧をΔVとすれば、電源電圧は(Vdd−ΔV)となる。ここで、ノードNはフローティング状態であるから、電源電圧がΔVだけ降下すると、容量素子420を介した容量カップリングによりノードNの電圧もΔVだけ降下する。従って、式(1)において、Vddが(Vdd−ΔV)となり、Vdataが(Vdata−ΔV)となり、ΔVはキャンセルされる。従って、発光期間TEL中に電源電圧Vddが降下してもOLED素子430の発光輝度に基本的には影響を与えない。
If the on-resistance of the first transistor 414 is ignored, the drive current I EL flowing through the OLED element 430 is given by the following equation (1).
I EL = 1 / 2β (Vgs−Vth) 2
I EL = 1 / 2β {(Vdd−Vdata) −Vth} 2 (1)
In the actual pixel circuit 400, when the drive current I EL flows, the power supply voltage Vdd decreases. If the drop voltage is ΔV, the power supply voltage is (Vdd−ΔV). Here, since the node N is in a floating state, when the power supply voltage drops by ΔV, the voltage at the node N also drops by ΔV due to capacitive coupling via the capacitive element 420. Therefore, in Expression (1), Vdd becomes (Vdd−ΔV), Vdata becomes (Vdata−ΔV), and ΔV is canceled. Therefore, even if the power supply voltage Vdd falls during the light emission period T EL , the light emission luminance of the OLED element 430 is basically not affected.

つまり、駆動トランジスタ410のゲート電圧設定時において、容量素子420の電源線Lに接続された側の電位(Vdd)を常に所定の電位となるようする。ここで、駆動電流が流れると電源電圧Vddが変動するが、その変動は、容量素子420を介した容量カップリング等により駆動トランジスタ410のゲート電圧に反映される。さらに、その電源電圧Vddの変動を補償する構成とすることにより、所望の電流レベルを有する駆動電流をOLED素子430に供給することができる。
仮に、書込期間TWRTにおいて画素回路400に電流が流れ込み、電源電圧Vddが低下すると、駆動トランジスタ410のゲート電圧設定時の容量素子420の電源電圧Vddに接続された側の電位が低下してしまう。この電位の低下が、複数の走査線101に交差する複数の電源線を配置した場合では、特にばらつくこととなる。つまり、複数の走査線101に交差する複数の電源線を配置した場合は、データ電圧の書き込みが行われている画素回路の容量素子420の電源電圧Vddに接続された側の電位は、その画素回路以外の画素回路の駆動電流の電流レベルの影響を受けることとなる。なぜなら、この駆動電流の電流レベルは表示内容によって時間的に変動するからである。
That is, when the gate voltage of the driving transistor 410 is set, the potential (Vdd) on the side connected to the power supply line L of the capacitor 420 is always set to a predetermined potential. Here, when the drive current flows, the power supply voltage Vdd varies, but the variation is reflected in the gate voltage of the drive transistor 410 by capacitive coupling via the capacitive element 420 or the like. Furthermore, a drive current having a desired current level can be supplied to the OLED element 430 by adopting a configuration that compensates for fluctuations in the power supply voltage Vdd.
If a current flows into the pixel circuit 400 in the writing period TWRT and the power supply voltage Vdd decreases, the potential on the side connected to the power supply voltage Vdd of the capacitor 420 when the gate voltage of the drive transistor 410 is set decreases. End up. This drop in potential varies particularly when a plurality of power supply lines intersecting with the plurality of scanning lines 101 are arranged. That is, in the case where a plurality of power supply lines intersecting with the plurality of scanning lines 101 are arranged, the potential on the side connected to the power supply voltage Vdd of the capacitor 420 of the pixel circuit in which the data voltage is written is This is influenced by the current level of the drive current of the pixel circuit other than the circuit. This is because the current level of the drive current varies with time depending on the display content.

そこで、本実施形態では、上述したように書込期間TWRTにおいて第2トランジスタ414がオフ状態となるので画素回路400に電流が流れ込まないようにし、さらに、複数の電源線Lを複数のデータ線103に交差し複数の走査線101に沿って配置した。
これにより、書込期間TWRTにおいて電源電圧Vddの低下を防止し、発光期間TELにおける電源電圧Vddの変動が、直接的に駆動トランジスタ410のゲート電圧に反映される。この結果、電源電圧Vddの変動を補償して、所望の電流レベルを有する駆動電流をOLED素子430に供給することができる。
Therefore, in the present embodiment, since the second transistor 414 is turned off in the writing period T WRT as described above, current is prevented from flowing into the pixel circuit 400, and a plurality of power supply lines L are connected to a plurality of data lines. 103 crossing 103 and arranged along a plurality of scanning lines 101.
Thus, the reduction of the power supply voltage Vdd to prevent the writing time T WRT, variations in the power supply voltage Vdd in the light emitting period T EL is reflected in the gate voltage of the direct drive transistor 410. As a result, it is possible to supply a driving current having a desired current level to the OLED element 430 while compensating for fluctuations in the power supply voltage Vdd.

上述したように複数の電源線Lを複数のデータ線103に交差し複数の走査線101に沿って配置すると、1本の電源線Lには、1行の配列された複数の画素回路400が各々接続される。ここで、i番目の走査線が選択されると、i行に配列された全ての画素回路400において、各データ線103からデータ電圧が取り込まれる。このとき、第1トランジスタ412はオン状態となる一方、第2トランジスタ414はオフ状態となるので、i行目の全ての画素回路400において書込期間TWRTでは駆動電流IELをOLED素子430に供給する経路が遮断される。これにより、電源線Lの電源電圧Vddが降下することを防止して正確にデータ電圧を各画素回路400に書き込むことができる。 As described above, when the plurality of power supply lines L intersect with the plurality of data lines 103 and are arranged along the plurality of scanning lines 101, one power supply line L includes a plurality of pixel circuits 400 arranged in one row. Each is connected. Here, when the i-th scanning line is selected, the data voltage is taken from each data line 103 in all the pixel circuits 400 arranged in the i-th row. At this time, the first transistor 412 is turned on, while the second transistor 414 is turned off. Therefore, the driving current I EL is supplied to the OLED element 430 in the writing period T WRT in all the pixel circuits 400 in the i-th row. The supply path is interrupted. Thereby, it is possible to prevent the power supply voltage Vdd of the power supply line L from dropping and to accurately write the data voltage to each pixel circuit 400.

ここで、画素領域Aの周囲に配置される電源線は主電源線、画素領域Aの内部に行方向に沿って複数設けられる電源線を補助電源とする。補助電源線の幅はOLED素子430の開口率を向上させる観点から、主電源配線と比較して狭くする必要がある。このため、電源電圧Vddの電圧降下の大半は補助電源線によって発生する。i番目の走査線101が選択される期間では、他の走査線101に接続された画素回路400は発光期間となり駆動電流IELが流れ込む。しかしながら、電源配線の抵抗の大半は補助電源配線で発生するため、補助電源線を行方向に沿って配置することは、電源電圧Vddの電圧降下を改善することができる。 Here, the power supply lines arranged around the pixel region A are main power supply lines, and a plurality of power supply lines provided in the pixel region A along the row direction are auxiliary power supplies. From the viewpoint of improving the aperture ratio of the OLED element 430, the width of the auxiliary power line needs to be narrower than that of the main power line. For this reason, most of the voltage drop of the power supply voltage Vdd is generated by the auxiliary power supply line. In the period in which the i-th scanning line 101 is selected, the pixel circuit 400 connected to the other scanning line 101 enters the light emission period, and the drive current I EL flows into the pixel circuit 400. However, since most of the resistance of the power supply wiring is generated in the auxiliary power supply wiring, arranging the auxiliary power supply line in the row direction can improve the voltage drop of the power supply voltage Vdd.

なお、OLED素子430は、低分子、高分子もしくはデンドリマー等の発光有機材料を用いている。OLED素子430は、電流駆動型素子の一例であり、これに代えて、無機EL素子や、フィールド・エミッション(FE)素子、表面伝導型エミッション(SE)素子、弾道電子放出(BS)素子、LEDなどの他の自発光素子、さらには、電気泳動素子、エレクトロ・クロミック素子などを用いても良い。また、光書きこみ型のプリンタや電子複写機等に用いる書き込みヘッド等の発光装置にも上記各実施形態と同様に本発明が適用され得る。また、例えば、バイオチップなどのセンシング装置にも適用することが可能である。   Note that the OLED element 430 uses a light-emitting organic material such as a low molecule, a polymer, or a dendrimer. The OLED element 430 is an example of a current-driven element. Instead, an inorganic EL element, a field emission (FE) element, a surface conduction emission (SE) element, a ballistic electron emission (BS) element, an LED Other self-luminous elements such as electrophoretic elements and electrochromic elements may also be used. The present invention can also be applied to light emitting devices such as write heads used in optical writing type printers, electronic copying machines, and the like as in the above embodiments. For example, the present invention can be applied to a sensing device such as a biochip.

<画素回路の他の構成例>
次に、画素回路の他の構成例について説明する。
図6に構成例1の回路図を示す。この画素回路400Aは、図2に示す画素回路400の駆動トランジスタ410と第2トランジスタ414の位置を入れ替えたものである。この画素回路400Aの動作は、上述した実施形態の書込動作及び発光動作と同じである。即ち、第2トランジスタ410は、OLED素子430に駆動電流IELを供給する経路に設ければよい。
<Another configuration example of the pixel circuit>
Next, another configuration example of the pixel circuit will be described.
FIG. 6 shows a circuit diagram of Configuration Example 1. In the pixel circuit 400A, the positions of the driving transistor 410 and the second transistor 414 of the pixel circuit 400 shown in FIG. The operation of the pixel circuit 400A is the same as the writing operation and the light emitting operation of the above-described embodiment. That is, the second transistor 410 may be provided in a path for supplying the driving current I EL to the OLED element 430.

図7に構成例2の回路図を示す。上述した実施形態において、第2トランジスタ414のオン・オフは、第1トランジスタ412を制御する走査信号SELiによって制御されていた。これに対して、構成例2の画素回路400Bでは、制御信号Giによって第2トランジスタ414を制御する。この場合、m本の走査線101と平行にm本の制御線102が形成され、走査線駆動回路100は、走査信号SEL1〜SELmの他に制御信号G1〜Gmを生成して各制御線102に供給する。以上の構成によれば、第1トランジスタ412と第2トランジスタ414は独立してオン・オフが制御される。   FIG. 7 shows a circuit diagram of Configuration Example 2. In the above-described embodiment, on / off of the second transistor 414 is controlled by the scanning signal SELi that controls the first transistor 412. On the other hand, in the pixel circuit 400B of the configuration example 2, the second transistor 414 is controlled by the control signal Gi. In this case, m control lines 102 are formed in parallel with the m scanning lines 101, and the scanning line driving circuit 100 generates control signals G1 to Gm in addition to the scanning signals SEL1 to SELm to generate each control line 102. To supply. According to the above configuration, the first transistor 412 and the second transistor 414 are independently controlled to be turned on / off.

図8に構成例2の画素回路400Bのタイミングチャートを示す。i行j列の画素回路400Bの動作については、大別すると、書込期間TWRT、休止期間TOFF及び発光期間TELに分けることができる。この例の走査信号SELiがHレベルとなる期間は、上述した実施形態と同様であり、この期間が書込期間TWRTとなる。一方、制御信号Giは走査信号SELiよりHレベルとなるパルス幅が長い。即ち、制御信号Giは走査信号SELiがアクティブとなる期間に重複して当該期間より長く非アクティブとなる。 FIG. 8 shows a timing chart of the pixel circuit 400B of Configuration Example 2. The operation of the pixel circuit 400B of the row i and column j roughly includes can be divided into write period T WRT, rest period T OFF and the light-emitting period T EL. The period during which the scanning signal SELi in this example is at the H level is the same as in the above-described embodiment, and this period is the writing period T WRT . On the other hand, the control signal Gi has a longer pulse width than the scanning signal SELi. That is, the control signal Gi is inactive for a longer period than the period in which the scanning signal SELi is active.

ここで、走査信号SELiがLレベルで、且つ、制御信号GiがHレベルとなる休止期間TOFFでは、第1トランジスタ412及び第2トランジスタ414が共にオフ状態となる。従って、休止期間TOFFでは、データ信号Xjが画素回路400に取り込まれず、且つ、OLED素子430が発光しない。このように、書込期間TWRTと発光期間TELとの間に休止期間TOFFを設けることによって、マージンを持たせることができる。これにより、書込期間TWRTと発光期間TELの重なりを確実に無くすことができる。 Here, in the idle period T OFF in which the scanning signal SELi is at the L level and the control signal Gi is at the H level, both the first transistor 412 and the second transistor 414 are turned off. Therefore, in the idle period T OFF , the data signal Xj is not taken into the pixel circuit 400 and the OLED element 430 does not emit light. Thus, by providing a pause period T OFF between the light-emitting period T EL and writing time T WRT, you can have a margin. Thus, it is possible to eliminate with certainty the overlap of the light-emitting period T EL and writing time T WRT.

また、走査信号SELiはi番目の走査線101を介してi行目に配置されたn個の画素回路400の各々に供給される。走査線101には浮遊容量が付随するので、等価的に梯子型のローパスフィルタが形成されている。このため、i番目の走査線101の一端から走査信号SELiを供給するとすれば、i番目の走査線101の他端に接続される画素回路400Bに供給される走査信号SELiは、その一端に接続される画素回路400Bに供給される走査信号SELiより遅れる。つまり、休止期間TOFFを設けないと一端に接続された画素回路400で書込期間TWRTが終了して発光期間TELが始まるタイミングにおいて他端に接続される画素回路400Bでは書込期間TWRTが継続している。このため、電源電圧Vddの変動によって正確にデータ電圧Vdataを書き込むことができない。しかしながら、この例では、休止期間TOFFを設けたので、正確にデータ電圧Vdataを書き込むことが可能となる。ここで、休止期間TOFFは、走査信号SELiの遅延時間より長くなるように設定することが好ましい。 The scanning signal SELi is supplied to each of the n pixel circuits 400 arranged in the i-th row via the i-th scanning line 101. Since the scanning line 101 has a stray capacitance, an equivalent ladder-type low-pass filter is formed. Therefore, if the scanning signal SELi is supplied from one end of the i-th scanning line 101, the scanning signal SELi supplied to the pixel circuit 400B connected to the other end of the i-th scanning line 101 is connected to that end. Delayed from the scanning signal SELi supplied to the pixel circuit 400B. That is, if the pause period T OFF is not provided, the writing period T WRT ends at the pixel circuit 400 connected to one end and the light emitting period T EL starts and the pixel circuit 400B connected to the other end starts the writing period T WRT continues. For this reason, the data voltage Vdata cannot be accurately written due to fluctuations in the power supply voltage Vdd. However, in this example, since the pause period T OFF is provided, the data voltage Vdata can be accurately written. Here, the pause period T OFF is preferably set to be longer than the delay time of the scanning signal SELi.

図12に構成例3の回路図を示す。この構成例3は、i行目の画素回路400Cを示したものである。画素回路400Cは、第2トランジスタ414を複数の画素回路400Cで兼用できるように取り出した点を除いて、上述した実施形態の画素回路400と同様に構成されている。この例の第2トランジスタ414は、列方向に配置された主電源配線Laと行方向に配置された補助電源配線Lbとの間に電気的に接続され、制御信号Giに応じてオン・オフが制御される。この場合、書込期間TWRTにおいて制御信号GiはHレベルとなる一方、発光期間TELにおいて制御信号GiはLレベルとなる。従って、書込期間TWRTでは各画素回路400Cへ電源電圧Vddの供給が遮断される一方、発光期間TELにおいて画素回路400Cへ電源電圧Vddの供給される。このように構成例3では複数の画素回路400Cで第2トランジスタ414を兼用するので、発光装置1を簡易に構成できる。 FIG. 12 shows a circuit diagram of Configuration Example 3. Configuration Example 3 illustrates the i-th pixel circuit 400C. The pixel circuit 400C is configured in the same manner as the pixel circuit 400 of the above-described embodiment, except that the second transistor 414 is taken out so that it can be shared by the plurality of pixel circuits 400C. The second transistor 414 in this example is electrically connected between the main power supply line La arranged in the column direction and the auxiliary power supply line Lb arranged in the row direction, and is turned on / off according to the control signal Gi. Be controlled. In this case, the control signal Gi in the writing period T WRT whereas the H level, the control signal Gi during the light emission period T EL has an L level. Accordingly, while the supply of the power supply voltage Vdd to the write period T WRT Each pixel circuit 400C is interrupted, the supply of power supply voltage Vdd to the pixel circuit 400C in the light emitting period T EL. As described above, in the configuration example 3, since the plurality of pixel circuits 400C also serve as the second transistor 414, the light emitting device 1 can be easily configured.

<電子機器>
次に、上述した実施形態に係る発光装置1を適用した電子機器について説明する。図9に、発光装置1を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ2000は、表示ユニットとしての発光装置1と本体部2010を備える。本体部2010には、電源スイッチ2001及びキーボード2002が設けられている。この発光装置1はOLED素子430を用いるので、視野角が広く見易い画面を表示できる。
図10に、発光装置1を適用した携帯電話機の構成を示す。携帯電話機3000、複数の操作ボタン3001及びスクロールボタン3002、並びに表示ユニットとしての発光装置1を備える。スクロールボタン3002を操作することによって、発光装置1に表示される画面がスクロールされる。
図11に、発光装置1を適用した情報携帯端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001及び電源スイッチ4002、並びに表示ユニットとしての発光装置1を備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が発光装置1に表示される。
なお、発光装置1が適用される電子機器としては、図9〜図11に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した発光装置1が適用可能である。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源として適用してもよい。
<Electronic equipment>
Next, an electronic apparatus to which the light emitting device 1 according to the above-described embodiment is applied will be described. FIG. 9 shows a configuration of a mobile personal computer to which the light emitting device 1 is applied. The personal computer 2000 includes a light emitting device 1 as a display unit and a main body 2010. The main body 2010 is provided with a power switch 2001 and a keyboard 2002. Since the light emitting device 1 uses the OLED element 430, it is possible to display an easy-to-see screen with a wide viewing angle.
FIG. 10 shows a configuration of a mobile phone to which the light emitting device 1 is applied. A cellular phone 3000, a plurality of operation buttons 3001, scroll buttons 3002, and the light emitting device 1 as a display unit are provided. By operating the scroll button 3002, the screen displayed on the light emitting device 1 is scrolled.
FIG. 11 shows a configuration of a portable information terminal (PDA: Personal Digital Assistants) to which the light emitting device 1 is applied. The portable information terminal 4000 includes a plurality of operation buttons 4001, a power switch 4002, and the light emitting device 1 as a display unit. When the power switch 4002 is operated, various kinds of information such as an address book and a schedule book are displayed on the light emitting device 1.
The electronic devices to which the light emitting device 1 is applied include those shown in FIGS. 9 to 11, digital still cameras, liquid crystal televisions, viewfinder type, monitor direct view type video tape recorders, car navigation devices, pagers, electronic Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. And the light-emitting device 1 mentioned above is applicable as a display part of these various electronic devices. In addition, it is not limited to a display unit of an electronic device that directly displays an image or a character, but is applied as a light source of a printing device that is used to indirectly form an image or a character by irradiating light to the photosensitive member. Also good.

1…発光装置、100…走査線駆動回路(第1及び第2駆動手段)、101…走査線、102…制御線、103…データ線、L…電源線、200…データ線駆動回路(第3駆動手段)、300…制御回路、400…画素回路、410…駆動トランジスタ、412…第1トランジスタ(第1のスイッチング素子)、414…第2トランジスタ(第2のスイッチング素子)、420…容量素子、430…OLED素子、SEL1〜SELm…走査信号、G1〜Gm…制御信号、X1〜Xm…データ信号。   DESCRIPTION OF SYMBOLS 1 ... Light-emitting device, 100 ... Scan line drive circuit (1st and 2nd drive means), 101 ... Scan line, 102 ... Control line, 103 ... Data line, L ... Power supply line, 200 ... Data line drive circuit (3rd Drive means), 300 ... control circuit, 400 ... pixel circuit, 410 ... drive transistor, 412 ... first transistor (first switching element), 414 ... second transistor (second switching element), 420 ... capacitive element, 430 ... OLED elements, SEL1 to SELm ... scanning signals, G1 to Gm ... control signals, X1 to Xm ... data signals.

Claims (4)

互いに交差する複数の走査線及び複数のデータ線と、
前記複数の走査線及びデータ線の交差に対応して設けられた画素回路と、
電源電圧を供給する主電源配線と、
前記主電源配線にトランジスタを介して接続され、前記走査線の延在方向に延び、前記
走査線に接続された複数の画素回路に接続される副電源配線と、を備え、
前記画素回路は、
発光素子と、
前記発光素子と前記副電源配線との間に接続された駆動トランジスタと、
前記駆動トランジスタのゲートに接続された容量と、
前記容量と前記データ線との間に接続されたスイッチングトランジスタと、を備え、
第1期間において、前記スイッチングトランジスタがオンとなり、前記主電源線と前記
副電源線との間に接続された前記トランジスタがオフとなり、
第2期間において、前記スイッチングトランジスタがオフとなり、前記主電源線と前記副電源線との間に接続された前記トランジスタがオンとなり、
前記第1期間において、前記主電源配線と前記副電源配線との間に接続された前記トランジスタがオフとなる期間は、前記スイッチングトランジスタがオンとなる期間に重複して当該期間よりも長いことを特徴とする電気光学装置。
A plurality of scan lines and a plurality of data lines intersecting each other;
A pixel circuit provided corresponding to the intersection of the plurality of scanning lines and data lines;
Main power supply wiring for supplying power supply voltage;
A sub power supply line connected to the main power supply line via a transistor, extending in the extending direction of the scan line, and connected to a plurality of pixel circuits connected to the scan line,
The pixel circuit includes:
A light emitting element;
A driving transistor connected between the light emitting element and the sub power supply wiring;
A capacitor connected to the gate of the drive transistor;
A switching transistor connected between the capacitor and the data line,
In the first period, the switching transistor is turned on, the transistor connected between the main power supply wiring the the sub-power supply wiring is turned off,
In the second period, the switching transistor is turned off, the transistor connected between the sub power supply wiring and the main power supply wiring is on the Do Ri,
In the first period, a period in which the transistor connected between the main power supply wiring and the sub power supply wiring is turned off overlaps with a period in which the switching transistor is turned on and is longer than the period. Electro-optical device characterized.
前記第1期間において、前記データ線から前記容量にデータ電圧が書き込まれることを
特徴とする請求項1に記載の電気光学装置。
The electro-optical device according to claim 1, wherein a data voltage is written from the data line to the capacitor in the first period.
前記第2期間において、前記電源電圧が前記画素回路に供給され、前記発光素子が発光
することを特徴とする請求項1に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the power supply voltage is supplied to the pixel circuit and the light emitting element emits light in the second period.
請求項1乃至3のいずれかに記載の電気光学装置を備えた電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2011110122A 2011-05-17 2011-05-17 Electro-optical device and electronic apparatus Active JP5474870B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011110122A JP5474870B2 (en) 2011-05-17 2011-05-17 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011110122A JP5474870B2 (en) 2011-05-17 2011-05-17 Electro-optical device and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005117873A Division JP2006300980A (en) 2005-04-15 2005-04-15 Electronic circuit, and driving method, electrooptical device, and electronic apparatus thereof

Publications (2)

Publication Number Publication Date
JP2011209738A JP2011209738A (en) 2011-10-20
JP5474870B2 true JP5474870B2 (en) 2014-04-16

Family

ID=44940782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011110122A Active JP5474870B2 (en) 2011-05-17 2011-05-17 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5474870B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6120511B2 (en) * 2012-09-20 2017-04-26 キヤノン株式会社 Light emitting device, light emitting element driving circuit and driving method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003108073A (en) * 2001-09-28 2003-04-11 Toshiba Corp Luminous display device
JP2004145278A (en) * 2002-08-30 2004-05-20 Seiko Epson Corp Electronic circuit, method for driving electronic circuit, electrooptical device, method for driving electrooptical device, and electronic apparatus
AU2003269431A1 (en) * 2002-11-15 2004-06-15 Koninklijke Philips Electronics N.V. Display device, electric device comprising such a display device and method for driving a display device

Also Published As

Publication number Publication date
JP2011209738A (en) 2011-10-20

Similar Documents

Publication Publication Date Title
JP5007491B2 (en) Electro-optical device and electronic apparatus
JP2006300980A (en) Electronic circuit, and driving method, electrooptical device, and electronic apparatus thereof
JP3772889B2 (en) Electro-optical device and driving device thereof
KR100740160B1 (en) Light-emitting device, method for driving the same, driving circuit and electronic apparatus
KR20060109343A (en) Electronic circuit, driving method thereof, electro-optical device, and electronic apparatus
US7259593B2 (en) Unit circuit, method of controlling unit circuit, electronic device, and electronic apparatus
JP5392963B2 (en) Electro-optical device and electronic apparatus
JP4039441B2 (en) Electro-optical device and electronic apparatus
KR100578791B1 (en) Light emitting display device and driving method thereof
JP2007025192A (en) Electronic device, driving method thereof, electro-optical device, and electronic apparatus
JP4797336B2 (en) Electro-optical device and electronic apparatus
JP2008256827A (en) Driving method of pixel circuit, light emitting device, and electronic equipment
JP4857586B2 (en) Electronic circuit driving method and driving circuit, light emitting device, and electronic apparatus
JP5474870B2 (en) Electro-optical device and electronic apparatus
JP2005181975A (en) Pixel circuit, electro-optical device and electronic apparatus
JP2010262251A (en) Driving method of unit circuit, electrooptical device, and electronic equipment
JP4784050B2 (en) Electronic circuit, control method therefor, electro-optical device, and electronic apparatus
JP4774726B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2007033599A (en) Electronic device, driving method thereof, electro-optical device and electronic equipment
JP4517927B2 (en) Electro-optical device and electronic apparatus
JP5168116B2 (en) Display device, display device driving method, and electronic apparatus
JP2006119326A (en) Driver of display panel, electronic equipment mounted with this driver and driving method of display panel
JP2010191454A (en) Light emitting device, drive method and drive circuit therefor, and electronic equipment
JP2010175779A (en) Driving method of unit circuit and driving method of electrooptical device
JP2006243098A (en) Driving circuit, electrooptical apparatus and electronic equipment having the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130603

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140205

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5474870

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250