JP2006119057A - 電力計測装置 - Google Patents

Abstract

【課題】 バースト波の判別とデューティ比を検出することができる電力計測装置を提供する。
【解決手段】 バースト波のデューティ比を計測する電力計測装置であって、入力されたバースト波を検波し、得られる検波電圧を出力する検波部３と、検波電圧が所定の検波電圧閾値を超える場合に周期Ｓのクロックでカウントを行い、得られるカウント値Ｎを出力し、バースト波の周期Ｔを持つパルス列でカウントのクリアを行うデューティ比検出部５と、（Ｓ×Ｎ／Ｔ×１００）をデューティ比［％］として算出する計測部４とを備えた
【選択図】 図１

Description

本発明は、バースト波のデューティ比を検出することができる電力計測装置に関するものである。

従来の無線信号増幅装置においては、入力信号や出力信号等の電力を検出する電力計測装置が備えられる。図６は、従来の電力計測装置の構成の一例を示すブロック図である。図６の電力計測装置は、分配器１、検波部３、計測部１０４を備える。無線信号増幅装置における高周波信号は分配器１へ入力され、分配された一方の出力は無線信号増幅装置における送信や受信等に用いられ、もう一方の出力は電力計測装置の検波部３へ入力される。検波部３は、高周波信号の検波を行い、検波電圧に変換する。計測部１０４は、内部のＣＰＵにより検波電圧のサンプリング抽出平均化処理を行い、変換テーブルを用いて電力の絶対値レベルに置き換え、外部へ出力する。

次に、検波部３の構成の具体例について説明する。図７は、従来の検波部の構成の一例を示す回路図である。図７（ａ）はダイオードを用いた場合、図７（ｂ）は対数検波器を用いた場合、図７（ｃ）は対数検波器と平滑回路を用いた場合、図７（ｄ）は対数検波器とピークホールド部を用いた場合をそれぞれ示す。また、図８は、従来の検波部へバースト波を入力した場合の検波電圧波形の一例を示す図である。すべての横軸は時刻ｔ、縦軸は検波電圧Ｖを表す。図８（ａ）はバースト波に追従した検波電圧波形の真値を示す。

検波部には、安価で回路構成が簡単なために、ダイオードがよく使用される。図７（ａ）の検波部は、カップリングコンデンサ１１１、ダイオード１１２を備える。この場合、図８（ｂ）のような検波電圧波形が得られる。

図７（ｂ）の検波部は、カップリングコンデンサ１１１、対数検波器１１３を備える。この場合、対数検波器の応答速度がバースト波の周期よりも十分速ければ、図８（ｃ）のようにバースト波に追従した検波電圧波形が得られる。

図７（ｃ）の検波部は、カップリングコンデンサ１１１、対数検波器１１３、平滑回路１２０を備える。平滑回路１２０は、ダイオード１２１（抵抗値＝Ｒ１２１）、抵抗１２２（抵抗値＝Ｒ２），１２３（抵抗値＝Ｒ３），１２４（抵抗値＝Ｒ３）、コンデンサ１２５（静電容量＝Ｃ１）、バッファ１２６を備える。

まず、対数検波器１１３は、図８（ｃ）に示すようなバースト波に追従したパルス波形の検波電圧を出力する。このパルス波形のうち電圧が高い部分において、平滑回路１２０により急速に充電される。このときの充電時定数τは、Ｃ１×（（Ｒ１＋Ｒ３）／Ｒ４）となる。一方、パルス波形のうち電圧が低い部分において、平滑回路により放電される。このときの放電時定数τ’はＣ１×Ｒ４となる。この放電時定数τ’がバースト信号の周期よりも十分に大きいとすると、バッファ１２６から出力される検波電圧波形は、図８（ｄ）のようになる。

図７（ｄ）の検波部は、カップリングコンデンサ１１１、対数検波器１１３、ピークホールド部１３０を備える。ピークホールド部１３０は、コンデンサ１３１，ＳＷ（スイッチ）１３２，抵抗１３３を備える。

まず、対数検波器１１３は、図８（ｃ）に示すようなバースト波に追従したパルス波形の検波電圧を出力する。対数検波器１１３の出力は、コンデンサ１３１により急速に充電されると、出力電圧が一定の電圧に保持され、この出力電圧を計測部４へ出力する。充電からバースト波の周期に比べて十分に長い時間経った後、ＳＷ１３２をＯＮに制御すると（ＳＷ ＯＮ時間≪ＳＷ ＯＦＦ時間）、コンデンサ１３１に蓄積された出力電圧は、抵抗１３３により放電される。全て放電した後にＳＷ１３２をＯＦＦに制御することにより、再びバースト波の検波電圧が蓄積されるようになる。

なお、本発明の関連ある従来技術として、例えば、下記に示す特許文献１が知られている。
特開平２００４−１２３５４号公報 （第４−６頁、第１図）

しかしながら、図７（ａ）のようなダイオードを用いた検波部では、バースト波の周期とデューティ比によっては、図８（ｂ）のように検波電圧が出力されない、または極めて低い検波電圧しか出力されない。また、図７（ｃ）のような対数検波器と平滑回路を用いた検波部では、平滑回路に時定数を持たせているため、バースト波の周期に対して十分な信号応答が得られない。さらに、バースト波のピークレベルならびに平均レベルは真値に比べて低くなり、誤差が大きくなる。また、図７（ｄ）のような対数検波器とピークホールド部を用いた検波部では、バースト波の判別およびデューティ比を検出することはできない。

次に、図７（ｂ）のような対数検波器を用いた検波部の場合において、計測部のＣＰＵによる検波電圧のサンプリングの動作について説明する。高周波信号が連続波の場合、検波電圧の変化がないのでＣＰＵサンプリング間隔による問題は生じない。次に、高周波信号がバースト波の場合について説明する。

図９は、従来の計測部によるＣＰＵサンプリングの動作の一例を示す図である。バースト波の周期をＴ、バースト送出時間をＵ、検波電圧のＣＰＵサンプリング周期をρとする。ＣＰＵサンプリング間隔ρが、バースト波送出時間Ｕより十分短い場合は、検波電圧からバースト波の判別が可能である。しかしながら、図９に示すように、ＣＰＵサンプリング間隔ρがバースト波送出時間Ｕと同等以上の場合、バースト波をサンプリングできない場合が生じる。

本発明は上述した問題点を解決するためになされたものであり、バースト波の周期がＣＰＵのサンプリング間隔同等以上であっても、バースト波の判別とデューティ比を検出することができる電力計測装置を提供することを目的とする。

上述した課題を解決するため、本発明は、バースト波のデューティ比を計測する電力計測装置であって、入力されたバースト波を検波し、得られる検波電圧を出力する検波部と、前記検波電圧が所定の検波電圧閾値を超える場合に周期Ｓのクロックでカウントを行い、得られるカウント値Ｎを出力し、前記バースト波の周期Ｔを持つパルス列でカウントのクリアを行うデューティ比検出部と、（Ｓ×Ｎ／Ｔ×１００）をデューティ比［％］として算出する計測部とを備えたものである。

また、本発明に係る電力計測装置において、バースト波のピークレベルが変化する場合は、前記検波電圧のピークレベルを検出するピークホールド部を備え、計測部はさらに前記ピークレベルに基づいて前記検波電圧閾値を変更することを特徴とするものである。

本発明によれば、バースト波の周期が既知であれば、デューティ比の検出が可能である。また、平滑回路およびピークホールド部等を用いる必要がなく、回路を簡素化することができる。また、平滑回路がないため高速応答である。また、連続波またはバースト信号か判別可能なため、信号種別に応じて別々にソフト制御を行うことが可能となる。また、ピークホールド部と併用すれば、ピークレベルがダイナミックに変化するバースト波の検出にも対応することができる。

以下、本発明の実施の形態について図面を参照しつつ説明する。

図１は、本発明に係る電力計測装置の構成の一例を示すブロック図である。図１において、図６と同一符号は図６に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図１の電力計測装置は、新たにデューティ比検出部５を備える。また、図１の電力計測装置は、図６における計測部１０４の代わりに計測部４を備える。また、図１の電力計測装置も図６の電力計測装置と同様、無線信号増幅装置等に備えられる。

計測部４は、基準クロックとバースト周期信号を、デューティ比検出部５へ出力する。基準クロックは周期Ｓを持ち、バースト送出時間Ｕに比べて十分短いとする（Ｓ≪Ｕ）。バースト周期信号は、既知のバースト波の周期Ｔと等しい周期を持つパルス列である。また、計測部４は、デューティ比検出部５の出力に基づいて算出したバースト波のデューティ比を、外部へ出力する。

次に、デューティ比検出部５の構成の具体例について説明する。図２は、本発明に係るデューティ比検出部の構成の一例を示すブロック図である。このデューティ比検出部５は、カウンタ６で構成され、ＰＬＤ（Programmable Logic Device）等で実現される。カウンタ６のＤＡＴＡ入力へは、検波電圧が入力され、ｃｌｋ入力へは、基準クロックが入力され、ｃｌｒ入力へは、バースト周期毎にくるｃｌｒ信号が入力される。また、カウンタ６のカウント数出力は計測部４へ出力される。

図３は、本発明に係るデューティ比検出部によるカウントの動作の一例を示す図である。カウンタ６は、検波電圧が所定の検波電圧閾値を超えている期間、すなわちバースト波がＯＮとなっている期間において、基準クロック周期Ｓ毎にカウントを行い、得られるカウント数Ｎを計測部４へ出力する。検波電圧閾値とは、バースト波のＯＮとＯＦＦのレベルの閾値である。計測部４内部のＣＰＵがカウンタ６からＮを読み出した後、バースト周期信号によりカウンタ６がクリアされる。従って、バースト波のデューティ比Ｄ［％］は、（Ｓ×Ｎ／Ｔ×１００）により求めることができる。

上述した動作によれば、バースト波の周期が既知であれば、デューティ比の検出が可能である。

次に、バースト波のピークレベルが時間とともに変動する場合の、電力計測装置について説明する。図４は、本発明に係る電力計測装置の構成の別の一例を示すブロック図である。図４において、図１と同一符号は図１に示された対象と同一又は相当物を示しており、ここでの説明を省略する。図４の電力計測装置は、新たにピークホールド部７を備える。また、図４の電力計測装置は、図１における計測部４の代わりに計測部８を備える。ピークホールド部７は、例えばピークホールド部１３０と同様の構成である。

図５は、バースト波のピークレベルが時間とともに変動する場合の計測部の動作の一例を示す図である。ピークホールド部７は、検波電圧のピークレベルを計測部８へ出力する。計測部８は、計測部４の機能に加えて、デューティ比検出部５における検波電圧閾値を変化させる。計測部８において、検波電圧閾値は、前のバースト周期で取得した検波電圧のピークレベルをもとに、次バースト周期で変更する。これにより、ダイナミックにピークレベルが変化するようなバースト波に対しても正確なデューティ比の判別が可能となる。

本発明に係る電力計測装置の構成の一例を示すブロック図である。 本発明に係るデューティ比検出部の構成の一例を示すブロック図である。 本発明に係るデューティ比検出部によるカウントの動作の一例を示す図である。 本発明に係る電力計測装置の構成の別の一例を示すブロック図である。 バースト波のピークレベルが時間とともに変動する場合の計測部の動作の一例を示す図である。 従来の電力計測装置の構成の一例を示すブロック図である。 従来の検波部の構成の一例を示す回路図である。 従来の検波部へバースト波を入力した場合の検波電圧波形の一例を示す図である。 従来の計測部によるＣＰＵサンプリングの動作の一例を示す図である。

符号の説明

１ 分配器、３ 検波部、４，８，１０４ 計測部、５ デューティ比検出部、６ カウンタ、７，１３０ ピークホールド部、１１１，１２５，１３１ コンデンサ、１１２，１２１ ダイオード、１１３ 対数検波器、１２０ 平滑回路、１２２，１２３，１２４，１３３ 抵抗、１２６ バッファ、１３２ スイッチ。

Claims (1)

1. バースト波のデューティ比を計測する電力計測装置であって、
   入力されたバースト波を検波し、得られる検波電圧を出力する検波部と、
   前記検波電圧が所定の検波電圧閾値を超える場合に周期Ｓのクロックでカウントを行い、得られるカウント値Ｎを出力し、前記バースト波の周期Ｔを持つパルス列でカウントのクリアを行うデューティ比検出部と、
   （Ｓ×Ｎ／Ｔ×１００）をデューティ比［％］として算出する計測部と、
   を備えてなる電力計測装置。

Images