JP2006114635A - 半導体装置 - Google Patents

Abstract

【課題】 チップが接着される基板の凹部に連通して、接着剤が押し出される貫通穴を設けることにより、チップの位置決め精度を向上すると共に、チップの側面で生じる電気的不良現象を防止することができる半導体装置を提供する。
【解決手段】 チップ１が基板２に形成された凹部（ダイボンドエリア）３に搭載してある。凹部３の底面には円形の貫通穴４が基板２の裏面に向けて設けてある。チップ１は接着剤５により、凹部３の底面に接着してある。貫通穴４には凹部３の底面から基板２の裏面にかけてスルーホール配線６がメッキにより形成してある。チップ１を凹部３にダイボンディングする際に、凹部３に過剰に供給された接着剤５を凹部３に連通して設けてある貫通穴４へ押し出して逃がすものとする。
【選択図】 図１

Description

本発明は、基板の凹部に発光素子、受光素子などの半導体素子のチップを接着剤により接着した半導体装置に関する。

従来の半導体装置として、半導体素子のチップを基板（配線基板、半導体パターン）に接着する際に導電性接着剤を用いるものが提案されている（例えば特許文献１参照）。

この従来の半導体装置においては、半導体パターンの発光ダイオードを載置する位置に凹所を形成し、この凹所に発光ダイオードを載置（ダイボンディング）することにより、発光ダイオードの位置決め精度を向上させている。
特開２０００ー２７７８１３号公報

しかしながら、この従来の半導体装置においては、導電性樹脂の塗布量が多い場合に、半導体素子のチップの側面に導電性樹脂が這い上がり、半導体素子のチップの側面でＰＮ接合が短絡するなどの問題があった。

本発明はこのような状況に鑑みてなされたものであり、半導体素子のチップが接着される基板の凹部に連通して、接着剤が押し出される貫通穴を設けることにより、チップの位置決め精度を向上すると共に、チップの側面で生じる電気的不良現象を防止することができる半導体装置を提供することを目的とする。

また、貫通穴にスルーホール配線を形成することにより、小型化した半導体装置を適用することを他の目的とする。

また、基板の凹部の壁面を傾斜面として反射特性を持たせることにより、光学特性に優れた半導体装置を提供することを他の目的とする。

また、基板に設けた貫通穴を基板の厚さ方向に対して傾斜させることにより、基板を薄くすることができる半導体装置を提供することを他の目的とする。

また、貫通穴に補助穴を設けることにより、基板を薄くすることができる半導体装置を提供することを他の目的とする。

本発明に係る半導体装置は、基板に形成された凹部に半導体素子のチップが接着剤により接着してある半導体装置であって、前記基板は前記凹部に連通する貫通穴を備えることを特徴とする。

この構成により、凹部によりチップの位置合わせ精度が向上すると共に、凹部に過剰に供給された接着剤を貫通穴に押し出すことによりチップの側面に接着剤が這い上がることを防止できるので、チップの側面での電気的不良現象を防止することができる。特に接着剤として導電性接着剤を用いた場合には電気的不良現象が発生しやすいことから、大きな効果が得られる。

本発明に係る半導体装置では、前記接着剤は導電性樹脂であることを特徴とする。

この構成により、接着剤を導電性樹脂とするので、チップの裏面電極を凹部の底面に形成された底面配線に直接接続することができ、基板の配線パターンを簡略化でき、基板の配線面積を小さくして、半導体装置を小型化することができる。

本発明に係る半導体装置では、前記貫通穴にスルーホール配線が形成してあることを特徴とする。

この構成により、貫通穴にスルーホール配線を形成するので、配線用のスルーホールを別途設ける必要がなくなり、基板を小面積化することができ、半導体装置を小型化することが可能となる。

本発明に係る半導体装置では、前記半導体素子は半導体発光素子、又は半導体受光素子であることを特徴とする。

この構成により、接着剤によるチップ側面での電気的不良現象を防止し、優れた信頼性を有する光半導体装置（半導体発光装置、半導体受光装置）とすることができる。

本発明に係る半導体装置では、前記貫通穴は前記凹部の底面に配置してあることを特徴とする。

この構成により、貫通穴を凹部の底面（チップが接着される範囲内）に対応して配置するので、貫通穴の形成が容易になると共に、接着剤を貫通穴に確実に押し出すことが可能となる。

本発明に係る半導体装置では、前記貫通穴は前記チップの１辺に対応して配置してあることを特徴とする。

この構成により、接着剤の塗布量の方向性により接着剤の量が多くなる側のチップの１辺に対応して貫通穴を設けておくので、接着剤を貫通穴に確実に押し出すことが可能となる。また、貫通穴をチップの１辺に対応する位置に設けることにより、基板の裏面での配線の自由度を大きくすることができる。

本発明に係る半導体装置では、前記貫通穴は前記チップの４辺に対応して配置してあることを特徴とする。

この構成により、チップの４辺に対応させて凹部の側壁に連通する貫通穴を設けるので、過剰に供給された接着剤をチップの４辺で貫通穴に確実に押し出すことができ、電気的不良現象の発生しやすいチップの側面に接着剤が這い上がることを確実に防止することが可能となる。

本発明に係る半導体装置では、前記貫通穴は前記チップの角部に対応して配置してあることを特徴とする。

この構成により、貫通穴をチップの角部に対応する位置に設けるので、チップの角部で接着剤を貫通穴に確実に押し出すことができるので、電気的不良現象の発生しやすいチップの側面に接着剤が這い上がることを確実に防止することが可能となる。チップの４辺に対応する凹部の壁面の位置を変更することがないので、位置合わせ精度を低下させることはない。

本発明に係る半導体装置では、前記基板の表面配線と前記チップの表面電極とが同一平面を有することを特徴とする。

この構成により、凹部の深さ、チップの厚さを調整して、基板の表面配線とチップの表面電極とを面一とすることができるので、基板の表面配線とチップの表面電極との間のワイヤボンディングが容易になる。また、チップの稜線でワイヤが接触することによる短絡を防止することができる。更に、チップを凹部に埋め込む形態とすることから、半導体装置の小型化（薄型化）が可能となる。

本発明に係る半導体装置では、前記凹部の壁面は傾斜していることを特徴とする。

この構成により、チップを凹部へ容易に導入でき、チップのボンディング（ダイボンディング）が容易となる。また、傾斜面は反射面として作用するので、発光素子、受光素子を搭載した半導体装置では光学特性を向上することができる。また、接着剤を貫通穴だけでなく、傾斜面へも広げることができるので、接着剤がチップの側面に這い上がることをより確実に防止することができる。

本発明に係る半導体装置では、前記凹部の壁面は前記チップの高さより高くしてあることを特徴とする。

この構成により、凹部の壁面を大きくして反射面としての作用を大きくすることができるので、半導体装置の光学特性を更に向上することができる。

本発明に係る半導体装置では、前記凹部の壁面は曲面状にしてあることを特徴とする。

この構成により、凹部の壁面を曲面状にしてレンズ機能を持たせることができるので、反射面としての機能を更に大きくでき、更に優れた光学特性を有する半導体装置とすることができる。

本発明に係る半導体装置では、前記貫通穴は前記基板の厚さ方向に対して傾斜して設けてあることを特徴とする。

この構成により、接着剤が凹部の底面から基板の裏面側まで到達することを防止することができるので、基板を薄くすることができ、半導体装置の小型化（薄型化）が可能となる。

本発明に係る半導体装置では、前記基板は前記貫通穴と交差する方向で前記貫通穴に連通する補助穴を備えることを特徴とする。

この構成により、貫通穴を実質的に拡張することができ、接着剤が凹部の底面から基板の裏面側まで到達することを防止することができるので、基板を薄くすることができ、半導体装置の小型化（薄型化）が可能となる。

本発明に係る半導体装置では、前記貫通穴は前記基板の裏面側で封止してあることを特徴とする。

この構成により、接着剤を確実に補助穴へ押し出すことができ、接着剤が凹部の底面から基板の裏面側まで到達することを確実に防止することができる。

本発明に係る半導体装置によれば、半導体素子のチップが接着される基板の凹部に連通して、接着剤が押し出される貫通穴を設けることにより、チップの位置決め精度を向上すると共に、過剰に供給された接着剤によりチップの側面で生じる電気的不良現象を防止できるという効果を奏する。

本発明に係る半導体装置によれば、基板の凹部に連通する貫通穴にスルーホール配線を形成することにより、配線パターンを簡略化して小型化できるという効果を奏する。

本発明に係る半導体装置によれば、基板の凹部の壁面を傾斜面として反射特性を持たせることにより、優れた光学特性が得られるという効果を奏する。

本発明に係る半導体装置によれば、基板に設けた貫通穴を基板の厚さ方向に対して傾斜させることにより、基板を薄くして小型化（薄型化）できるという効果を奏する。

本発明に係る半導体装置によれば、貫通穴に補助穴を設けることにより、基板を薄くして小型化（薄型化）できるという効果を奏する。

以下、本発明の実施の形態を図面に基づいて説明する。

＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置の概略説明図（概略平面図及び概略断面図）である。同図（Ａ）は、概略平面図であり、同図（Ｂ）は同図（Ａ）の矢符Ｘ−Ｘでの概略断面図である。

同図に示す半導体装置では、半導体素子のチップ１が基板２に形成された凹部（ダイボンドエリア）３に搭載（実装：ダイボンディング）してある。凹部３はチップ１の位置決め用として作用させることから、チップ１のサイズよりわずかに大きく形成してあり、チップ１の位置決め精度（実装精度）を向上することができる。

チップ１にはＰＮ接合（例えばＰ層１ａとＮ層１ｂ）が形成してあり、例えば半導体発光素子（発光ダイオード：ＬＥＤ）として機能する。

凹部３の底面には円形の貫通穴４が基板２の裏面に向けて設けてある。つまり、貫通穴４は凹部３に連通して形成される。貫通穴４は凹部３の底面の中心部に形成することがより好ましいが、凹部３の底面での適宜の位置であれば良く、また形状も円形に限るものではない。

チップ１は接着剤５により、凹部３の底面に接着してある。貫通穴４には凹部３の底面から基板２の裏面にかけてスルーホール配線６がメッキにより形成してある。スルーホール配線６は凹部３の底面に形成された底面配線６ａ及び基板２の裏面に形成された裏面配線６ｂと一体に接続してある。

したがって、接着剤５として導電性樹脂（例えばＡｇペースト）を用いた場合には、チップ１のＮ層１ｂと底面配線６ａとを接続することになるから、Ｎ層１ｂと基板２の裏面配線６ｂは、底面配線６ａ及びスルーホール配線６を介して接続されることになる。つまり、貫通穴４が配線用のスルーホールを兼ねることになり、Ｎ層１ｂに対する配線パターンを簡略化できると共に配線面積を小さく（基板の小面積化、つまり半導体装置の小面積化）して、半導体装置を小型化することができる。本実施の形態のような基板型の半導体装置では特に効果が大きい。

チップ１の表面電極７はワイヤ（例えばＡｕ線）７ｗを介して凹部３の外側部で基板２の表面に形成された表面配線８ａに接続してある。つまり、Ｐ層１ａはワイヤ７ｗにより表面配線８ａに接続される。また、表面配線８ａは貫通穴９に形成されたスルーホール配線８を介して裏面配線８ｂに接続される。

ワイヤボンドした後に、チップ１及びワイヤ７ｗをエポキシ樹脂で封止し（不図示）、封止した後、基板２をダイシングして、基板型の半導体装置を複数作製する。更に、本実施の形態に係る半導体装置は、基板２の裏面配線６ｂ、８ｂを介して図示しない回路基板（システム基板）に半田リフローにより実装（接続）される。

本実施の形態の半導体装置では、チップ１を凹部３にダイボンディングする際に、凹部３に過剰に供給された接着剤５を凹部３に連通して設けてある貫通穴４へ押し出して逃がすことから、接着剤５の供給量（塗布量）が多くなった場合でも、チップ１の側面に接着剤５が這い上がることを防止することができる。つまり、チップ１の側面での電気的不良現象（チップ１の側面に露出したＰＮ接合（Ｐ層１ａ、Ｎ層１ｂ）の接着剤５による短絡、チップの側面を這い上がった接着剤５を原因とするリーク電流の発生など）を防止することができる。特に接着剤５として導電性樹脂（例えばＡｇペースト）を用いた場合には電気的不良現象が発生しやすいことから、大きな効果が得られる。

なお、チップ１のＰＮ接合が表面からのみ電極を取り出す構成となっている場合などには接着剤５として絶縁性樹脂を用いて接着することも可能である。また、接着剤５としてはシート状のものを適用することも可能であり、この場合にも過剰な接着剤５を貫通穴４へ押し出すことが可能となる。

また、半導体素子としては半導体発光素子、半導体受光素子の他にメサ型の電力用トランジスタなどへの適用が可能である。

＜実施の形態２＞
図２は、本発明の実施の形態２に係る半導体装置の概略説明図（概略平面図及び概略断面図）である。同図（Ａ）は、概略平面図であり、同図（Ｂ）は同図（Ａ）の矢符Ｘ−Ｘでの概略断面図である。実施の形態１と同様の構成には同一の符号を付して適宜説明を省略する。

同図に示す半導体装置では、貫通穴４をチップ１の４辺に対応させて、凹部３の側壁に連通して設けてある。貫通穴４はチップ１の４辺のそれぞれに対応して凹部３の側壁に設けられることから、十文字の各先端部に対応して配置した形態となっている。つまり、本実施の形態は実施の形態１と貫通穴４の配置が異なる。なお、同図（Ｂ）では、表面電極７、ワイヤ７ｗ、表面配線８ａなどの図示を省略している。

貫通穴４は凹部３の側壁から外側へ延在する構成が好ましいが、これに限るものではなく、貫通穴４の部分が適宜側壁の内側（チップ１が接着される凹部３の底面）に延在しても良いことは言うまでもない。また、貫通穴４はチップ１の各辺の中央部に対応させて適宜の開口面積を持たせて形成することが好ましいが、必ずしも各辺の中央部に限るものではない。また、貫通穴４の形状は矩形に限らず、凹部３の側壁の外側に半円形などで形成しても同様に作用することは言うまでもない。貫通穴４をチップ１の各辺の全体ではなく一部分に対応させて形成することから、凹部３の壁面の位置を変更することがないので、位置合わせ精度を低下させることはない。

本実施の形態においても、実施の形態１と同様に、チップ１を凹部３にダイボンディングする際に、凹部３に過剰に供給された接着剤５を凹部３に連通して設けてある貫通穴４へ押し出して逃がすことから、接着剤５の供給量（塗布量）が多くなった場合でも、チップ１の側面に接着剤５が這い上がることを防止することができる。つまり、貫通穴４をチップ１の４辺に対応する位置に、凹部３の側壁に連通して設けることにより、チップ１の４辺で接着剤５を貫通穴４に確実に押し出すことができるので、電気的不良現象の発生しやすいチップ１の側面に接着剤５が這い上がることを確実に防止することが可能となる。なお、その他の構成、作用は実施の形態１と同様である。

また、変形例として、貫通穴４をチップ１の１辺の一部分に対応して配置したある場合にも同様にチップ１の側面に接着剤５が這い上がることを防止することが可能となる。例えば、接着剤５の塗布量に方向性がある場合に、接着剤５の量が多くなる側の１辺に対応して貫通穴４を設けておくことにより接着剤５を貫通穴４に確実に押し出すことが可能となる。また、貫通穴４をチップ１の１辺に対応させて設けることにより、基板裏面での配線の自由度を大きくすることができる。また、貫通穴４を１辺に限らず、２〜３辺に対応させて設けることができることは言うまでもない。なお、貫通穴４を設けない他の辺では凹部３の壁面は変動しないので、位置あわせ精度を低下させることがない。

＜実施の形態３＞
図３は、本発明の実施の形態３に係る半導体装置の概略説明図（概略平面図）である。実施の形態１、実施の形態２と同様の構成には同一の符号を付して適宜説明を省略する。

同図に示す半導体装置では、貫通穴４をチップ１の４つの角部に対応させて、凹部３の側壁に連通して設けてある。貫通穴４はチップ１の４つの角部のそれぞれに対応して凹部３の側壁に設けられる。つまり、本実施の形態は実施の形態１、実施の形態２と貫通穴４の配置が異なる。

貫通穴４は凹部３の側壁から外側へ延在する構成が好ましいが、これに限るものではなく、貫通穴４の部分が適宜側壁の内側（チップ１が接着される凹部３の底面）に延在しても良いことは言うまでもない。また、貫通穴４はチップ１の各角部に対応させて適宜の開口面積を持たせて形成する。また、貫通穴４の形状は円形に限らず、矩形などとしても同様に作用することは言うまでもない。貫通穴４をチップ１の角部に対応させて形成することから、凹部３の壁面の位置を変更することがないので、位置合わせ精度を低下させることはない。

本実施の形態においても、実施の形態１、実施の形態２と同様に、チップ１を凹部３にダイボンディングする際に、凹部３に過剰に供給された接着剤５を凹部３に連通して設けてある貫通穴４へ押し出して逃がすことから、接着剤５の供給量（塗布量）が多くなった場合でも、チップ１の側面に接着剤５が這い上がることを防止することができる。つまり、貫通穴４をチップ１の角部に対応する位置に、凹部３の側壁に連通して設けることにより、チップ１の角部で接着剤５を貫通穴４に確実に押し出すことができるので、電気的不良現象の発生しやすいチップ１の側面に接着剤５が這い上がることを確実に防止することが可能となる。なお、その他の構成、作用は実施の形態１、実施の形態２と同様である。

＜実施の形態４＞
図４は、本発明の実施の形態４に係る半導体装置の概略説明図（概略断面図）である。実施の形態１〜実施の形態３と同様の構成には同一の符号を付して適宜説明を省略する。

同図に示す半導体装置では、貫通穴４の形態は実施の形態１と同様にしてある。しかし、貫通穴４の形態はこれに限るものではなく、実施の形態２、実施の形態３と同様であっても良いことは言うまでもない。

本実施の形態では、基板２の表面配線８ａとチップ１の表面電極７とが同一平面を有するよう（面一となるよう）に形成してある。つまり、表面配線８ａの表面と表面電極７の表面とが同一平面を構成する。しかし、完全な一致に限るものではなく、ワイヤ７ｗを表面電極７と表面配線８ａにワイヤボンディングする際に、制御性が容易、正確になる程度の範囲内に収めてあれば良い。なお、チップ１の厚さを薄くすること、凹部３の深さを深くすること、又は両者を併用することにより、表面電極７と表面配線８ａとが同一平面を有するように（面一となるように）することができる。

これにより、表面電極７と表面配線８ａとの間の段差がなくなり、ワイヤ７ｗのワイヤボンディングが容易になり、ワイヤ７ｗがチップ１の稜線に接触（＝エッジタッチ）することによる短絡を防止することが可能となる。また、チップ１を基板２の内部に埋め込む形態となることから、半導体装置を薄型化（小型化）することが可能である。また、その他の構成、作用は実施の形態１〜実施の形態３と同様である。

＜実施の形態５＞
図５は、本発明の実施の形態５に係る半導体装置の概略説明図（概略平面図及び概略断面図）である。実施の形態１〜実施の形態４と同様の構成には同一の符号を付して適宜説明を省略する。

同図に示す半導体装置では、貫通穴４の形態は実施の形態１と同様にしてある。しかし、貫通穴４の形態はこれに限るものではなく、実施の形態２、実施の形態３と同様であっても良いことは言うまでもない。

本実施の形態では、凹部３の壁面をすり鉢状の傾斜面としている。凹部３の壁面を傾斜面とすることにより、チップ１を凹部３に実装（ダイボンディング）する際に、凹部の底面にチップをスムーズに導くことが可能となり、チップ１のダイボンディングが容易になる。傾斜面を反射性の良い形態（ミラー面）にした場合には反射面としても有効に作用するので、発光素子、受光素子を搭載した場合には、光学特性の優れた半導体装置となる。特に発光素子を搭載した場合には、チップ１から出射した光が全て傾斜面で反射することになり、高輝度（高出力）、高効率の半導体発光装置とすることができる。

また、凹部３に過剰に供給された接着剤５を貫通穴４だけでなく、傾斜面にも広げることができるので、接着剤５の供給量（塗布量）が多くなった場合でも、チップ１の側面に接着剤５が這い上がることをより確実に防止することができる。なお、その他の構成、作用は実施の形態１〜実施の形態４と同様である。

＜実施の形態６＞
図６は、本発明の実施の形態６に係る半導体装置の概略説明図（概略断面図）である。実施の形態１〜実施の形態５と同様の構成には同一の符号を付して適宜説明を省略する。

同図に示す半導体装置では、貫通穴４の形態は実施の形態１と同様にしてある。しかし、貫通穴４の形態はこれに限るものではなく、実施の形態２、実施の形態３と同様であっても良いことは言うまでもない。

本実施の形態では、実施の形態５で傾斜面とした凹部３の壁面をチップ１の高さより更に高くなるように延在させて形成してある。壁面を反射性の良い形態（ミラー面）とすることにより、傾斜面はより大きな反射面となることから、実施の形態５の場合に比較して更に光学特性に優れた半導体装置となる。特に発光素子を搭載した場合には、チップ１から出射した光が全て傾斜面で前方方向に反射することになり、より高輝度（高出力）、高効率の半導体発光装置（基板型の半導体発光装置）とすることができる。本実施の形態に係る半導体装置は実施の形態５に係る半導体装置の光学特性を更に向上させることができるものである。

なお、本実施の形態では、表面配線８ａを凹部３の壁面の高さと同一にしているが、壁面の周囲に適宜の段差を設けることにより、実施の形態４と同様にチップ１の表面電極７と基板２の表面配線８ａとを同一の高さにすることも可能である。また、その他の構成、作用は実施の形態１〜実施の形態５と同様である。

＜実施の形態７＞
図７は、本発明の実施の形態７に係る半導体装置の概略説明図（概略断面図）である。実施の形態１〜実施の形態６と同様の構成には同一の符号を付して適宜説明を省略する。

同図に示す半導体装置では、貫通穴４の形態は実施の形態１と同様にしてある。しかし、貫通穴４の形態はこれに限るものではなく、実施の形態２、実施の形態３と同様であっても良いことは言うまでもない。

本実施の形態では、実施の形態６の傾斜面（凹部３の壁面）を曲面状に形成してある。傾斜面（曲面）を適宜のレンズ機能を持たせたミラー面とすることにより、チップ１を発光素子とした場合には、チップ１から出射された発散光を、前方への平行光あるいは収束光として取り出すことが可能となる。また、チップ１を受光素子とした場合にも同様に受光強度を向上することができる。なお、実施の形態５の傾斜面を曲面に形成した場合にも同様な効果が得られることは言うまでもない。

本実施の形態によれば、実施の形態６に係る半導体装置よりも更に光学特性が優れた高輝度（高出力）、高効率の半導体装置を実現することができる。特に発光素子を搭載した場合には、チップ１から出射した光が全て傾斜面で前方方向に反射することになり、より高輝度（高出力）、高効率の半導体発光装置（基板型の半導体発光装置）とすることができる。本実施の形態に係る半導体装置は実施の形態５、実施の形態６に係る半導体装置の光学特性を更に向上させることができるものである。また、その他の構成、作用は実施の形態１〜実施の形態６と同様である。

＜実施の形態８＞
図８は、本発明の実施の形態８に係る半導体装置の概略説明図（概略断面図）である。実施の形態１〜実施の形態７と同様の構成には同一の符号を付して適宜説明を省略する。

同図に示す半導体装置では、貫通穴４を基板２の厚さ方向に対して傾斜して設けてある。基板２を薄くした場合、又は接着剤５が多い場合、貫通穴４に押し出された余分な接着剤５が基板２の裏面側からはみ出し、半導体装置を回路基板に実装する際に不具合（ショート、実装位置ずれ、半田付け不良等）が発生する。

しかし、本実施の形態のように、貫通穴４を基板２に対して傾斜させて設けることにより貫通穴４の長さを長くすることができるから、接着剤５が凹部３の底面から基板２の裏面側まで到達することを防止することが可能である。つまり、半導体装置を回路基板に実装する際に生じる不具合を防止することができる。

したがって、本実施の形態では、実施の形態１〜実施の形態７に比較して基板２を薄くすることができるので、半導体装置の小型化（薄型化）が可能となる。なお、その他の構成、作用は実施の形態１〜実施の形態７と同様である。

＜実施の形態９＞
図９は、本発明の実施の形態９に係る半導体装置の概略説明図（概略断面図）である。実施の形態１〜実施の形態８と同様の構成には同一の符号を付して適宜説明を省略する。

同図に示す半導体装置では、貫通穴４と交差する方向で、貫通穴４に連通する補助穴１０を基板２に設けてある。基板２を薄くした場合、又は接着剤５が多い場合、貫通穴４に押し出された余分な接着剤５が基板２の裏面側からはみ出し、半導体装置を回路基板に実装する際に不具合（ショート、実装位置ずれ、半田付け不良等）が発生する。

しかし、本実施の形態のように、貫通穴４と交差する方向で、貫通穴４に連通する補助穴１０を基板２に設けることにより貫通穴４を分岐して実質的に貫通穴４の長さを長くすることができ、基板２の表面（裏面）と平行方向の補助穴１０の方にも接着剤５を押し出すことができるから、接着剤５が凹部３の底面から基板２の裏面側まで到達することを防止することが可能である。つまり、半導体装置を回路基板に実装する際に生じる不具合を防止することができる。

また、更に基板２の裏面側で貫通穴４を封止部１１により封止することにより、接着剤５が補助穴１０へ確実に押し出されるので、接着剤５が基板２の裏面側からはみ出すことをより確実に防止することができる。なお、封止部１１には適宜の接着剤を用いることができる。

したがって、本実施の形態では、実施の形態１〜実施の形態７に比較して基板２を薄くすることができるので、半導体装置の小型化（薄型化）が可能となる。なお、その他の構成、作用は実施の形態１〜実施の形態７と同様である。

本発明の実施の形態１に係る半導体装置の概略説明図（概略平面図及び概略断面図）である。 本発明の実施の形態２に係る半導体装置の概略説明図（概略平面図及び概略断面図）である。 本発明の実施の形態３に係る半導体装置の概略説明図（概略平面図）である。 本発明の実施の形態４に係る半導体装置の概略説明図（概略断面図）である。 本発明の実施の形態５に係る半導体装置の概略説明図（概略平面図及び概略断面図）である。 本発明の実施の形態６に係る半導体装置の概略説明図（概略断面図）である。 本発明の実施の形態７に係る半導体装置の概略説明図（概略断面図）である。 本発明の実施の形態８に係る半導体装置の概略説明図（概略断面図）である。 本発明の実施の形態９に係る半導体装置の概略説明図（概略断面図）である。

符号の説明

１ チップ
１ａ Ｐ層
１ｂ Ｎ層
２ 基板
３ 凹部
４ 貫通穴
５ 接着剤
６ スルーホール配線
６ａ 底面配線
６ｂ 裏面配線
７ 表面電極
７ｗ ワイヤ
８ スルーホール配線
８ａ 表面配線
８ｂ 裏面配線
９ 貫通穴
１０ 補助穴
１１ 封止部

Claims (15)

1. 基板に形成された凹部に半導体素子のチップが接着剤により接着してある半導体装置であって、
   前記基板は前記凹部に連通する貫通穴を備えることを特徴とする半導体装置。
2. 前記接着剤は導電性樹脂であることを特徴とする請求項１に記載の半導体装置。
3. 前記貫通穴にスルーホール配線が形成してあることを特徴とする請求項２に記載の半導体装置。
4. 前記半導体素子は半導体発光素子、又は半導体受光素子であることを特徴とする請求項１ないし請求項３のいずれか一つに記載の半導体装置。
5. 前記貫通穴は前記凹部の底面に配置してあることを特徴とする請求項１ないし請求項４のいずれか一つに記載の半導体装置。
6. 前記貫通穴は前記チップの１辺に対応して配置してあることを特徴とする請求項１ないし請求項４のいずれか一つに記載の半導体装置。
7. 前記貫通穴は前記チップの４辺に対応して配置してあることを特徴とする請求項６に記載の半導体装置。
8. 前記貫通穴は前記チップの角部に対応して配置してあることを特徴とする請求項１ないし請求項４のいずれか一つに記載の半導体装置。
9. 前記基板の表面配線と前記チップの表面電極とが同一平面を有することを特徴とする請求項１ないし請求項８のいずれか一つに記載の半導体装置。
10. 前記凹部の壁面は傾斜していることを特徴とする請求項１ないし請求項９のいずれか一つに記載の半導体装置。
11. 前記凹部の側面は前記チップの高さより高くしてあることを特徴とする請求項１０に記載の半導体装置。
12. 前記凹部の壁面は曲面状にしてあることを特徴とする請求項１０又は請求項１１に記載の半導体装置。
13. 前記貫通穴は前記基板の厚さ方向に対して傾斜して設けてあることを特徴とする請求項１ないし請求項１２のいずれか一つに記載の半導体装置。
14. 前記基板は前記貫通穴と交差する方向で前記貫通穴に連通する補助穴を備えることを特徴とする請求項１ないし請求項１２のいずれか一つに記載の半導体装置。
15. 前記貫通穴は前記基板の裏面側で封止してあることを特徴とする請求項１４に記載の半導体装置。
    
    
    

Images