JP2006113712A - 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法 - Google Patents

半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法 Download PDF

Info

Publication number
JP2006113712A
JP2006113712A JP2004298677A JP2004298677A JP2006113712A JP 2006113712 A JP2006113712 A JP 2006113712A JP 2004298677 A JP2004298677 A JP 2004298677A JP 2004298677 A JP2004298677 A JP 2004298677A JP 2006113712 A JP2006113712 A JP 2006113712A
Authority
JP
Japan
Prior art keywords
parameter
circuit
simulation
spice
optimized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004298677A
Other languages
English (en)
Other versions
JP4420282B2 (ja
Inventor
Yasushi Fukushima
康 福島
Seiji Ochi
誠司 越智
Toshiko Hanshimoseki
敏子 半下石
Koichi Fujii
浩一 藤井
Toshihiro Takahashi
俊裕 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2004298677A priority Critical patent/JP4420282B2/ja
Publication of JP2006113712A publication Critical patent/JP2006113712A/ja
Application granted granted Critical
Publication of JP4420282B2 publication Critical patent/JP4420282B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 精度の高いシミュレーションを実現することを可能とした半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法を提供する。
【解決手段】 半導体集積回路の回路シミュレーション装置に、初期パラメータ1と、素子の接続情報を有するシミュレーション対象回路ネットリスト2と、デバイスの測定結果であるインラインデータ3又は回路ブロック毎最適化ノウハウ情報4の少なくともいずれか一つと、パラメータ最適化についてのユーザ指示であるユーザ入力条件5とを入力するデータ入力手段6と、入力された情報を基に、シミュレーション直前に、初期パラメータ1に対して補正又は調整を加えて最適化済パラメータ8を作成するSPICEパラメータ最適化処理手段7と、作成された最適化済パラメータ8を用いてシミュレーションを実行する回路シミュレーションエンジン9とを設ける。
【選択図】 図1

Description

本発明は、半導体集積回路の回路シミュレーション装置に関する。特に、トランジスタ等の回路素子(デバイス)のシミュレーション用モデル記述のためのSPICEパラメータを最適化し、最適化されたSPICEパラメータを用いてシミュレーションを実行する半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法に関する。
従来、半導体集積回路に対するシミュレーションは、通常、専用の回路シミュレーション装置を用いて行われる。このような専用の回路シミュレーション装置としては、例えば、「SPICE」などの装置が広く知られている。この回路シミュレーション装置における、トランジスタ等の回路素子(デバイス)のシミュレーションモデル記述のために用いられるSPICEパラメータについて以下に説明する。回路シミュレータにおいては、トランジスタ等のデバイスは数学モデルで表現されており、複数個のSPICEパラメータを最適に調整することにより精度の高いモデルが構築され、精度の高いシミュレーションができるようになっている。
精度が高いとは、実際に製造された半導体集積回路の電気的な振る舞い(特性)と、シミュレーションによって計算された電気的な振る舞い(特性)との誤差が小さいことを意味する。精度の高いシミュレーションが実施されることで、最適な回路設計が可能となる。また、万が一製造不良が発生した場合も解析が容易となる。ところで、シミュレーションに用いられるSPICEパラメータは、インラインにおいて実測が可能な各種インラインデータに基づいて決定されるものである。
従来、SPICEパラメータは一度決定されると、次に改訂されるまでは固定される。トランジスタ等の回路素子の製造工程において、そのミクロレベルでの状態は常に一定でなく、時々刻々と変化している。従って、半導体集積回路の電気的特性は、いつ製造されたかによって微妙に異なる。にもかかわらず、次のパラメータの改訂までは、SPICEパラメータは固定される。よって、シミュレーションは、SPICEパラメータが決定された時点でのインラインの特性を反映し、その時点で製造された回路の振る舞いを再現したものとなる。
また、従来、SPICEパラメータは1セットに限定されるか、又は、有限個のセットのライブラリから選択されるようになっている。しかし、実際は回路の種類によって最適なSPICEパラメータは様々に異なる。よって、どのようにSPICEパラメータを調整してもモデル化の精度には限界があり、測定により知ることができる実際の特性とシミュレーション結果として得られる特性とは完全には一致しない。
また、どの電気特性の精度が重要か(どういう特性を使った回路なのか)は回路の種類によって異なる。しかし、従来は、対象となるデバイス等の、あらゆるサイズ、あらゆる使用条件、あらゆる電圧領域/電流領域等に対して、最大公約数的に合せ込まれた、汎用的なSPICEパラメータが1セットだけ用意されるか、又は、限られた個数のライブラリの中からSPICEパラメータを選択して用いていた。このため、従来は、最適に近いが必ずしも最適ではないSPICEパラメータを用いて、シミュレーションが実行されていた。
特許文献1、2には、実際に製造された半導体回路の特性のばらつきを考慮したパラメータ抽出についての技術が開示されている。特許文献3には、シミュレーション実行時に動的にパラメータを切り替える技術が開示されている。ここでいう切り替えは、シミュレーション対象回路のうち高精度が要求される部分に対してのみ精密計算用パラメータを適用し、高精度が要求されないような部分に対しては、計算時間を短縮するために高速計算用の簡易パラメータを適用するものである。
特許文献4には、高耐圧、高電圧、大電流のトランジスタが使われるような半導体回路(電源用IC、各種ドライバー等)において、扱う電圧領域が広いために1種類のパラメータを使って全ての電圧範囲において精度良くシミュレーションを実行することが困難であるという課題に対して、全電圧領域のパラメータと特定電圧領域のパラメータ(複数)とを別々に用意し、まず全領域パラメータで仮にシミュレーション(初期解析)してバイアス電圧条件を判定し、その電圧によってパラメータを切り替えて再シミュレーションする技術が開示されている。
特許文献5には、トランジスタサイズ毎に最適なパラメータを適用して精度の高いシミュレーション実現する技術が開示されている。特許文献6には、トランジスタサイズ毎の最適パラメータについての技術が開示されている。全てのサイズに対してそれぞれパラメータ抽出するのは手間であるため、任意の1サイズの初期パラメータをサイズ依存特性に従って補正して、サイズ毎に最適化されたパラメータを作成する技術である。
特開2001−237318号公報 特開2002−124666号公報 特開2001−357093号公報 特開2003−271692号公報 特開平10−011477号公報 特開平10−065159号公報
しかし、特許文献1、2に開示されている技術は、実際に製造された半導体回路の特性のばらつきを考慮したパラメータの抽出が1回限りであり、1回のパラメータ抽出時における瞬時値としてのばらつきを反映しているに過ぎないため、パラメータが最適化されていないという問題があった。また、特許文献3に開示されている技術は、シミュレーション対象回路のうち高精度が要求される部分に対してのみ精密計算用パラメータを適用し、高精度が要求されないような部分に対しては、計算時間を短縮するために高速計算用の簡易パラメータを適用するというものであり、パラメータが最適化されていないという問題があった。
また、特許文献4に開示されている技術は、電流領域をいくら細かく区切ってそれぞれに対応するパラメータを用意するとしても、有限個のライブラリの中から最も近いパラメータを選択するものであり、パラメータが最適化されていないという問題があった。また、特許文献5に開示されている技術は、シミュレーション対象トランジスタと同じサイズのパラメータがライブラリに準備されているとは限らず、用意された有限個のパラメータセットの中から最も近いパラメータセットを選択するものであり、パラメータが最適化されていないという問題があった。特許文献6に開示されている技術も、用意された有限個のパラメータセットの中から最も近いパラメータセットを選択するものであり、パラメータが最適化されていないという問題があった。
本発明は、上記のような問題点に鑑み、シミュレーション時にSPICEパラメータを動的に最適化してからシミュレーションを実行することにより、シミュレーション時点での最適パラメータを対象回路に適用して精度の高いシミュレーションを実現することを可能とした半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法を提供することを目的とする。
請求項1記載の発明は、半導体集積回路の回路シミュレーションモデル記述のためのSPICEパラメータである初期パラメータと、シミュレーション対象回路を構成する素子の接続情報を有するシミュレーション対象回路ネットリストと、実際に製造されたデバイスの電気的、物理的な特性の測定結果であるインラインデータ又は回路ブロック毎に異なる最適化のノウハウをデータベース化した回路ブロック毎最適化ノウハウ情報の少なくともいずれか一つと、パラメータ最適化をどのように行うかについてのユーザによる指示であるユーザ入力条件とを入力するためのデータ入力手段と、前記データ入力手段により入力された情報を基に、回路シミュレーション実行直前に、予め入力されている前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成するSPICEパラメータ最適化処理手段と、前記SPICEパラメータ最適化処理手段により最適化された前記最適化済パラメータを用いて回路シミュレーションを実行する回路シミュレーション実行手段とを備えた回路シミュレーション装置としたことを特徴とする。
請求項2記載の発明は、前記SPICEパラメータ最適化処理手段は、前記インラインデータ及び前記ユーザ入力条件を少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成する請求項1記載の回路シミュレーション装置としたことを特徴とする。
請求項3記載の発明は、前記SPICEパラメータ最適化処理手段は、前記シミュレーション対象回路ネットリスト、前記回路ブロック毎最適化ノウハウ情報、及び、前記ユーザ入力条件とを少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成する請求項1又は2に記載の回路シミュレーション装置としたことを特徴とする。
請求項4記載の発明は、半導体集積回路の回路シミュレーション装置に設けられたデータ入力手段が、回路シミュレーションモデル記述のためのSPICEパラメータである初期パラメータと、シミュレーション対象回路を構成する素子の接続情報を有するシミュレーション対象回路ネットリストと、実際に製造されたデバイスの電気的、物理的な特性の測定結果であるインラインデータ又は回路ブロック毎に異なる最適化のノウハウをデータベース化した回路ブロック毎最適化ノウハウ情報の少なくともいずれか一つと、パラメータ最適化をどのように行うかについてのユーザによる指示であるユーザ入力条件とを、回路シミュレーション装置内に入力するためのデータ入力工程と、前記データ入力工程により入力された情報を基に、SPICEパラメータ最適化処理手段が、回路シミュレーション実行直前に、予め入力されている前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成するSPICEパラメータ最適化処理工程と、前記SPICEパラメータ最適化処理工程により最適化された前記最適化済パラメータを用いて、回路シミュレーション実行手段が、回路シミュレーションを実行する回路シミュレーション実行工程とを有する回路シミュレーション装置の回路シミュレーション方法としたことを特徴とする。
請求項5記載の発明は、前記SPICEパラメータ最適化処理手段が、前記インラインデータ及び前記ユーザ入力条件を少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成する工程を有する請求項4記載の回路シミュレーション装置の回路シミュレーション方法としたことを特徴とする。
請求項6記載の発明は、前記SPICEパラメータ最適化処理手段が、前記シミュレーション対象回路ネットリスト、前記回路ブロック毎最適化ノウハウ情報、及び、前記ユーザ入力条件とを少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成する工程を有する請求項4又は5に記載の回路シミュレーション装置の回路シミュレーション方法としたことを特徴とする。
本発明によれば、シミュレーション時にSPICEパラメータを動的に最適化してからシミュレーションを実行することにより、シミュレーション時点での最適パラメータを対象回路に適用することができるため、精度の高いシミュレーションを実現することができる。
本発明を実施するための最良の形態は、半導体集積回路の回路シミュレーション装置において、回路シミュレーションモデル記述のためのSPICEパラメータである初期パラメータと、シミュレーション対象回路を構成する素子の接続情報を有するシミュレーション対象回路ネットリストと、実際に製造されたデバイスの電気的、物理的な特性の測定結果であるインラインデータ又は回路ブロック毎に異なる最適化のノウハウをデータベース化した回路ブロック毎最適化ノウハウ情報の少なくともいずれか一つと、パラメータ最適化をどのように行うかについてのユーザによる指示であるユーザ入力条件とを入力するためのデータ入力手段と、前記データ入力手段により入力された情報を基に、回路シミュレーション実行直前に、予め入力されている初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成するSPICEパラメータ最適化処理手段と、前記SPICEパラメータ最適化処理手段により最適化された最適化済パラメータを用いて回路シミュレーションを実行する回路シミュレーション実行手段とを設ける。
(実施形態1)
以下に、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。尚、以下に述べる実施形態は本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
図1は、本発明の一実施形態に係る半導体集積回路の回路シミュレーション装置の基本構成を示すブロック図である。本実施形態の回路シミュレーション装置は、少なくとも、初期パラメータ1、シミュレーション対象回路ネットリスト2、インラインデータ3、回路ブロック毎最適化ノウハウ4、ユーザ入力条件5を入力するためのデータ入力手段6、SPICEパラメータの最適化処理を行うSPICEパラメータ最適化処理手段7、最適化済パラメータ8、回路シミュレーションの計算処理を行う回路シミュレーションエンジン9を備えている。
なお、従来の一般的な回路シミュレーション装置は、図1に示す初期パラメータ1とシミュレーション対象回路ネットリスト2の2つだけを回路シミュレーションエンジン9に入力してシミュレーションが行われていた。ところで、従来の一般的な初期パラメータ1は、各プロセス毎、各デバイス(トランジスタ等)毎に用意され、そのデバイスの、あらゆるサイズ、あらゆる使用条件、あらゆる電圧領域/電流領域等において、全体的、最大公約数的に合せ込まれた汎用的な(あらゆる回路ブロックのシミュレーションに使用可能な)パラメータからなるパラメータ1セットであるか、又は、サイズ、使用条件、電圧領域、電流領域等を有限個に区切り、それぞれの領域において合せ込まれた有限個のパラメータのセットである。なお、初期パラメータ1においては、初期パラメータ1の個数が、1個か、あるいは2個以上の有限個か、という違いは本質的な違いではない。
ここで、図1に示す初期パラメータ1は、必ず1セットである(一のプロセスに、NMOS Enh , PMOS Enh , NMOS Depletion など)。この初期パラメータ1は、任意のサイズ、使用条件、電圧領域、電流領域等において合せ込まれたパラメータでよい。本実施形態の回路シミュレーション装置は、図1に示す(後に詳述する)SPICEパラメータ最適化処理手段7により、上記初期パラメータ1に対して補正をかけることにより、最適化済パラメータ8を生成する。生成された最適化済パラメータ8は、1セットの場合もあれば複数個の場合もある。それはSPICEパラメータ最適化処理手段7による最適化処理の処理内容に依存する。最適化済みパラメータ8は、上記SPICEパラメータ最適化処理手段7によって生成される特別仕様の特注パラメータのことである。この最適化済パラメータ8は、SPICEパラメータ最適化処理手段7によって、シミュレーション実行時ごとに毎回、回路シミュレーションエンジン9による回路シミュレーション実行直前に生成される。
シミュレーション対象回路ネットリスト2は、トランジスタ等の素子の相互接続情報であり、それらが全体として1つの回路を構成する。
インラインデータ3は、実際に製造されたデバイスの電気的、物理的な特性の測定結果データであり、半導体製造ラインにおいて定常的に収集され時系列的に蓄積されている。回路ブロック毎最適化ノウハウ4は、回路ブロック毎に異なる最適化のノウハウをデータベース化したものである。その内容は、例えば、以下の表1に示すようなものである。
Figure 2006113712
ここで、回路ブロック毎最適化ノウハウ4について、上記表1に示す基準電圧回路ブロックを例として説明する。この基準電圧回路ブロックは、NMOS Deletionの精度が重要になる。特に必要な電圧領域が限定される。Vg=0[V]のときの電流Idが重要な役割を果たす。この動作領域では閾値電圧の影響が大きい。そこで、所望の特性になるようにパラメータのVth0を調整する。
ユーザ入力条件5は、パラメータ最適化をどのように行うかについてのユーザによる指示である。もし何もユーザからの指示がなければ、本回路シミュレーション装置では、インラインデータ3と回路ブロック毎最適化ノウハウ4は使用されず、従来の回路シミュレーション装置と同じ動作になる。ユーザの指示は、インラインデータ3や回路ブロック毎最適化ノウハウ4をどのように使用するかという内容になる。
例えば、インラインデータ3を使用する場合は、「ある期間のインラインデータ3だけを反映するようなパラメータにせよ」とか、「ある特定のウエハ1枚のデータからだけパラメータを抽出せよ」などといった指示をユーザが行うことになる。回路ブロック毎最適化ノウハウ4を使用する場合は、例えば、「全体回路のうちアナログ回路ブロックだけは他のブロックとは別の最適化済パラメータ8を適用せよ」などという指示をユーザが行うことになる。
SPICEパラメータ最適化処理手段7は、SPICEパラメータの最適化処理を行う。この最適化処理とは、上記ユーザ入力条件5に従って、シミュレーション対象回路中のデバイスの特定のサイズ、使用条件、電圧領域、電流領域等において重点的に特化して合せ込む、あるいは、特定のインラインデータ3を反映させて合せ込むべく、パラメータを調整(チューニング)する処理である。
例として、図2(a)、(b)、図3を用いて、トランジスタサイズ毎に合わせ込まれた最適化済パラメータ8について以下に説明する。図2(a)は、従来の一般的な回路シミュレーションに用いられるパラメータについて説明するための図であり、図2(b)、図3は、本実施形態の回路シミュレーションに用いられる最適化済パラメータ8について説明するための図である。図2(a)、(b)は、上記表1に示す基準電圧回路ブロックにおける閾値電圧Vthを縦軸に、トランジスタサイズLを横軸に採った図である。図2(a)に示すように、MOSトランジスタの短チャネル効果を反映した実測結果は実測結果10(太線)で示される。この実測結果10において、チャネル長Lが短い領域と長い領域とを同一のパラメータでモデル化することは非常に難しい。
このため従来は、例えば、図2(a)のようにトランジスタサイズ(チャネル長L)を2つ(SHORTとLONG)に区切り、それぞれの領域に特化した2つのパラメータセット(SHORT用パラメータとLONG用パラメータ)が予め初期パラメータ1として用意される(図3参照)。図2(a)に示されるSHORT用パラメータシミュレーション結果11、LONG用パラメータシミュレーション結果12を参照すればわかるように、SHORTとLONGの境界付近のトランジスタサイズに対しては、SHORT用とLONG用のどちらかのパラメータを選択しなければならないものの、どちらを使っても精度が悪いということになる。
しかし、図3に示すように、本実施形態においては、図1に示すSPICEパラメータ最適化処理手段7により、中間領域のトランジスタサイズに対してはMEDIUMに対応する最適パラメータ(MEDIUM用パラメータ)を、図1に示すSPICEパラメータ最適化処理手段7により新たに作成する。そして、初期パラメータ1として用意されているSHORT用パラメータ、LONG用パラメータ、及び、他の汎用パラメータと共に、作成されたMEDIUM用パラメータを加えて、最適化済パラメータ8として適用してシミュレーションを実行することが可能となる。
図2(b)に示すMEDIUM用パラメータシミュレーション結果13を参照すればわかるように、このMEDIUM用パラメータを適用することにより、SHORTとLONGの境界付近のトランジスタサイズに対して、最適なシミュレーションを実行することができる。なお、このMEDIUM用パラメータの作成は、予め用意される初期パラメータ1としてのパラメータセットの数を増やすことを意味しているわけではなく、シミュレーション実行時に、真に最適なパラメータセットが必要なだけ用意されることを意味するものである。
また、他の例として、図4(a)、(b)、図5を用いて、電圧領域毎に合せ込まれた最適化済パラメータ8について以下に説明する。図4(a)は、ゲート電圧Vgsについて、低Vgsで合わせ込まれたパラメータ(低電圧用パラメータ:図5参照。)を使用した場合の実測結果14と、シミュレーション結果15を示した図である。図4(b)は、ゲート電圧Vgsについて、高Vgsで合わせ込まれたパラメータ(高電圧用パラメータ:図5参照。)を使用した場合の実測結果14と、シミュレーション結果16を示した図である。図4(a)、(b)に示すように、ゲート電圧Vgsが高い領域と低い領域とを同一のパラメータでモデル化することは非常に難しい。
このため従来は、例えば、電圧領域を2つに区切り、それぞれの領域に特化した2つのパラメータセット(高電圧用パラメータと低電圧用パラメータ)が初期パラメータ1として用意されている。しかしこれでは、例えば、高電圧と低電圧の境界付近の中間電圧では、どちらかのパラメータを選択しなければならないものの、どちらを使っても精度が悪いということになる。しかし、図5に示すように、本実施形態においては、SPICEパラメータ最適化手段7により、中間電圧のものに対してもそれに対応する最適パラメータ(中間電圧用パラメータ)を作成して、初期パラメータ1と共に、最適化済パラメータ8として適用することにより最適なシミュレーションをすることが可能となる。
(実施形態2)
本発明を適用した第2の実施形態について、以下に説明する。本実施形態の回路シミュレーション装置は、第1の実施形態と基本構成は同様である(図1参照)。しかしながら、本実施形態の回路シミュレーション装置は、インラインデータ3を参照して、それに基づいて、図1に示すSPICEパラメータ最適化処理手段7により、SPICEパラメータを動的に最適化し、得られた最適化済パラメータ8を用いて、回路シミュレーションエンジン9によりシミュレーションを実行することを特徴とするものである。
例として、図1に示すユーザ入力条件5の内容が、「ある期間のインラインデータ3だけを反映するようなパラメータにせよ」と指示を出した場合を説明する。
図1に示すSPICEパラメータ最適化処理手段7は、インラインデータ3の中からその条件に合致するデータだけを取り出し、それに基づいて初期パラメータ1に調整をかけて、最適化済パラメータ8を作り出す。本実施形態によれば、この最適化済パラメータ8を使用してシミュレーションを実行することにより、ある期間のインラインの特性を正確に反映したシミュレーションを実現することができる。
また、上述したように、本実施形態では、全てのインラインデータ3から特定の期間のインラインデータ3を選択的に採用するようユーザが指示するものであったが、更に、選択基準を狭めて、データの平均値から、例えば、±3σ以内のものだけを選択的に採用し、±3σよりはずれたデータは特異データとして無視するようにユーザが指示することもできる。このようにすれば、インラインの特性のバラツキを正確に反映させたシミュレーションが実現できる。また、「ある特定のウエハ1枚のインラインデータ3だけに基づいてパラメータを調整せよ。」と、ユーザが指示することもできる。この場合は、その特定のウエハ1枚の特性を正確に再現したシミュレーションを実現することができる。
(実施形態3)
本発明を適用した第3の実施形態について、以下に説明する。本実施形態の回路シミュレーション装置は、第1の実施形態と基本構成は同様である(図1参照)。しかしながら、本実施形態の回路シミュレーション装置は、図1に示したシミュレーション対象回路ネットリスト2と、回路ブロック毎の特徴に応じた回路ブロック毎最適化ノウハウ4のデータベースとを参照して、それらを基に、図1に示すSPICEパラメータ最適化処理手段7により、SPICEパラメータを動的に最適化し、得られた最適化済パラメータ8を用いて、回路シミュレーションエンジン9によりシミュレーションを実行することを特徴とするものである。
例として、図1に示すユーザ入力条件5の内容が、「全体回路のうちアナログ回路ブロックだけは他のブロックとは別の最適化済パラメータ8を適用せよ」などという指示を出した場合について説明する。図6は、半導体集積回路の回路ブロック17を模式的に示した図である。図1に示すように、SPICEパラメータ最適化処理手段7が、シミュレーション対象回路ネットリスト2を参照し、その中で図6に示すアナログ回路ブロック18に相当する部分と、それ以外の部分とを認識する(図6参照。)。そして、図1に示す回路ブロック毎最適化ノウハウ4に従って、アナログ回路ブロック18用に特化した最適化済パラメータ(アナログ用パラメータ)8を生成し、図6に示すアナログ回路ブロック18にはその最適化済パラメータ8(アナログ用パラメータ)を適用し、図6に示すそれ以外のブロック(デジタルブロック19、メモリブロック20、その他回路ブロック21)には初期パラメータ1(デジタル用パラメータ、メモリ用パラメータ、汎用パラメータ)を、最適化済パラメータ8(デジタル用パラメータ、メモリ用パラメータ、汎用パラメータ)としてそのまま適用してシミュレーションを行う(図7参照)。
すなわち、高い精度が求められるアナログ回路ブロック18にはそれ専用に特化して調整されたパラメータ(最適化済パラメータ8のアナログ用パラメータ:図7参照。)が適用される。アナログ回路ブロック18専用のパラメータが適合しないような、デジタル回路ブロック19、メモリ回路ブロック20、その他の回路ブロック21には通常のパラメータ(初期パラメータ1として予め用意されている、デジタル用パラメータ、メモリ用パラメータ、汎用パラメータ:図7参照。)が適用される。これにより、全体として最適なシミュレーションを実現することが可能となる。なお、アナログ回路ブロック18専用に特化して調整されたパラメータ(最適化済パラメータ8のアナログ用パラメータ:図7参照。)の作成は、予め用意される初期パラメータ1としてのパラメータセットの数を増やすことを意味しているわけではなく、シミュレーション実行時に、真に最適なパラメータセットが必要なだけ用意されることを意味するものである。
第1から第3の実施形態における半導体集積回路の回路シミュレーション装置の基本構成を示すブロック図である。 (a)は、初期パラメータについて説明するための図である。(b)は、第1の実施形態における、トランジスタサイズ毎に合わせ込まれた最適化済パラメータについて説明するための図である。 第1の実施形態における、トランジスタサイズ毎に合わせ込まれた最適化済パラメータについて説明するための図である。 (a)は、第1の実施形態における、低電圧領域に合わせ込まれた初期パラメータについて説明するための図である。(b)は、第1の実施形態における、高電圧領域に合わせ込まれた初期パラメータについて説明するための図である。 第1の実施形態における、電圧領域毎に合わせ込まれた最適化済パラメータについて説明するための図である。 第3の実施形態における、シミュレーション対象回路である半導体集積回路の回路ブロックを模式的に示した図である。 第3の実施形態における、アナログ回路ブロックに合わせ込まれた最適化済パラメータについて説明するための図である。
符号の説明
1 初期パラメータ
2 インラインデータ
3 ユーザ入力条件
4 回路ブロック毎最適化ノウハウ
5 シミュレーション対象回路ネットリスト
6 データ入力手段
7 SPICEパラメータ最適化処理手段
8 最適化済パラメータ
9 回路シミュレーションエンジン
10 実測結果
11 SHORT用パラメータシミュレーション結果
12 LONG用パラメータシミュレーション結果
13 MEDIUM用パラメータシミュレーション結果
14 実測結果
15 低電圧用パラメータシミュレーション結果
16 高電圧用パラメータシミュレーション結果
17 半導体集積回路の回路ブロック
18 アナログ回路ブロック
19 デジタル回路ブロック
20 メモリ回路ブロック
21 その他回路ブロック

Claims (6)

  1. 半導体集積回路の回路シミュレーションモデル記述のためのSPICEパラメータである初期パラメータと、シミュレーション対象回路を構成する素子の接続情報を有するシミュレーション対象回路ネットリストと、実際に製造されたデバイスの電気的、物理的な特性の測定結果であるインラインデータ又は回路ブロック毎に異なる最適化のノウハウをデータベース化した回路ブロック毎最適化ノウハウ情報の少なくともいずれか一つと、パラメータ最適化をどのように行うかについてのユーザによる指示であるユーザ入力条件とを入力するためのデータ入力手段と、
    前記データ入力手段により入力された情報を基に、回路シミュレーション実行直前に、予め入力されている前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成するSPICEパラメータ最適化処理手段と、
    前記SPICEパラメータ最適化処理手段により最適化された前記最適化済パラメータを用いて回路シミュレーションを実行する回路シミュレーション実行手段と、
    を備えたことを特徴とする回路シミュレーション装置。
  2. 前記SPICEパラメータ最適化処理手段は、前記インラインデータ及び前記ユーザ入力条件を少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成することを特徴とする請求項1記載の回路シミュレーション装置。
  3. 前記SPICEパラメータ最適化処理手段は、前記シミュレーション対象回路ネットリスト、前記回路ブロック毎最適化ノウハウ情報、及び、前記ユーザ入力条件とを少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成することを特徴とする請求項1又は2に記載の回路シミュレーション装置。
  4. 半導体集積回路の回路シミュレーション装置に設けられたデータ入力手段が、回路シミュレーションモデル記述のためのSPICEパラメータである初期パラメータと、シミュレーション対象回路を構成する素子の接続情報を有するシミュレーション対象回路ネットリストと、実際に製造されたデバイスの電気的、物理的な特性の測定結果であるインラインデータ又は回路ブロック毎に異なる最適化のノウハウをデータベース化した回路ブロック毎最適化ノウハウ情報の少なくともいずれか一つと、パラメータ最適化をどのように行うかについてのユーザによる指示であるユーザ入力条件とを、回路シミュレーション装置内に入力するためのデータ入力工程と、
    前記データ入力工程により入力された情報を基に、SPICEパラメータ最適化処理手段が、回路シミュレーション実行直前に、予め入力されている前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成するSPICEパラメータ最適化処理工程と、
    前記SPICEパラメータ最適化処理工程により最適化された前記最適化済パラメータを用いて、回路シミュレーション実行手段が、回路シミュレーションを実行する回路シミュレーション実行工程と、
    を有することを特徴とする回路シミュレーション装置の回路シミュレーション方法。
  5. 前記SPICEパラメータ最適化処理手段が、前記インラインデータ及び前記ユーザ入力条件を少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成する工程を有することを特徴とする請求項4記載の回路シミュレーション装置の回路シミュレーション方法。
  6. 前記SPICEパラメータ最適化処理手段が、前記シミュレーション対象回路ネットリスト、前記回路ブロック毎最適化ノウハウ情報、及び、前記ユーザ入力条件とを少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成する工程を有することを特徴とする請求項4又は5に記載の回路シミュレーション装置の回路シミュレーション方法。
JP2004298677A 2004-10-13 2004-10-13 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法 Expired - Fee Related JP4420282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004298677A JP4420282B2 (ja) 2004-10-13 2004-10-13 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004298677A JP4420282B2 (ja) 2004-10-13 2004-10-13 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法

Publications (2)

Publication Number Publication Date
JP2006113712A true JP2006113712A (ja) 2006-04-27
JP4420282B2 JP4420282B2 (ja) 2010-02-24

Family

ID=36382196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004298677A Expired - Fee Related JP4420282B2 (ja) 2004-10-13 2004-10-13 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法

Country Status (1)

Country Link
JP (1) JP4420282B2 (ja)

Also Published As

Publication number Publication date
JP4420282B2 (ja) 2010-02-24

Similar Documents

Publication Publication Date Title
JP4202120B2 (ja) 集積回路の最適化設計装置
JP4434474B2 (ja) Mosトランジスタの模擬試験方法
TWI823003B (zh) 自動電路生成
US8954908B1 (en) Fast monte carlo statistical analysis using threshold voltage modeling
US20200159975A1 (en) Method for characterization of standard cells with adaptive body biasing
JP2007122589A (ja) ミックスドシグナル回路シミュレータ
US20100169848A1 (en) Method of Migrating Electronic Devices Operating in Current Mode to a Target Technology
US7937252B2 (en) CMOS model generating apparatus and method, program of the method and recording medium
KR20010006981A (ko) 최악의 케이스 파일들에서 통계적인 디바이스 모델들을 유도
JP2010040898A (ja) パターンレイアウトの修正方法
JP4420282B2 (ja) 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法
US7503017B2 (en) Method and program for library generation
JP2017068646A (ja) 回路設計装置、方法、プログラム及び記録媒体
Stefanovic et al. Procedural analog design (PAD) tool
JP2005196265A (ja) 遅延ライブラリ作成方法および遅延ライブラリ作成装置
JP2008287666A (ja) 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体
US7451413B1 (en) Methods of minimizing leakage current by analyzing post layout information and associated threshold voltage and leakage current
JP2006202966A (ja) 半導体集積回路の回路シミュレーション方法及び装置
US6839887B1 (en) Method and system for predictive multi-component circuit layout generation with reduced design cycle
KR100567069B1 (ko) 반도체 장치의 설계 방법
JP2016095689A (ja) 回路シミュレーション方法、回路シミュレーション装置及び記憶媒体
JP2004319828A (ja) 回路シミュレーション方法および半導体集積回路装置
JP3647803B2 (ja) 集積回路解析方法、装置及びプログラム
JP2006350548A (ja) タイミングライブラリの作成方法、タイミングライブラリの作成プログラム、およびタイミングライブラリの作成装置
JP2006100471A (ja) Mosトランジスタのシミュレーション方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees