JP2006113712A - 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法 - Google Patents
半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法 Download PDFInfo
- Publication number
- JP2006113712A JP2006113712A JP2004298677A JP2004298677A JP2006113712A JP 2006113712 A JP2006113712 A JP 2006113712A JP 2004298677 A JP2004298677 A JP 2004298677A JP 2004298677 A JP2004298677 A JP 2004298677A JP 2006113712 A JP2006113712 A JP 2006113712A
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- circuit
- simulation
- spice
- optimized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 半導体集積回路の回路シミュレーション装置に、初期パラメータ1と、素子の接続情報を有するシミュレーション対象回路ネットリスト2と、デバイスの測定結果であるインラインデータ3又は回路ブロック毎最適化ノウハウ情報4の少なくともいずれか一つと、パラメータ最適化についてのユーザ指示であるユーザ入力条件5とを入力するデータ入力手段6と、入力された情報を基に、シミュレーション直前に、初期パラメータ1に対して補正又は調整を加えて最適化済パラメータ8を作成するSPICEパラメータ最適化処理手段7と、作成された最適化済パラメータ8を用いてシミュレーションを実行する回路シミュレーションエンジン9とを設ける。
【選択図】 図1
Description
以下に、本発明の好適な実施形態を添付図面に基づいて詳細に説明する。尚、以下に述べる実施形態は本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの実施形態に限られるものではない。
インラインデータ3は、実際に製造されたデバイスの電気的、物理的な特性の測定結果データであり、半導体製造ラインにおいて定常的に収集され時系列的に蓄積されている。回路ブロック毎最適化ノウハウ4は、回路ブロック毎に異なる最適化のノウハウをデータベース化したものである。その内容は、例えば、以下の表1に示すようなものである。
本発明を適用した第2の実施形態について、以下に説明する。本実施形態の回路シミュレーション装置は、第1の実施形態と基本構成は同様である(図1参照)。しかしながら、本実施形態の回路シミュレーション装置は、インラインデータ3を参照して、それに基づいて、図1に示すSPICEパラメータ最適化処理手段7により、SPICEパラメータを動的に最適化し、得られた最適化済パラメータ8を用いて、回路シミュレーションエンジン9によりシミュレーションを実行することを特徴とするものである。
図1に示すSPICEパラメータ最適化処理手段7は、インラインデータ3の中からその条件に合致するデータだけを取り出し、それに基づいて初期パラメータ1に調整をかけて、最適化済パラメータ8を作り出す。本実施形態によれば、この最適化済パラメータ8を使用してシミュレーションを実行することにより、ある期間のインラインの特性を正確に反映したシミュレーションを実現することができる。
本発明を適用した第3の実施形態について、以下に説明する。本実施形態の回路シミュレーション装置は、第1の実施形態と基本構成は同様である(図1参照)。しかしながら、本実施形態の回路シミュレーション装置は、図1に示したシミュレーション対象回路ネットリスト2と、回路ブロック毎の特徴に応じた回路ブロック毎最適化ノウハウ4のデータベースとを参照して、それらを基に、図1に示すSPICEパラメータ最適化処理手段7により、SPICEパラメータを動的に最適化し、得られた最適化済パラメータ8を用いて、回路シミュレーションエンジン9によりシミュレーションを実行することを特徴とするものである。
2 インラインデータ
3 ユーザ入力条件
4 回路ブロック毎最適化ノウハウ
5 シミュレーション対象回路ネットリスト
6 データ入力手段
7 SPICEパラメータ最適化処理手段
8 最適化済パラメータ
9 回路シミュレーションエンジン
10 実測結果
11 SHORT用パラメータシミュレーション結果
12 LONG用パラメータシミュレーション結果
13 MEDIUM用パラメータシミュレーション結果
14 実測結果
15 低電圧用パラメータシミュレーション結果
16 高電圧用パラメータシミュレーション結果
17 半導体集積回路の回路ブロック
18 アナログ回路ブロック
19 デジタル回路ブロック
20 メモリ回路ブロック
21 その他回路ブロック
Claims (6)
- 半導体集積回路の回路シミュレーションモデル記述のためのSPICEパラメータである初期パラメータと、シミュレーション対象回路を構成する素子の接続情報を有するシミュレーション対象回路ネットリストと、実際に製造されたデバイスの電気的、物理的な特性の測定結果であるインラインデータ又は回路ブロック毎に異なる最適化のノウハウをデータベース化した回路ブロック毎最適化ノウハウ情報の少なくともいずれか一つと、パラメータ最適化をどのように行うかについてのユーザによる指示であるユーザ入力条件とを入力するためのデータ入力手段と、
前記データ入力手段により入力された情報を基に、回路シミュレーション実行直前に、予め入力されている前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成するSPICEパラメータ最適化処理手段と、
前記SPICEパラメータ最適化処理手段により最適化された前記最適化済パラメータを用いて回路シミュレーションを実行する回路シミュレーション実行手段と、
を備えたことを特徴とする回路シミュレーション装置。 - 前記SPICEパラメータ最適化処理手段は、前記インラインデータ及び前記ユーザ入力条件を少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成することを特徴とする請求項1記載の回路シミュレーション装置。
- 前記SPICEパラメータ最適化処理手段は、前記シミュレーション対象回路ネットリスト、前記回路ブロック毎最適化ノウハウ情報、及び、前記ユーザ入力条件とを少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成することを特徴とする請求項1又は2に記載の回路シミュレーション装置。
- 半導体集積回路の回路シミュレーション装置に設けられたデータ入力手段が、回路シミュレーションモデル記述のためのSPICEパラメータである初期パラメータと、シミュレーション対象回路を構成する素子の接続情報を有するシミュレーション対象回路ネットリストと、実際に製造されたデバイスの電気的、物理的な特性の測定結果であるインラインデータ又は回路ブロック毎に異なる最適化のノウハウをデータベース化した回路ブロック毎最適化ノウハウ情報の少なくともいずれか一つと、パラメータ最適化をどのように行うかについてのユーザによる指示であるユーザ入力条件とを、回路シミュレーション装置内に入力するためのデータ入力工程と、
前記データ入力工程により入力された情報を基に、SPICEパラメータ最適化処理手段が、回路シミュレーション実行直前に、予め入力されている前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成するSPICEパラメータ最適化処理工程と、
前記SPICEパラメータ最適化処理工程により最適化された前記最適化済パラメータを用いて、回路シミュレーション実行手段が、回路シミュレーションを実行する回路シミュレーション実行工程と、
を有することを特徴とする回路シミュレーション装置の回路シミュレーション方法。 - 前記SPICEパラメータ最適化処理手段が、前記インラインデータ及び前記ユーザ入力条件を少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成する工程を有することを特徴とする請求項4記載の回路シミュレーション装置の回路シミュレーション方法。
- 前記SPICEパラメータ最適化処理手段が、前記シミュレーション対象回路ネットリスト、前記回路ブロック毎最適化ノウハウ情報、及び、前記ユーザ入力条件とを少なくとも参照し、前記初期パラメータに対し、所定の補正又は調整を加えて最適化済パラメータを作成する工程を有することを特徴とする請求項4又は5に記載の回路シミュレーション装置の回路シミュレーション方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004298677A JP4420282B2 (ja) | 2004-10-13 | 2004-10-13 | 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004298677A JP4420282B2 (ja) | 2004-10-13 | 2004-10-13 | 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006113712A true JP2006113712A (ja) | 2006-04-27 |
JP4420282B2 JP4420282B2 (ja) | 2010-02-24 |
Family
ID=36382196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004298677A Expired - Fee Related JP4420282B2 (ja) | 2004-10-13 | 2004-10-13 | 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4420282B2 (ja) |
-
2004
- 2004-10-13 JP JP2004298677A patent/JP4420282B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4420282B2 (ja) | 2010-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4202120B2 (ja) | 集積回路の最適化設計装置 | |
JP4434474B2 (ja) | Mosトランジスタの模擬試験方法 | |
TWI823003B (zh) | 自動電路生成 | |
US8954908B1 (en) | Fast monte carlo statistical analysis using threshold voltage modeling | |
US20200159975A1 (en) | Method for characterization of standard cells with adaptive body biasing | |
JP2007122589A (ja) | ミックスドシグナル回路シミュレータ | |
US20100169848A1 (en) | Method of Migrating Electronic Devices Operating in Current Mode to a Target Technology | |
US7937252B2 (en) | CMOS model generating apparatus and method, program of the method and recording medium | |
KR20010006981A (ko) | 최악의 케이스 파일들에서 통계적인 디바이스 모델들을 유도 | |
JP2010040898A (ja) | パターンレイアウトの修正方法 | |
JP4420282B2 (ja) | 半導体集積回路の回路シミュレーション装置、及び、その回路シミュレーション方法 | |
US7503017B2 (en) | Method and program for library generation | |
JP2017068646A (ja) | 回路設計装置、方法、プログラム及び記録媒体 | |
Stefanovic et al. | Procedural analog design (PAD) tool | |
JP2005196265A (ja) | 遅延ライブラリ作成方法および遅延ライブラリ作成装置 | |
JP2008287666A (ja) | 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体 | |
US7451413B1 (en) | Methods of minimizing leakage current by analyzing post layout information and associated threshold voltage and leakage current | |
JP2006202966A (ja) | 半導体集積回路の回路シミュレーション方法及び装置 | |
US6839887B1 (en) | Method and system for predictive multi-component circuit layout generation with reduced design cycle | |
KR100567069B1 (ko) | 반도체 장치의 설계 방법 | |
JP2016095689A (ja) | 回路シミュレーション方法、回路シミュレーション装置及び記憶媒体 | |
JP2004319828A (ja) | 回路シミュレーション方法および半導体集積回路装置 | |
JP3647803B2 (ja) | 集積回路解析方法、装置及びプログラム | |
JP2006350548A (ja) | タイミングライブラリの作成方法、タイミングライブラリの作成プログラム、およびタイミングライブラリの作成装置 | |
JP2006100471A (ja) | Mosトランジスタのシミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |