JP2006107865A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
JP2006107865A
JP2006107865A JP2004291241A JP2004291241A JP2006107865A JP 2006107865 A JP2006107865 A JP 2006107865A JP 2004291241 A JP2004291241 A JP 2004291241A JP 2004291241 A JP2004291241 A JP 2004291241A JP 2006107865 A JP2006107865 A JP 2006107865A
Authority
JP
Japan
Prior art keywords
electrode
priming
discharge
electrodes
sustain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004291241A
Other languages
Japanese (ja)
Inventor
Hiroyuki Tachibana
弘之 橘
Naotaka Kosugi
直貴 小杉
Shinichiro Ishino
真一郎 石野
Morio Fujitani
守男 藤谷
Keisuke Sumita
圭介 住田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004291241A priority Critical patent/JP2006107865A/en
Publication of JP2006107865A publication Critical patent/JP2006107865A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To realize a plasma display panel capable of displaying an image with good quality by stabilizing writing operation even in a case of realizing high definition or raising xenon (Xe) partial pressure, by stably generating a priming discharge. <P>SOLUTION: The plasma display panel has main discharging cells 40 performing discharge with scanning electrodes 22, sustaining electrodes 23 and data electrodes 32; and priming discharge cells 41a performing discharge with priming electrodes 29 formed on a front substrate and the data electrodes 32. At least, a material layer 50 having a large secondary electron emission coefficient is formed on the priming discharge cells 41a. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。   The present invention relates to a plasma display panel used for a wall-mounted television or a large monitor.

AC型として代表的な交流面放電型プラズマディスプレイパネル(以下、「PDP」と呼ぶ)は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリット等の封着材によって封着することにより構成されている。そして、基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のPDPにおいては、ガス放電により紫外線を発生させ、この紫外線でR、G、Bの各色の蛍光体を励起して発光させることによりカラー表示を行っている。   A typical AC surface discharge type plasma display panel (hereinafter referred to as “PDP”) as an AC type includes a front plate made of a glass substrate formed by arranging scan electrodes and sustain electrodes for performing surface discharge, and a data electrode. A back plate made of a glass substrate formed in an array is arranged oppositely in parallel so that both electrodes form a matrix and form a discharge space in the gap, and the outer periphery thereof is sealed with a sealing material such as glass frit. It is configured by sealing. Discharge cells partitioned by barrier ribs are provided between the substrates, and a phosphor layer is formed in the cell space between the barrier ribs. In the PDP having such a configuration, color display is performed by generating ultraviolet rays by gas discharge and exciting the phosphors of R, G, and B colors with the ultraviolet rays to emit light.

このPDPは、1フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示を行う。各サブフィールドは初期化期間、書込み期間および維持期間からなる。画像データを表示するためには、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。   In this PDP, one field period is divided into a plurality of subfields, and is driven by a combination of subfields that emit light to perform gradation display. Each subfield includes an initialization period, an address period, and a sustain period. In order to display image data, different signal waveforms are applied to each electrode in the initialization period, the writing period, and the sustain period.

初期化期間には、例えば、正のパルス電圧をすべての走査電極に印加し、走査電極および維持電極を覆う誘電体層上の保護層および蛍光体層上に必要な壁電荷を蓄積する。加えて、放電遅れを小さくして書込み放電を安定して発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるという働きを持つ。   In the initialization period, for example, a positive pulse voltage is applied to all the scan electrodes, and necessary wall charges are accumulated on the protective layer and the phosphor layer on the dielectric layer covering the scan electrodes and the sustain electrodes. In addition, it has a function of generating priming (priming for discharge = excited particles) for reducing the discharge delay and generating the address discharge stably.

書込み期間では、すべての走査電極に、順次負の走査パルスを印加することにより走査し、表示データがある場合、走査電極を走査している間に、データ電極に正のデータパルスを印加すると、走査電極とデータ電極との間で放電が起こり、走査電極上の保護層の表面に壁電荷が形成される。   In the address period, scanning is performed by sequentially applying a negative scanning pulse to all the scanning electrodes, and when there is display data, if a positive data pulse is applied to the data electrodes while scanning the scanning electrodes, Discharge occurs between the scan electrode and the data electrode, and wall charges are formed on the surface of the protective layer on the scan electrode.

つづく維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに充分な電圧を印加する。これにより、走査電極と維持電極との間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。書込み期間においてデータパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。   In the subsequent sustain period, a voltage sufficient to maintain the discharge is applied between the scan electrode and the sustain electrode for a certain period. Thereby, discharge plasma is generated between the scan electrode and the sustain electrode, and the phosphor layer is excited to emit light for a certain period. In the discharge space where no data pulse is applied in the address period, no discharge occurs and excitation light emission of the phosphor layer does not occur.

このようなPDPでは、書込み期間の放電に大きな放電遅れが発生し、書込み動作が不安定になる、あるいは書込み動作を完全に行うために書込み時間を長く設定し書込み期間に費やす時間が大きくなりすぎるといった課題があった。   In such a PDP, a large discharge delay occurs in the discharge during the address period, and the address operation becomes unstable, or the address time is set long to completely perform the address operation, and the time spent in the address period becomes too long. There was a problem.

これら課題を解決するために、プライミング電極を設けてプライミングを発生させ、放電遅れを小さくするPDPが提案されている(例えば、特許文献1参照)。
特開平9−245627号公報
In order to solve these problems, a PDP has been proposed in which a priming electrode is provided to generate priming and reduce a discharge delay (see, for example, Patent Document 1).
JP-A-9-245627

しかしながら、これらPDPにおいて、高精細化してライン数が増えたときには、さらに書込み時間に費やす時間が長くなり、維持期間に費やす時間を減らさなければならず、高精細化したときに輝度の確保が難しいという課題が生じる。さらに、高輝度・高効率化を達成するために、キセノン(Xe)分圧を上げた場合においても放電開始電圧が上昇し、初期化放電が不安定になり、その結果、書込み不良を生じるおそれがあり、そのため書込み動作の駆動電圧マージンが狭くなるという課題があった。   However, in these PDPs, when the number of lines increases due to high definition, the time spent for the writing time becomes longer, and the time spent for the maintenance period must be reduced. The problem arises. Furthermore, in order to achieve high brightness and high efficiency, even when the xenon (Xe) partial pressure is increased, the discharge start voltage rises and the initializing discharge becomes unstable, which may result in writing failure. Therefore, there is a problem that the drive voltage margin for the write operation is narrowed.

本発明は、これらの課題に鑑みなされたものであり、プライミング放電を安定して発生させ、高精細化した場合やキセノン(Xe)分圧を上げた場合でも、書込み動作を安定させたPDPを提供することを目的とする。   The present invention has been made in view of these problems, and a PDP having a stable addressing operation even when priming discharge is stably generated and high definition or xenon (Xe) partial pressure is increased is provided. The purpose is to provide.

上述した課題を解決するために、本発明のPDPは、第1の基板上に平行に配置されかつ表示電極対を構成する走査電極および維持電極と、放電空間を挟んで第1の基板に対向配置された第2の基板上に走査電極と交差する方向に配置されかつ表示電極対とで主放電セルを構成するデータ電極と、主放電セルを区画し主放電セルが表示電極対に沿って複数連結した主放電セル行を形成するとともに隣接する主放電セル行の間に隙間部を設けた隔壁とを有し、第1の基板上において2本の走査電極が隣り合う隙間部に対応する位置に、走査電極と平行にプライミング電極を配置し、少なくともプライミング電極が配置された隙間部の第2の基板側に、アルカリ金属の酸化物、アルカリ土類金属の酸化物、希土類酸化物および弗化物の中から選ばれる少なくとも1つの材料を含む材料層を設けたことを特徴とする。   In order to solve the above-described problem, the PDP of the present invention is opposed to the first substrate across the discharge space and the scan electrode and the sustain electrode which are arranged in parallel on the first substrate and constitute the display electrode pair. A data electrode which is arranged on the second substrate arranged in a direction crossing the scanning electrode and forms a main discharge cell with the display electrode pair, and the main discharge cell is divided along the display electrode pair. A plurality of main discharge cell rows are formed, and a partition wall is provided between adjacent main discharge cell rows, and two scan electrodes correspond to the adjacent gap portions on the first substrate. The priming electrode is disposed at a position parallel to the scanning electrode, and at least the gap between the priming electrode is disposed on the second substrate side with an alkali metal oxide, an alkaline earth metal oxide, a rare earth oxide, and a fluorine. Choose from monsters Characterized in that a material layer including at least one material that.

この構成により、プライミング放電空間にアルカリ金属の酸化物、アルカリ土類金属の酸化物、希土類酸化物および弗化物の少なくともいずれかを含む材料層を設けると、プライミング放電の放電電圧を大きく低減でき、さらに放電が発生しやすい条件を整えて放電の発生を均一化でき、安定したプライミング放電を実現できる。したがって、プライミング放電の動作マージンの増加と放電電圧の低減等により、クロストーク等の周囲への影響を抑制しつつ、プライミング放電を安定的に形成することで、書込み特性に優れた高精細化に好適なPDPを実現することができる。   With this configuration, when a material layer containing at least one of an alkali metal oxide, an alkaline earth metal oxide, a rare earth oxide and a fluoride is provided in the priming discharge space, the discharge voltage of the priming discharge can be greatly reduced. Furthermore, the conditions under which discharge is likely to occur can be adjusted to make the generation of discharge uniform, and a stable priming discharge can be realized. Therefore, by increasing the operating margin of the priming discharge and reducing the discharge voltage, etc., it suppresses the influence on the surroundings such as crosstalk, and stably forms the priming discharge, thereby achieving high definition with excellent writing characteristics. A suitable PDP can be realized.

また、アルカリ金属の酸化物、アルカリ土類金属の酸化物、希土類酸化物および弗化物の中から選ばれる少なくとも1つの材料が、隙間部の空間に面して材料層の表面に露出していることが望ましい。このような構成によれば、プライミング放電の発生をさらに安定させることができる。   Further, at least one material selected from an alkali metal oxide, an alkaline earth metal oxide, a rare earth oxide and a fluoride is exposed on the surface of the material layer facing the space of the gap. It is desirable. According to such a configuration, generation of priming discharge can be further stabilized.

また、材料層が、MgOを含むことが望ましい。このような構成によれば、MgOを主成分とする材料層が電子放出性能を高めて、安定したプライミング放電を効果的かつ確実に形成することができる。   The material layer preferably contains MgO. According to such a structure, the material layer which has MgO as a main component can improve electron emission performance, and can form the stable priming discharge effectively and reliably.

また、データ電極を誘電体層で覆うとともに誘電体層上に隔壁および材料層を設け、材料層が、(La,M1)M2O(ただし、M1はBaまたはSrであり、M2はCo、Ni、FeおよびMnの中から選ばれるものである)であらわされるペロブスカイト型構造をもち、(La,M1)/M2の比率を1よりも大きくした材料、および(La,M1)M3O(ただし、M1はBaまたはSrであり、M3はCuまたはNiである)であらわされるKNiF型構造をもち、(La,M1)/M3の比率を1よりも大きくした材料のいずれかを主成分とする材料を含むことが望ましい。このような構成によれば、さらに2次電子放出係数が大きい材料によって電子放出性能をさらに高めて、安定したプライミング放電をさらに効果的かつ確実に形成することができる。 Further, the data electrode is covered with a dielectric layer and a partition and a material layer are provided on the dielectric layer. The material layer is (La, M1) M2O 3 (where M1 is Ba or Sr, and M2 is Co, Ni And a material having a (La, M1) / M2 ratio greater than 1 and (La, M1) 2 M3O 4 (provided that the material is selected from Fe, Mn) , M1 is Ba or Sr, M3 has a K 2 NiF 4 -type structure represented by a is) Cu or Ni, (La, M1) / M3 ratios 1 main one of larger material than the It is desirable to include a material as a component. According to such a configuration, the electron emission performance can be further enhanced by the material having a larger secondary electron emission coefficient, and a stable priming discharge can be formed more effectively and reliably.

以上のように、本発明によれば、プライミング放電を安定して発生させることで、高精細化した場合やキセノン(Xe)分圧を上げた場合でも、書込み動作を安定させて良好な品質で画像表示させるPDPを実現することができる。   As described above, according to the present invention, by stably generating priming discharge, even when the definition is increased or the xenon (Xe) partial pressure is increased, the writing operation is stabilized and the quality is improved. A PDP for displaying an image can be realized.

以下、本発明の実施の形態におけるPDPについて図面を用いて説明する。   Hereinafter, a PDP according to an embodiment of the present invention will be described with reference to the drawings.

(実施の形態1)
図1は、本発明の実施の形態1におけるPDPの構造を示す分解斜視図であり、図2は、同PDPの断面図である。第1の基板であるガラス製の前面基板21と第2の基板である背面基板31とが放電空間を挟んで対向配置され、放電空間には放電によって紫外線を放射するネオン(Ne)とキセノン(Xe)との混合ガスが封入されている。
(Embodiment 1)
FIG. 1 is an exploded perspective view showing the structure of the PDP in Embodiment 1 of the present invention, and FIG. 2 is a cross-sectional view of the PDP. A front substrate 21 made of glass as a first substrate and a rear substrate 31 as a second substrate are arranged opposite to each other with a discharge space interposed therebetween, and neon (Ne) and xenon (X A mixed gas with Xe) is enclosed.

前面基板21上には、走査電極22と維持電極23とからなる表示電極対が互いに平行に複数対形成されている。このとき、例えば走査電極22−維持電極23の順で構成された表示電極対に隣接する表示電極対は維持電極23−走査電極22の順で構成されている。そして、隣接する表示電極対の間のうち、走査電極22が対向する側にはプライミング電極29が表示電極対と平行に構成されている。したがって、前面基板21上には、維持電極23−走査電極22−プライミング電極29−走査電極22−維持電極23−維持電極23−走査電極22−プライミング電極29−走査電極22−維持電極23−・・・となるように配列されている。走査電極22と維持電極23は、それぞれ透明電極22a、23aとその透明電極22a、23a上に形成された金属母線22b、23bとから構成されている。走査電極22−走査電極22間、および維持電極23−維持電極23間には黒色材料からなる光吸収層28が設けられており、プライミング電極29は走査電極22−走査電極22間に設けられた光吸収層28上に金属母線を用いて構成されている。そして、これらの走査電極22、維持電極23、プライミング電極29および光吸収層28とを覆うように誘電体層24および保護層25が形成されている。   On the front substrate 21, a plurality of display electrode pairs composed of the scan electrodes 22 and the sustain electrodes 23 are formed in parallel to each other. At this time, for example, the display electrode pair adjacent to the display electrode pair configured in the order of scan electrode 22 -sustain electrode 23 is configured in the order of sustain electrode 23 -scan electrode 22. A priming electrode 29 is formed in parallel with the display electrode pair on the side facing the scanning electrode 22 between adjacent display electrode pairs. Therefore, on front substrate 21, sustain electrode 23-scan electrode 22-priming electrode 29-scan electrode 22-sustain electrode 23-sustain electrode 23-scan electrode 22-priming electrode 29-scan electrode 22-sustain electrode 23-.・ It is arranged so that Scan electrode 22 and sustain electrode 23 are each composed of transparent electrodes 22a and 23a and metal bus bars 22b and 23b formed on transparent electrodes 22a and 23a, respectively. A light absorption layer 28 made of a black material is provided between scan electrode 22 and scan electrode 22 and between sustain electrode 23 and sustain electrode 23, and priming electrode 29 is provided between scan electrode 22 and scan electrode 22. A metal bus is used on the light absorption layer 28. A dielectric layer 24 and a protective layer 25 are formed so as to cover the scan electrode 22, the sustain electrode 23, the priming electrode 29, and the light absorption layer 28.

背面基板31上には、走査電極22と交差する方向にデータ電極32が互いに平行に複数形成され、そしてデータ電極32を覆うように誘電体層33が形成されている。そして誘電体層33の上に主放電セル40を区画するための隔壁34が形成されている。   On the rear substrate 31, a plurality of data electrodes 32 are formed in parallel to each other in a direction intersecting with the scanning electrodes 22, and a dielectric layer 33 is formed so as to cover the data electrodes 32. A partition wall 34 for partitioning the main discharge cell 40 is formed on the dielectric layer 33.

隔壁34は、データ電極32と平行な方向に延びる縦壁部34aと、主放電セル40を形成するとともに主放電セル40の間に隙間部41を形成する横壁部34bとで構成されている。その結果、隔壁34は走査電極22と維持電極23とからなる一対の表示電極対に沿って主放電セル40を複数連結した主放電セル行を形成し、隣接した主放電セル行の間に隙間部41を形成する。隙間部41のうち、2本の走査電極22が隣り合う側に位置する隙間部41の前面基板21上にはプライミング電極29が形成されており、この隙間部はプライミング放電セル41aとして働く。すなわち隙間部41は1つおきにプライミング電極29を有するプライミング放電セル41aとなっている。なお、隙間部41bは2本の維持電極23が隣り合う側に位置する隙間部41である。   The partition wall 34 includes a vertical wall portion 34 a extending in a direction parallel to the data electrode 32, and a horizontal wall portion 34 b that forms the main discharge cell 40 and forms a gap portion 41 between the main discharge cells 40. As a result, the barrier ribs 34 form a main discharge cell row in which a plurality of main discharge cells 40 are connected along a pair of display electrodes including the scan electrode 22 and the sustain electrode 23, and a gap is formed between adjacent main discharge cell rows. A portion 41 is formed. A priming electrode 29 is formed on the front substrate 21 of the gap 41 on the side where the two scanning electrodes 22 are adjacent to each other in the gap 41, and this gap acts as a priming discharge cell 41a. In other words, every other gap portion 41 is a priming discharge cell 41 a having the priming electrodes 29. The gap 41b is a gap 41 located on the side where the two sustain electrodes 23 are adjacent to each other.

そして、これら隔壁34の頂部は前面基板21に当接するように平坦に形成されている。これは、隣接する主放電セル40の相互干渉を防ぐためであり、特に書込み期間において隣接する主放電セル40の書込み放電にともない発生するプライミングの影響を受けて誤書込みを生じる等の誤動作を防ぐためである。さらには、プライミング放電にともない、プライミング放電セル41aに隣接する主放電セル40の壁電荷が減少し書込み不良を生じる等の誤動作を防ぐためである。   The tops of the partition walls 34 are formed flat so as to contact the front substrate 21. This is to prevent mutual interference between the adjacent main discharge cells 40, and in particular prevents malfunction such as erroneous writing due to the influence of priming that occurs due to the address discharge of the adjacent main discharge cells 40 in the address period. Because. Furthermore, this is to prevent malfunction such as a write failure due to a decrease in wall charges of the main discharge cell 40 adjacent to the priming discharge cell 41a accompanying the priming discharge.

また、図1、図2に示すように、背面基板31上の少なくともプライミング放電セル41aにおいては、2次電子放出係数の大なる材料層50が略均一な膜厚に形成されている。2次電子放出係数の大なる材料としては、アルカリ金属の酸化物(例えば、CsO等)、アルカリ土類金属の酸化物(例えば、MgO、CaO、SrO、BaO等)、希土類酸化物(例えば、Y、La、CeO、Er、Lu等)、または弗化物(例えば、LiF、CaF、MgF等)の少なくともいずれかを含む材料の使用が考えられる。 As shown in FIGS. 1 and 2, at least in the priming discharge cell 41a on the back substrate 31, the material layer 50 having a large secondary electron emission coefficient is formed in a substantially uniform film thickness. Examples of materials having a large secondary electron emission coefficient include alkali metal oxides (for example, Cs 2 O), alkaline earth metal oxides (for example, MgO, CaO, SrO, BaO), and rare earth oxides (for example, For example, a material containing at least one of Y 2 O 3 , La 2 O 3 , CeO 2 , Er 2 O 3 , Lu 2 O 3, etc.) or a fluoride (eg, LiF, CaF 2 , MgF 2, etc.) Use is conceivable.

そして、隔壁34により区画された主放電セル40に対応する誘電体層33の表面と隔壁34の側面とに蛍光体層35が設けられている。なお、図1では隙間部41側に蛍光体層35を形成していないが、蛍光体層35を形成する構成としてもよい。   A phosphor layer 35 is provided on the surface of the dielectric layer 33 corresponding to the main discharge cells 40 partitioned by the barrier ribs 34 and on the side surfaces of the barrier ribs 34. In FIG. 1, the phosphor layer 35 is not formed on the gap 41 side, but the phosphor layer 35 may be formed.

図3は、本発明の実施の形態1におけるPDPの電極配列図である。列方向にm列のデータ電極D〜D(図1のデータ電極32)が配列され、行方向にn行の走査電極SC〜SC(図1の走査電極22)とn行の維持電極SU〜SU(図1の維持電極23)とn/2行のプライミング電極PR〜PRn−1(図1のプライミング電極29)とが維持電極SU−走査電極SC−プライミング電極PR−走査電極SC−維持電極SU−維持電極SU−走査電極SC−プライミング電極PR−走査電極SC−維持電極SU−・・・となるように配列されている。そして、一対の走査電極SC、維持電極SU(i=1〜n)と1つのデータ電極D(j=1〜m)とを含む主放電セルCi,j(図1の主放電セル40)が放電空間内にm×n個形成される。またプライミング電極PR(pは奇数)とデータ電極D〜Dとを含むプライミング放電セルPS(図1のプライミング放電セル41a)が放電空間内にn/2個形成される。そして詳細は後述するが、書込み期間においてこのプライミング放電セルPSで発生したプライミングは、プライミング放電セルPSに隣接する主放電セルCp,1〜Cp,m、Cp+1,1〜Cp+1,mに供給される。 FIG. 3 is an electrode array diagram of the PDP in Embodiment 1 of the present invention. M columns of data electrodes D 1 to D m (data electrodes 32 in FIG. 1) are arranged in the column direction, and n rows of scan electrodes SC 1 to SC n (scan electrodes 22 in FIG. 1) and n rows of data electrodes are arranged in the row direction. Sustain electrodes SU 1 to SU n (sustain electrode 23 in FIG. 1) and n / 2 rows of priming electrodes PR 1 to PR n-1 (priming electrode 29 in FIG. 1) are sustain electrodes SU 1 -scan electrode SC 1-. priming electrodes PR 1 - scan electrode SC 2 - sustain electrode SU 2 - sustain electrode SU 3 - scan electrode SC 3 - priming electrode PR 3 - scan electrode SC 4 - sustain electrode SU 4 - are arranged so as to ... Yes. A main discharge cell C i, j (main discharge in FIG. 1) including a pair of scan electrodes SC i , sustain electrodes SU i (i = 1 to n) and one data electrode D j (j = 1 to m ). M × n cells 40) are formed in the discharge space. In addition, n / 2 priming discharge cells PS p (priming discharge cells 41a in FIG. 1) including priming electrodes PR p (p is an odd number) and data electrodes D 1 to D m are formed in the discharge space. The details will be described later, the priming generated in the write period in the priming discharge cell PS p, the main discharge cell C p adjacent to priming discharge cell PS p, 1 ~C p, m , C p + 1,1 ~C p + 1 , M.

つぎに、PDPを駆動するための駆動波形とそのタイミングについて、PDPの動作とともに説明する。図4は、本発明の実施の形態1におけるPDPの駆動波形図である。なお本発明の実施の形態1においては、1フィールド期間が初期化期間、書込み期間、維持期間を有する複数のサブフィールドから構成され、最初のサブフィールドの初期化期間は画像表示にかかわるすべての主放電セルで初期化放電を発生させる全セル初期化動作を行い、2番目以降のサブフィールドはその直前のサブフィールドの維持期間で維持放電を行った主放電セルに対して選択的に初期化放電を発生させる選択初期化動作を行うものとして説明する。全セル初期化期間を便宜上2つに分けて前半部、後半部と呼ぶことにする。   Next, driving waveforms and timing for driving the PDP will be described together with the operation of the PDP. FIG. 4 is a drive waveform diagram of the PDP in the first embodiment of the present invention. In the first embodiment of the present invention, one field period is composed of a plurality of subfields having an initialization period, an address period, and a sustain period, and the initialization period of the first subfield is all the main fields related to image display. Perform all-cell initializing operation to generate initializing discharge in the discharge cells, and the second and subsequent subfields are selectively initialized with respect to the main discharge cells that have been sustained in the sustain period of the immediately preceding subfield. It is assumed that the selective initialization operation for generating The all-cell initialization period is divided into two for convenience and will be referred to as the first half and the second half.

最初のサブフィールドの初期化期間前半部では、データ電極D〜D、維持電極SU〜SUをそれぞれ0(V)に保持し、走査電極SC〜SCには電圧Vi1から、維持電極SU〜SUおよびデータ電極D〜Dに対して放電開始電圧を超える電圧Vi2に向かって緩やかに上昇する傾斜波形電圧を印加する。また、プライミング電極PR〜PRn−1にも走査電極SC〜SCと同様の傾斜波形電圧を印加する。すると、主放電セル内部では、走査電極SC〜SCと維持電極SU〜SU、走査電極SC〜SCとデータ電極D〜Dとの間でそれぞれ微弱な初期化放電が起こり、プライミング放電セル内部では、プライミング電極PR〜PRn−1とデータ電極D〜Dとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極SC〜SC上部およびプライミング電極PR〜PRn−1上部に負の壁電圧が蓄積されるとともに、データ電極D〜D上部および維持電極SU〜SU上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上あるいは蛍光体層上に蓄積された壁電荷により生じる電圧をあらわす。 In half of the initializing period of the first subfield, data electrodes D 1 to D m, holds the sustain electrodes SU 1 to SU n in each 0 (V), the scan electrodes SC 1 to SC n from the voltage V i1 , applying a ramp waveform voltage gradually rises toward the voltage V i2 that exceeds the discharge start voltage with respect to sustain electrodes SU 1 to SU n and the data electrodes D 1 to D m. Further, the same ramp waveform voltage as that of the scan electrodes SC 1 to SC n is applied to the priming electrodes PR 1 to PR n−1 . Then, in the main discharge cell, weak initializing discharge is generated between scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n , scan electrodes SC 1 to SC n and data electrodes D 1 to D m , respectively. In the priming discharge cell, a weak initializing discharge occurs between the priming electrodes PR 1 to PR n-1 and the data electrodes D 1 to D m . Negative wall voltage is accumulated on scan electrodes SC 1 to SC n upper and priming electrode PR 1 ~PR n-1 upper, data electrodes D 1 to to D m and sustain electrodes SU 1 to SU n upper Accumulates positive wall voltage. Here, the wall voltage at the top of the electrode represents a voltage generated by wall charges accumulated on the dielectric layer or the phosphor layer covering the electrode.

初期化期間後半部では、維持電極SU〜SUを正電圧Veに保ち、走査電極SC〜SCには、維持電極SU〜SUおよびデータ電極D〜Dに対して放電開始電圧以下となる電圧Vi3から放電開始電圧を超える電圧Vi4に向かって緩やかに下降する傾斜波形電圧を印加する。また、プライミング電極PR〜PRn−1にも走査電極SC〜SCと同様の傾斜波形電圧を印加する。すると、走査電極SC〜SCと維持電極SU〜SU、走査電極SC〜SCとデータ電極D〜D、プライミング電極PR〜PRn−1とデータ電極D〜Dとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極SC〜SC上部の負の壁電圧および維持電極SU〜SU上部の正の壁電圧が弱められ、データ電極D〜D上部の正の壁電圧は書込み動作に適した値に調整され、プライミング電極PR〜PRn−1上部の壁電圧もプライミング動作に適した値に調整される。以上により画像表示にかかわる全放電セルを初期化放電させる全セル初期化動作が終了する。 In the second half of the initializing period, maintaining the sustain electrodes SU 1 to SU n to a positive voltage Ve, the scan electrodes SC 1 to SC n, the discharge with respect to sustain electrodes SU 1 to SU n and the data electrodes D 1 to D m A ramp waveform voltage that gently falls from a voltage V i3 that is equal to or lower than the start voltage to a voltage V i4 that exceeds the discharge start voltage is applied. Further, the same ramp waveform voltage as that of the scan electrodes SC 1 to SC n is applied to the priming electrodes PR 1 to PR n−1 . Then, scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n , scan electrodes SC 1 to SC n and data electrodes D 1 to D m , priming electrodes PR 1 to PR n-1 and data electrodes D 1 to D A weak initializing discharge occurs between each and m . Then, negative wall voltage and sustain electrodes SU 1 to SU n positive wall voltage on scan electrodes SC 1 to SC n upper are weakened, positive wall voltage on data electrodes D 1 to D m upper address operation The wall voltage above the priming electrodes PR 1 to PR n−1 is also adjusted to a value suitable for the priming operation. Thus, the all-cell initialization operation for initializing all the discharge cells involved in image display is completed.

書込み期間では、走査電極SC〜SCおよびプライミング電極PR〜PRn−1を一旦Vcに保持する。これは、後述する書込みパルス電圧Vdの印加にともなって不要な放電を発生させないためである。そして、1行目のプライミング電極PRに負のプライミングパルス電圧Vpを印加する。このときのプライミングパルスは振幅の大きなパルスであり、データ電極D〜Dに印加される書込みパルスの有無にかかわらず、プライミング電極PRとデータ電極D〜Dとの間でプライミング放電が発生する。そして、1行目の主放電セルC1,1〜C1,mおよび2行目の主放電セルC2,1〜C2,m内部にプライミングを供給する。この放電によってプライミング電極PR上部には正の壁電圧が蓄積される。 In the address period, scan electrodes SC 1 to SC n and priming electrodes PR 1 to PR n−1 are temporarily held at Vc. This is because unnecessary discharge is not generated with application of an address pulse voltage Vd described later. Then, applying a negative priming pulse voltage Vp to priming electrode PR 1 of the first row. Priming pulse at this time is large pulse amplitude, regardless of the presence of the write pulses applied to the data electrodes D 1 to D m, priming discharge between the priming electrode PR 1 and the data electrodes D 1 to D m Occurs. Then, priming is supplied to the main discharge cells C 1,1 to C 1, m in the first row and the main discharge cells C 2,1 to C 2, m in the second row. Positive wall voltage is accumulated in the priming electrodes PR 1 upper This discharge.

つぎに、1行目の走査電極SCに負の走査パルス電圧Vaを印加する。このとき同時に、データ電極D〜Dのうち1行目に表示すべき画像信号に対応するデータ電極D(kは1〜mの整数をあらわす)に正の書込みパルス電圧Vdを印加する。すると、書込みパルス電圧Vdを印加したデータ電極Dと走査電極SCとの交差部で放電が発生し、対応する主放電セルC1,kの維持電極SUと走査電極SCとの間の放電に進展する。そして、主放電セルC1,kの走査電極SC上部に正の壁電圧が蓄積され、維持電極SU上部に負の壁電圧が蓄積され、1行目の書込み動作が終了する。ここで、主放電セルC1,kの書込み放電は、プライミング電極PRとデータ電極D〜Dとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。 Then, to apply a negative scan pulse voltage Va to scan electrodes SC 1 of the first row. At the same time, a positive write pulse voltage Vd is applied to the data electrode D k (k represents an integer of 1 to m ) corresponding to the image signal to be displayed in the first row among the data electrodes D 1 to D m. . Then, during the discharge occurs at the intersection of the data electrode D k of applying a write pulse voltage Vd and scan electrodes SC 1, and the sustain electrodes SU 1 corresponding main discharge cells C 1, k and the scan electrodes SC 1 Progresses to discharge. The main discharge cell C 1, k positive wall voltage on scan electrodes SC 1 top of are accumulated negative wall voltage on sustain electrodes SU 1 upper is accumulated, the first line of the write operation is terminated. Here, the address discharge in the main discharge cells C 1 and k occurs after the priming is supplied from the priming discharge generated between the priming electrode PR 1 and the data electrodes D 1 to D m , so that the discharge delay is small and stable. Discharge.

つぎに、2行目の走査電極SCに走査パルス電圧Vaを印加する。このとき同時に、データ電極D〜Dのうち2行目に表示すべき画像信号に対応するデータ電極Dに正の書込みパルス電圧Vdを印加する。すると、データ電極Dと走査電極SCとの交差部で放電が発生し、対応する主放電セルC2,kの維持電極SUと走査電極SCとの間の放電に進展する。そして、主放電セルC2,kの走査電極SC上部に正の壁電圧が蓄積され、維持電極SU上部に負の壁電圧が蓄積され、2行目の書込み動作が終了する。ここでの、主放電セルC2,kの書込み放電も、プライミング電極PRとデータ電極D〜Dとの間で発生したプライミング放電からプライミングが供給された後に発生するので放電遅れが小さく安定した放電となる。 Next, scan pulse voltage Va is applied to the second line scan electrode SC 2. At the same time, applying a positive write pulse voltage Vd to data electrode D k corresponding to the image signal to be displayed on the second line of the data electrodes D 1 to D m. Then, discharge occurs at the intersection of the data electrode D k and scan electrode SC 2, develop into a discharge between the corresponding sustain electrode SU 2 main discharge cell C 2, k and scan electrode SC 2. The main discharge cell C 2, k a positive wall voltage to the scan electrodes SC 2 top of the accumulated negative wall voltage on sustain electrode SU 2 top is stored, the second line of the write operation is terminated. Here, the main discharge cell C 2, k of the writing discharge is also small discharge delay because occurs after priming is supplied from the generated priming discharge between the priming electrode PR 1 and the data electrodes D 1 to D m Stable discharge.

また、2行目の走査電極SCに走査パルス電圧Vaを印加すると同時に、プライミング電極PRにプライミングパルス電圧Vpを印加する。するとデータ電極D〜Dに印加される書込みパルスの有無にかかわらず、プライミング電極PRとデータ電極D〜Dとの間でプライミング放電が発生する。そして、3行目の主放電セルC3,1〜C3,mおよび4行目の主放電セルC4,1〜C4,m内部にプライミングを供給する。この放電によってプライミング電極PR上部に正の壁電圧が蓄積される。 At the same time when applying a scan pulse voltage Va in the second row to the scan electrodes SC 2, applies a priming pulse voltage Vp to priming electrode PR 3. Then regardless of the presence of the write pulses applied to the data electrodes D 1 to D m, priming discharge occurs between priming electrode PR 3 and the data electrodes D 1 to D m. Then, priming is supplied to the main discharge cells C 3,1 to C 3, m in the third row and the main discharge cells C 4,1 to C 4, m in the fourth row. Positive wall voltage is accumulated priming electrode PR 3 top by the discharge.

以下同様の書込み動作をn行目の主放電セルCn,kに至るまで行い、書込み動作を終了する。そして、それぞれの主放電セルCi,jの書込み放電は、隣接するプライミング放電セルからプライミングが供給された後に発生するので、放電遅れの小さい安定した放電となる。 Thereafter, the same address operation is performed until reaching the main discharge cells C n, k in the n- th row, and the address operation is completed. The address discharge of each main discharge cell C i, j is generated after the priming is supplied from the adjacent priming discharge cell, so that it becomes a stable discharge with a small discharge delay.

維持期間においては、走査電極SC〜SC、プライミング電極PR〜PRn−1および維持電極SU〜SUを0(V)に一旦戻す。その後、走査電極SC〜SCに正の維持パルス電圧Vsを印加する。このとき、書込み放電を起こした主放電セルCi,jにおける走査電極SC上部と維持電極SU上部との間の電圧は、維持パルス電圧Vsに加えて、書込み期間において走査電極SC上部および維持電極SU上部に蓄積された壁電圧が加算されるので放電開始電圧を超え維持放電が発生する。以降同様に、走査電極SC〜SCと維持電極SU〜SUとに維持パルス電圧を交互に印加することにより、書込み放電を起こした主放電セルCi,jに対して維持パルスの回数だけ維持放電が継続して行われる。 In the sustain period, scan electrodes SC 1 to SC n , priming electrodes PR 1 to PR n−1 and sustain electrodes SU 1 to SU n are temporarily returned to 0 (V). Then, applying a positive sustain pulse voltage Vs to scan electrodes SC 1 to SC n. At this time, the voltage between the upper portion of scan electrode SC i and upper portion of sustain electrode SU i in main discharge cell C i, j where address discharge has occurred is in addition to sustain pulse voltage Vs, and the upper portion of scan electrode SC i in the address period. Since the wall voltage accumulated on the sustain electrode SU i is added, the discharge start voltage is exceeded and a sustain discharge occurs. Similarly, the sustain pulse voltage is alternately applied to scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n to thereby generate sustain pulses for main discharge cells C i, j that have caused an address discharge. The sustain discharge is continuously performed by the number of times.

なお、プライミング電極PR〜PRn−1には図4に示すように走査電極SC〜SCと同様の維持パルス電圧が印加される。書込み期間においてプライミング電極PR〜PRn−1上部には正の壁電圧が蓄積しているので、最初の維持パルス電圧印加時にはプライミング放電セル内部で放電が発生する。このとき、プライミング放電セル内での放電はデータ電極D〜Dが陰極となる放電になる。そして、本構成ではプライミング放電セル内に2次電子放出係数の高い材料層50を形成しているので、安定した放電を低電圧で発生させることができる。 As shown in FIG. 4, sustain pulse voltages similar to those of scan electrodes SC 1 to SC n are applied to priming electrodes PR 1 to PR n−1 . Since the positive wall voltage is accumulated on the priming electrodes PR 1 to PR n−1 during the address period, a discharge is generated inside the priming discharge cell when the first sustain pulse voltage is applied. At this time, the discharge in the priming discharge cell will discharge the data electrodes D 1 to D m is the cathode. In this configuration, since the material layer 50 having a high secondary electron emission coefficient is formed in the priming discharge cell, a stable discharge can be generated at a low voltage.

つづくサブフィールドの初期化期間では、維持電極SU〜SUを正電圧Veに保ち、走査電極SC〜SCとプライミング電極PR〜PRn−1には電圧Viに向かって緩やかに下降する傾斜波形電圧を印加する。すると、維持放電を行った主放電セルCi,kの走査電極SC〜SCと維持電極SU〜SU、データ電極D〜Dとの間、およびプライミング電極PR〜PRn−1とデータ電極D〜Dとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極SC〜SC上部および維持電極SU〜SU上部の壁電圧が弱められ、データ電極D〜D上部の正の壁電圧は書込み動作に適した値に調整され、プライミング電極PR〜PRn−1上部の正の壁電圧もプライミング動作に適した値に調整される。 In subsequent initializing period of the subfield, the sustain electrodes SU 1 to SU n held at the positive voltage Ve, is slowly toward voltage Vi 4 to the scan electrodes SC 1 to SC n and the priming electrode PR 1 ~PR n-1 Apply a falling ramp waveform voltage. Then, between the scan electrodes SC 1 to SC n and the sustain electrodes SU 1 to SU n and the data electrodes D 1 to D m of the main discharge cells C i, k that have undergone the sustain discharge, and the priming electrodes PR 1 to PR n −1 and a weak initializing discharge occur between the data electrodes D 1 to D m , respectively. Then, scan electrodes SC 1 to SC n and sustain electrodes SU 1 to SU n top of the wall voltage is weakened, positive wall voltage on data electrodes D 1 to D m upper is adjusted to a value suitable for the write operation, The positive wall voltage above the priming electrodes PR 1 to PR n−1 is also adjusted to a value suitable for the priming operation.

この後の書込み期間、維持期間、およびつづくサブフィールドの駆動波形とパネルの動作は上述と同様である。   The subsequent writing period, sustain period, and subsequent subfield drive waveforms and panel operation are the same as described above.

上述のように、初期化期間、維持期間においてはプライミング電極PR〜PRn−1には走査電極SC〜SCとほぼ同様の駆動波形電圧を印加している。これは、走査電極SC、SCp+1とプライミング電極PRとの距離が近いため、この電極間で不要な放電を発生させないためである。また、書込み期間および維持期間の最初の維持パルス電圧印加時にプライミング放電セル内部で画像表示に関係しない放電が発生するが、プライミング放電セルには光吸収層28が設けてあるので、このときに発生する発光がパネル外部に漏れることはない。そして、書込み期間において、それぞれの主放電セルCi,jの書込み放電は、隣接するプライミング放電セルからプライミングが供給された後に発生するので、放電遅れの小さい安定した放電となる。 As described above, during the initialization period and the sustain period, substantially the same drive waveform voltage as that of the scan electrodes SC 1 to SC n is applied to the priming electrodes PR 1 to PR n−1 . This is because the distance between the scan electrodes SC p and SC p + 1 and the priming electrode PR p is short, so that unnecessary discharge is not generated between the electrodes. In addition, a discharge not related to image display is generated inside the priming discharge cell when the first sustain pulse voltage is applied in the address period and the sustain period. However, since the light absorption layer 28 is provided in the priming discharge cell, it occurs at this time. The emitted light does not leak outside the panel. In the address period, the address discharge of each main discharge cell C i, j is generated after the priming is supplied from the adjacent priming discharge cell, so that the discharge becomes a stable discharge with a small discharge delay.

また、走査電極SCp−1に走査パルス電圧を印加している時間とプライミング電極PRにプライミングパルス電圧を印加している時間とには重なりがあるので、1行目のプライミング放電を除いて、プライミング放電のための時間をあらたに設ける必要がない。実施の形態1においては、走査電極SCp−1とデータ電極Dとの間で書込み放電を発生させると同時にプライミング電極PRとデータ電極D〜Dとの間でプライミング放電を発生させることにより、パネルの駆動時間を延ばすことなくプライミング放電を発生させることが可能となっている。 Further, since there is an overlap between the time during which the scan pulse voltage is applied to the scan electrode SC p-1 and the time during which the priming pulse voltage is applied to the priming electrode PR p , the priming discharge in the first row is excluded. It is not necessary to newly provide time for priming discharge. In the first embodiment, an address discharge is generated between scan electrode SC p-1 and data electrode D k , and at the same time, a priming discharge is generated between priming electrode PR p and data electrodes D 1 to D m . Thus, it is possible to generate priming discharge without extending the panel driving time.

なお、上述の動作説明においては、最初のサブフィールドの初期化期間はすべての主放電セルで初期化放電を行う全セル初期化動作を行い、つぎのサブフィールド以降の初期化期間は維持放電を行った主放電セルを選択的に初期化する選択初期化動作を行うものとして説明したが、これらの初期化動作は任意に組み合わせてもよい。   In the above description of the operation, the initializing period of the first subfield performs all-cell initializing operation in which initializing discharge is performed in all main discharge cells, and the sustaining discharge is performed in the initializing period after the next subfield. Although it has been described that the selective initializing operation for selectively initializing the main discharge cells is performed, these initializing operations may be arbitrarily combined.

このようにして、本発明の実施の形態1では、プライミング放電は、前面基板21に設けられたプライミング電極29と背面基板31に設けられたデータ電極32との間で上下方向に発生させている。しかも、背面基板31のプライミング放電セル41aに2次電子放出係数の大きい材料層50を形成している。したがって、特にデータ電極32を陰極として放電を発生させるときには、放電を低電圧で発生させることができるようになり、その結果、放電開始電圧のばらつきが低減され、動作マージンを大きくすることができる。また、放電を低電圧で発生させることができるので放電の強度を小さくすることができ、プライミング放電セル41aにおける放電の他への影響、例えばクロストーク等を抑制することができる。また、従来と同じ放電電圧とする場合は、従来よりも放電の動作マージンを大きくすることができる。言うまでもなく、印加電圧を調整することにより、クロストークの抑制効果と動作マージン増大の効果を併用することもできる。このことにより、高精細度のPDPにおいても、書込み特性をより安定化させることができる。   Thus, in the first embodiment of the present invention, the priming discharge is generated in the vertical direction between the priming electrode 29 provided on the front substrate 21 and the data electrode 32 provided on the rear substrate 31. . In addition, the material layer 50 having a large secondary electron emission coefficient is formed in the priming discharge cell 41a of the back substrate 31. Therefore, particularly when the discharge is generated using the data electrode 32 as a cathode, the discharge can be generated at a low voltage. As a result, the variation in the discharge start voltage can be reduced and the operation margin can be increased. Further, since the discharge can be generated at a low voltage, the intensity of the discharge can be reduced, and the influence on other discharges in the priming discharge cell 41a, such as crosstalk, can be suppressed. Further, when the discharge voltage is the same as that of the prior art, the discharge operation margin can be made larger than that of the prior art. Needless to say, the effect of suppressing the crosstalk and the effect of increasing the operating margin can be used together by adjusting the applied voltage. As a result, the writing characteristics can be further stabilized even in a high-definition PDP.

本発明の実施の形態1では、2次電子放出係数が大きい材料として、AC型PDPの材料として使用実績があり、ネオン(Ne)およびキセノン(Xe)ガスを封入した場合に2次電子放出係数が大きく耐久性に優れたMgOを主成分とする材料によって材料層50を形成している。したがって、材料層50は、プライミング電極29とデータ電極32との間に電圧を印加した場合に、材料層50からプライミング放電セル41a内に効果的に2次電子を放出する機能を有している。この結果、本発明の実施の形態1では、プライミング放電セル41aの長手方向に連続して形成された材料層50からプライミング放電セル41a内に均一に2次電子を供給することができる。したがって、細長い形状を有するプライミング放電セル41aにおけるプライミング放電のばらつきを抑制し、各主放電セル40に対して均一なプライミング放電を発生させることができる。また、プライミング放電の発生を促進し、プライミング放電に印加すべき電圧を低減することができる。さらに、これらの2次電子放出係数の大きい材料が材料層50の表面に露出するように形成してもよい。図5は、本発明の実施の形態1のPDPにおける材料層50の詳細を示す断面図である。図5には、材料層50として、ガラス材料51とMgO等の酸化物52が均一に混合され、所定の膜厚を有して形成されている例を示している。このように、材料層50の表面にMgO等の酸化物52が露出して形成されるように構成することで、より効果的に2次電子を放出させることが可能となる。   In Embodiment 1 of the present invention, as a material having a large secondary electron emission coefficient, it has been used as a material for AC-type PDP. When neon (Ne) and xenon (Xe) gas is sealed, the secondary electron emission coefficient The material layer 50 is formed of a material mainly composed of MgO having a large and excellent durability. Therefore, the material layer 50 has a function of effectively emitting secondary electrons from the material layer 50 into the priming discharge cell 41a when a voltage is applied between the priming electrode 29 and the data electrode 32. . As a result, in the first embodiment of the present invention, secondary electrons can be uniformly supplied into the priming discharge cell 41a from the material layer 50 formed continuously in the longitudinal direction of the priming discharge cell 41a. Therefore, variation in priming discharge in the priming discharge cell 41 a having an elongated shape can be suppressed, and uniform priming discharge can be generated for each main discharge cell 40. Moreover, generation | occurrence | production of priming discharge can be accelerated | stimulated and the voltage which should be applied to priming discharge can be reduced. Further, these materials having a large secondary electron emission coefficient may be formed so as to be exposed on the surface of the material layer 50. FIG. 5 is a cross-sectional view showing details of the material layer 50 in the PDP according to the first embodiment of the present invention. FIG. 5 shows an example in which a glass material 51 and an oxide 52 such as MgO are uniformly mixed and formed to have a predetermined film thickness as the material layer 50. In this manner, by configuring the material layer 50 so that the oxide 52 such as MgO is exposed on the surface, secondary electrons can be emitted more effectively.

このように、本発明の実施の形態1によれば、プライミング放電を安定的に形成することで、書込み特性に優れ、高画質表示が可能な高精細化に好適なPDPを実現することができる。   As described above, according to the first embodiment of the present invention, by stably forming the priming discharge, it is possible to realize a PDP suitable for high definition that has excellent writing characteristics and high-quality display. .

(実施の形態2)
本発明の実施の形態2においては、材料層50を、2次電子放出係数がさらに大きく耐スパッタ性に優れたペロブスカイト型構造あるいはKNiF型構造をもつ導電性酸化物を主成分とする材料によって形成する。導電性酸化物は、(La,M1)M2O(ただし、M1はBaまたはSrであり、M2はCo、Ni、Fe、Mnの中から選ばれるものである)であらわされるペロブスカイト型構造をもち、(La,M1)/M2の比率を1よりも大きくしたもの、あるいは(La,M1)M3O(ただし、M1はBaまたはSrであり、M3はCuまたはNiである)であらわされるKNiF型構造をもち、(La,M1)/M3の比率を1よりも大きくしたものである。
(Embodiment 2)
In Embodiment 2 of the present invention, the material layer 50 is mainly composed of a conductive oxide having a perovskite type structure or a K 2 NiF 4 type structure having a larger secondary electron emission coefficient and excellent sputter resistance. Form by material. Conductive oxide, (La, M1) M2O 3 ( however, M1 is Ba or Sr, M2 is Co, Ni, Fe, those selected are among Mn) has a perovskite structure represented by , (La, M1) / M2 ratio greater than 1 or (La, M1) 2 M3O 4 (where M1 is Ba or Sr and M3 is Cu or Ni) 2 It has a NiF 4 type structure and the ratio of (La, M1) / M3 is larger than 1.

なお、上述したペロブスカイト型構造あるいはKNiF型構造をもつ導電性酸化物は、導電性を有するが、絶縁体としての性質を有する誘電体層33によってデータ電極32を覆っているので、プライミング放電セル41aとデータ電極32との間の絶縁性を確保することができる。 Note that the conductive oxide having the perovskite structure or the K 2 NiF 4 structure described above has conductivity, but the data electrode 32 is covered with the dielectric layer 33 having properties as an insulator, so that priming is performed. Insulation between the discharge cell 41a and the data electrode 32 can be ensured.

実施の形態2においては、この導電性酸化物にペロブスカイト型構造の酸化物の代表的な組成である(La0.5Sr0.5)CoO(コバルタイト)を用いた。材料は共沈法を用いて作成した。出発原料として、La、Sr、Coの各硝酸溶液を所定の元素比率になるように混合し、それぞれの溶液を蓚酸とエタノールの混合液に滴下し、それぞれの蓚酸塩の沈澱物をつくる。この沈澱物を70℃で、乾燥し、乾燥した固形物を混合し、空気雰囲気中で、500℃で、3時間加熱し、不要な蓚酸塩を熱分解し、La、Sr、Coの酸化物をつくる。そして、この酸化物を500℃以上の温度で、300cc/分導入した酸素気流中において、1300℃で、5時間焼成することによりペロブスカイト型構造を得る。焼成後の粉末は粒子が結合して固まっているので、乳鉢やボールミル等により、数μm以下に粉砕する。こうして作成した粉末と、低融点ガラス粉末、および有機溶媒を適当な粘度になるように調整し混合して印刷用のペーストを作成した。そして、プライミング放電セル41aにおいて、誘電体層33上を覆うように、スクリーン印刷法にて導電性酸化物によって材料層50を形成した。 In Embodiment 2, (La 0.5 Sr 0.5 ) CoO 3 (cobaltite), which is a typical composition of an oxide having a perovskite structure, was used as the conductive oxide. The material was prepared using the coprecipitation method. As starting materials, each nitric acid solution of La, Sr, and Co is mixed so as to have a predetermined element ratio, and each solution is dropped into a mixed solution of oxalic acid and ethanol to form a precipitate of each oxalate. This precipitate is dried at 70 ° C., the dried solid is mixed, heated in an air atmosphere at 500 ° C. for 3 hours to thermally decompose unnecessary oxalates, and La, Sr, Co oxides Make. Then, a perovskite structure is obtained by baking this oxide for 5 hours at 1300 ° C. in an oxygen stream introduced at 300 cc / min at a temperature of 500 ° C. or higher. Since the powder after baking is bonded and solidified, it is pulverized to a few μm or less with a mortar or ball mill. The powder thus prepared, the low-melting glass powder, and the organic solvent were adjusted so as to have an appropriate viscosity and mixed to prepare a printing paste. Then, in the priming discharge cell 41a, the material layer 50 was formed of a conductive oxide by a screen printing method so as to cover the dielectric layer 33.

ここで、上述の導電性酸化物の組成として、ペロブスカイト型構造の場合には(La,M1)の元素を、KNiF型構造の場合には(La,M1)の元素を本来の化学量論的な組成に比べ過剰としている。この理由は、これら酸化物が仮に放電によってスパッタされたとしてもスパッタ膜が電極間を短絡するといった問題を発生させないためである。すなわち、これら過剰な元素は焼成工程中に酸化されそれぞれの元素の酸化物(La,BaO,SrO等)となって結晶中に混入する。これらはもともと電気抵抗が高いので、放電中にスパッタされても低抵抗の膜をつくることはない。これに対して、M2あるいはM3の元素が過剰になるとCo、Ni、Fe、Mn、Cu等の酸化物が形成されるが、これらの電気抵抗は低くまた還元されやすい性質ももつので、これらがスパッタされた場合電極間を短絡するおそれがある。したがって、導電性酸化物としては、化学量論的な組成とするのではなく、あらかじめ安全側にシフトした組成としておくことにより、信頼性の高いPDPを得ることができる。 Here, as the composition of the conductive oxide, the element of (La, M1) is used in the case of the perovskite structure, and the element of (La, M1) is used in the case of the K 2 NiF 4 structure. It is excessive compared to the stoichiometric composition. This is because even if these oxides are sputtered by discharge, the sputtered film does not cause a problem that the electrodes are short-circuited. That is, these excess elements are oxidized during the firing process and become oxides (La 2 O 3 , BaO, SrO, etc.) of the respective elements and are mixed in the crystal. Since these have high electric resistance, they do not form a low resistance film even if they are sputtered during discharge. On the other hand, if the element of M2 or M3 is excessive, oxides such as Co, Ni, Fe, Mn, and Cu are formed, but their electric resistance is low and they are easily reduced. When sputtered, the electrodes may be short-circuited. Therefore, a highly reliable PDP can be obtained by using a conductive oxide that is not a stoichiometric composition but a composition that is shifted to a safe side in advance.

このように、本発明の実施の形態2では、材料層50を、2次電子放出係数がさらに大きく耐スパッタ性に優れた材料であるペロブスカイト型構造あるいはKNiF型構造をもつ導電性酸化物を主成分とする材料によって形成する。この構成により、電子放出性能をさらに高めて、安定したプライミング放電を効果的かつ確実に形成することができる。また、絶縁体としての性質を有する誘電体層33によってデータ電極32を覆うことで、プライミング放電セル41aとデータ電極32との間の絶縁性を確保する。 As described above, in the second embodiment of the present invention, the material layer 50 is formed of a conductive oxide having a perovskite type structure or a K 2 NiF 4 type structure, which is a material having a larger secondary electron emission coefficient and excellent sputtering resistance. It is made of a material whose main component is an object. With this configuration, the electron emission performance can be further improved, and stable priming discharge can be effectively and reliably formed. Further, the insulating property between the priming discharge cell 41a and the data electrode 32 is ensured by covering the data electrode 32 with the dielectric layer 33 having the property as an insulator.

なお、以上の説明ではプライミング放電セル41aに2次電子放出係数の大きな材料層50を設ける例について主として説明したが、維持電極23が配置された位置に対応する隙間部41bにおいても同様の構成とすることが可能である。   In the above description, the example in which the material layer 50 having a large secondary electron emission coefficient is provided in the priming discharge cell 41a has been mainly described. However, the gap 41b corresponding to the position where the sustain electrode 23 is disposed has the same configuration. Is possible.

本発明は、書込み動作の駆動電圧マージンを狭めることなく書込み放電を安定して発生させることができるので、壁掛けテレビや大型モニター等に用いられるPDPとして有用である。   Since the present invention can stably generate an address discharge without narrowing the drive voltage margin for the address operation, it is useful as a PDP used for a wall-mounted television, a large monitor or the like.

本発明の実施の形態1におけるPDPの構造を示す分解斜視図1 is an exploded perspective view showing the structure of a PDP in Embodiment 1 of the present invention. 同PDPの断面図Cross-sectional view of the PDP 同PDPの電極配列図Electrode arrangement of the PDP 同PDPの駆動波形図Drive waveform diagram of the PDP 同PDPにおける材料層の詳細を示す断面図Sectional drawing which shows the detail of the material layer in the PDP

符号の説明Explanation of symbols

21 前面基板
22 走査電極
22a,23a 透明電極
22b,23b 金属母線
23 維持電極
24,33 誘電体層
25 保護層
28 光吸収層
29 プライミング電極
31 背面基板
32 データ電極
34 隔壁
34a 縦壁部
34b 横壁部
35 蛍光体層
40 主放電セル
41,41b 隙間部
41a プライミング放電セル
50 材料層
DESCRIPTION OF SYMBOLS 21 Front substrate 22 Scan electrode 22a, 23a Transparent electrode 22b, 23b Metal bus 23 Maintenance electrode 24, 33 Dielectric layer 25 Protective layer 28 Light absorption layer 29 Priming electrode 31 Back substrate 32 Data electrode 34 Partition 34a Vertical wall part 34b Horizontal wall part 35 phosphor layer 40 main discharge cell 41, 41b gap 41a priming discharge cell 50 material layer

Claims (4)

第1の基板上に平行に配置されかつ表示電極対を構成する走査電極および維持電極と、放電空間を挟んで前記第1の基板に対向配置された第2の基板上に前記走査電極と交差する方向に配置されかつ前記表示電極対とで主放電セルを構成するデータ電極と、前記主放電セルを区画し前記主放電セルが前記表示電極対に沿って複数連結した主放電セル行を形成するとともに隣接する主放電セル行の間に隙間部を設けた隔壁とを有し、
前記第1の基板上において2本の走査電極が隣り合う隙間部に対応する位置に、前記走査電極と平行にプライミング電極を配置し、少なくとも前記プライミング電極が配置された前記隙間部の前記第2の基板側に、アルカリ金属の酸化物、アルカリ土類金属の酸化物、希土類酸化物および弗化物の中から選ばれる少なくとも1つの材料を含む材料層を設けたことを特徴とするプラズマディスプレイパネル。
A scan electrode and a sustain electrode arranged in parallel on the first substrate and constituting a display electrode pair, and a scan electrode on the second substrate arranged opposite to the first substrate across a discharge space Forming a main discharge cell row which is arranged in a direction and constitutes a main discharge cell with the display electrode pair, and a plurality of main discharge cells connected to each other along the display electrode pair. And a partition wall provided with a gap between adjacent main discharge cell rows,
On the first substrate, a priming electrode is arranged in parallel with the scanning electrode at a position corresponding to a gap where two scanning electrodes are adjacent to each other, and at least the second of the gap where the priming electrode is arranged. A plasma display panel comprising a material layer containing at least one material selected from an oxide of an alkali metal, an oxide of an alkaline earth metal, a rare earth oxide and a fluoride on the substrate side.
アルカリ金属の酸化物、アルカリ土類金属の酸化物、希土類酸化物および弗化物の中から選ばれる少なくとも1つの材料が、前記隙間部の空間に面して前記材料層の表面に露出していることを特徴とする請求項1に記載のプラズマディスプレイパネル。 At least one material selected from an alkali metal oxide, an alkaline earth metal oxide, a rare earth oxide and a fluoride is exposed on the surface of the material layer facing the space of the gap. The plasma display panel according to claim 1. 材料層が、MgOを含むことを特徴とする請求項1に記載のプラズマディスプレイパネル。 The plasma display panel according to claim 1, wherein the material layer contains MgO. データ電極を誘電体層で覆うとともに前記誘電体層上に隔壁および材料層を設け、
材料層が、(La,M1)M2O(ただし、M1はBaまたはSrであり、M2はCo、Ni、FeおよびMnの中から選ばれるものである)であらわされるペロブスカイト型構造をもち、(La,M1)/M2の比率を1よりも大きくした材料、および(La,M1)M3O(ただし、M1はBaまたはSrであり、M3はCuまたはNiである)であらわされるKNiF型構造をもち、(La,M1)/M3の比率を1よりも大きくした材料のいずれかを主成分とする材料を含むことを特徴とする請求項1に記載のプラズマディスプレイパネル。
Covering the data electrode with a dielectric layer and providing a partition and a material layer on the dielectric layer,
The material layer has a perovskite structure represented by (La, M1) M2O 3 (wherein M1 is Ba or Sr, and M2 is selected from Co, Ni, Fe and Mn), A material in which the ratio of La, M1) / M2 is greater than 1, and K 2 NiF represented by (La, M1) 2 M3O 4 (where M1 is Ba or Sr and M3 is Cu or Ni) 2. The plasma display panel according to claim 1, wherein the plasma display panel includes a material mainly having any one of a material having a four- type structure and a ratio of (La, M1) / M3 larger than one.
JP2004291241A 2004-10-04 2004-10-04 Plasma display panel Pending JP2006107865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004291241A JP2006107865A (en) 2004-10-04 2004-10-04 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004291241A JP2006107865A (en) 2004-10-04 2004-10-04 Plasma display panel

Publications (1)

Publication Number Publication Date
JP2006107865A true JP2006107865A (en) 2006-04-20

Family

ID=36377327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004291241A Pending JP2006107865A (en) 2004-10-04 2004-10-04 Plasma display panel

Country Status (1)

Country Link
JP (1) JP2006107865A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143345A1 (en) * 2009-06-10 2010-12-16 パナソニック株式会社 Plasma display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143345A1 (en) * 2009-06-10 2010-12-16 パナソニック株式会社 Plasma display panel

Similar Documents

Publication Publication Date Title
US7518575B2 (en) Plasma display device and method of driving the same
US7339553B2 (en) Plasma display
JP2006286250A (en) Plasma display panel and plasma display device
US7215303B2 (en) AC-type plasma display panel capable of high definition and high brightness image display, and a method of driving the same
WO2004086447A1 (en) Plasma display panel
JP2006107865A (en) Plasma display panel
JP2006059587A (en) Plasma display panel
JP4569136B2 (en) Driving method of plasma display panel
JP4341442B2 (en) Plasma display panel
JP2006059631A (en) Plasma display panel
JP4507760B2 (en) Plasma display panel
JP4407447B2 (en) Plasma display panel, manufacturing method thereof, and protective layer material thereof
JP2006085965A (en) Plasma display panel
JP2005183244A (en) Plasma display panel
JP4407446B2 (en) Plasma display panel, manufacturing method thereof, and protective layer material thereof
JP2005203168A (en) Plasma display panel
JP4547949B2 (en) Driving method of plasma display panel
JP2002343259A (en) Plasma display
JP2006108023A (en) Plasma display panel
JP2009277492A (en) Plasma display panel
JP2005203174A (en) Plasma display panel
JP2001351534A (en) Plasma display panel
JP2005302547A (en) Plasma display panel
JP2008234949A (en) Plasma display panel, and its drive method
WO2012102013A1 (en) Plasma display panel