JP2006100912A - ビデオ信号出力装置を備えた記録装置 - Google Patents

Abstract

【課題】 入力画像データからＴＶ表示用のデータへの変換を効率良く行う。
【解決手段】 前記画像データを２ｎビット単位で格納する画像メモリと、画像メモリから表示用のデータを読み出し、表示用データからビデオ信号を生成する信号生成手段と、ビデオ信号が、ｎビットの輝度信号とｎビットの第１の色差信号、ｎビットの輝度信号とｎビットの第２の色差信号で格納される。
【選択図】 図１

Description

本発明は、ビデオ信号出力装置及びビデオ信号出力装置を備えた記録装置に関するものである。

近年プリンタ（記録装置）の解像度が飛躍的に向上し、画像（特に、カラー画像）を印刷する用途が増えてきた。特に、画像入力装置（いわゆるデジタルカメラ）の普及により、デジタルカメラとプリンタを直接接続して、プリントアウトを行うこともできるようになってきた。（特許文献１）
この様な環境に合わせて、ユーザーが入力画像を印刷するために、入力画像を選択したり、印刷条件を選択するためのメニュー画面や、入力画像データ自体をＴＶ表示する用途も考えられる。この場合、デジタルカメラで撮像したデータは、ＪＰＥＧファイルとしてカメラ側でメモリ（カメラに装着のメモリカード等）に保存される。

再生・印刷時には、ＪＰＥＧファイルを印刷装置（プリンタ）で解凍し、このデータから印刷データを生成し、印刷している。同時に、メニュー画面をＴＶ表示するためには、メニュー表示用のデータをビデオレートでビデオエンコード処理する必要が有る。ビデオレートでの変換処理時間は、映像信号を形成する上でいわゆるリアルタイムであることが望まれる（遅れて処理すると映像に成らない）。
特開２００３−２００６２１号公報

上述したＴＶ表示用データを格納するメモリをＣＰＵバスとは切り離して、ビデオＲＡＭとして独立に設けている。しかし、このビデオＲＡＭへのデータの更新は、ＣＰＵバスを経由する必要があり、更新時間がＣＰＵバスの稼働率（占有率）に依って変動する。

一方、プリンタによる印刷中は、印刷データ処理の為、メモリリソース、ＣＰＵバス等の稼働率が高い。その為、ＴＶ表示と印刷を同時に実施すると印刷時間が長くなるかまたは、ＴＶ表示の画像データの更新が遅れ、画面での操作が遅れてしまうと言う不具合が有った。

また、入力の画像データをＴＶ画面に、印刷と同時に表示する場合は、入力画像データをＴＶ表示用のデータに変換する為の処理が必要となりさらに処理時間がかかってしまう。

上記課題を解決するために、本発明の記録装置は、画像データを入力して表示装置に対して画像データを出力する画像出力装置を備え、画像データに基づき記録ヘッドを用いて記録動作を可能とする記録装置であって、前記画像出力装置は、前記画像データを２ｎビット単位で格納する画像メモリと、前記画像メモリから表示用のデータを読み出し、前記表示用データからビデオ信号を生成する信号生成手段と、前記ビデオ信号が、ｎビットの輝度信号とｎビットの第１の色差信号、ｎビットの輝度信号とｎビットの第２の色差信号で格納されることを特徴とする。

上述したように、ビデオエンコードするまでの信号形態をＹＵＶ形式で処理するとともに、データバスのバス幅を１６ｂｉｔの整数倍にし、データ伝送形態をＹ（８ｂｉｔ）とＵ（８ｂｉｔ）の信号のペア、Ｙ（８ｂｉｔ）とＶ（８ｂｉｔ）の信号のペアで伝送・保存する構成により、メモリへのアクセスがより高速に行う事が可能となり、ＴＶ表示用の画像データ更新が良好に行える。

また、システム全体の回路規模が小さく成るとともに、動作クロック周波数も小さくすることが可能となり、消費電力、不要な輻射ノイズ等を軽減でき良好なビデオ画像を出力する事が可能と成る。

本発明の一実施例の概略ブロック図を図１に示す。図１は、ＣＰＵと印刷処理及び周辺回路が一体化されたＡＳＩＣ１と、ビデオ表示用回路のＡＳＩＣ２とで構成されている。

ＡＳＩＣ（制御回路）１には、ＣＰＵ１−１、プリンタとしてのデータ処理を行うＰＲＩＮＴ処理回路（印字処理回路）１−５、ＣＰＵ１−１及びＰＲＩＮＴ処理回路１−５の作業用メモリＩＦを司るＲＡＭ＿ＩＦ１−４、ＡＳＩＣ（制御回路）２やＲＯＭ６とのアクセスＩＦを司る外部ＩＦ１−３を有している。

また、パーソナルコンピュータ（ＰＣ）との通信制御を司るＰＣＩＦ１−６、デジカメ等や記録媒体であるメモリカード用ＩＦとの通信制御を司るカードＩＦ１−２、赤外線通信用ＩＦを司るＩｒＤＡ＿ＩＦ１−７、及び、外部信号の状態を入力するＰｏｒｔＣｏｎｔｒｏｌｅｒ（ポートコントローラ）１−８が設けられている。このようにＡＳＩＣ（制御回路）１は、記録装置の全体の動作を制御する制御部である。

外部ＩＦ１−３には、外部バス７に依って、ＣＰＵ１−１用のプログラムメモリＲＯＭ６が接続されており、さらに、ＡＳＩＣ（制御回路）２が接続されている。

また、ＲＡＭ＿ＩＦ１−４には、作業用メモリとしてＲＡＭ５（例えばＳＤＲＡＭ等）が接続されている。また、各回路１−１〜１−８は、内部バス１−９で接続されている。

そして、図示しないＰＣ（ホスト装置）からＰＣ＿ＩＦ１−６を経由して送られてきた印刷用データ（記録データ）は、ＣＰＵ１−１、ＰＲＩＮＴ処理回路１−５に依って、必要な処理（例えばラスターデータをカラムデータに変換する処理）が施され、図示しない駆動機構に依って、印刷される。

この印刷動作は、例えば、シリアルタイプの記録装置であれば、記録ヘッドを搭載したキャリッジが記録シート（被記録媒体）に対して走査して、インクを吐出させ、記録シートに画像を形成する。

このように、大まかに役割を述べるとＡＳＩＣ（制御回路）１は、記録媒体に対して記録を行うためのデータ処理、記録動作の処理、ＡＳＩＣ（制御回路）２への転送するためのデータ処理、データ転送処理を行い、ＡＳＩＣ（制御回路）２は、ＡＳＩＣ（制御回路）１から画像データを受け取って、記録装置に接続されている表示装置に画像を表示するための処理（画像出力装置の制御）を行う。

なお、上述した印刷処理の別の形態として、カードＩＦ１−２からデータを入力し、あるいは、ＩｒＤＡ＿ＩＦ１−７からのデータ（例えば、携帯電話等から受信する）を入力して、ＣＰＵ１−１、ＰＲＩＮＴ処理回路１−５により処理され、記録媒体に記録を行う。

また、電源ＳＷ９は、ＰｏｒｔＣｏｎｔｒｏｌｅｒ１−８を経由してＣＰＵ１−１にその状態が伝達される。ＣＰＵ１−１では、図示しない割り込みコントローラでＳＷ９の変化をとらえ、必要に応じて、電源ＯＮ／ＯＦＦの処理を行う。

一方、外部バスに接続されているＡＳＩＣ２は、以下の様に構成されている。ＡＳＩＣ１とは、ＣＰＵ＿ＩＦ２−１でバス接続されている。ＣＰＵ＿ＩＦ２−１は、内部バス２−１１を介してリモコンデコーダ２−１０を経由し、外部のリモコン受光素子５に接続されている。また、ＣＰＵ＿ＩＦ２−１は、内部バス２−９、ＲＡＭ制御機能を持つア−ビタ２−２を介してビデオ用ＲＡＭ３に接続されている。

また、ビデオ用ＲＡＭ３は、アービタ２−２を介して、フリッカ除去フィルタ２−３及び、ビデオ信号データを生成する為の初段の入力器である拡大器２−４に接続されている。

拡大器２−４は、ビデオ用ＲＡＭ３から必要なデータを読みとりビデオ信号を形成するのに必要なサイズに成る様にリサイズした後、ビデオエンコーダ２−５へデータを送る。ビデオエンコーダで必要な処理を施されたデジタルデータは、Ｄ／Ａ変換器２−６でアナログデータに変換され、７５Ωの出力インピーダンスを持つ増幅器４でビデオ信号として出力される。

同期信号発生器２−７からの信号は、拡大器２−４、ビデオエンコーダ２−５に送られ、データ処理のタイミングを取ると共に、ビデオエンコーダでの同期信号を付加している。

リモコン受光素子は、図示しないリモコンからの情報を受け、リモコンデコーダでデータを解釈した後、正規（所定）のデータである事を判断すると、受信したデータを保持しつつ、ＣＰＵ＿ＩＦを経由してＡＳＩＣ１のＣＰＵ１−１に対して割り込み信号を発生させる。これにより、ビデオ出力画面上でのメニューの選択をリモコンの操作により行うことができる。

リモコンの操作の機能としては、メニュー操作の機能の他に、電源のＯＮ／ＯＦＦ機能も実装されている。電源ＯＮ／ＯＦＦ機能用のリモコンデータだけは、リモコンの他のキーとは別に、コード解釈機能を有している。これは、電源ＯＦＦ時にリモコンの電源キーが入力された事を自動的に解釈する為である。

即ち、電源スイッチ（ＰｏｗｅｒＳＷ）からの情報やリモコンの電源キーによる電源がＯＦＦの指示を受けると、ＡＳＩＣ１の不必要な機能ブロックに対するクロック信号の供給を停止すると共に、クロック信号を停止させないブロック（外部割り込みに依ってスリープ状態から動作状態に移行させるのに必要なブロック）に対するクロック信号についてもその周波数を下げて消費電力を抑制する様に構成されている。

このような制御は、ＡＳＩＣ２でも必要な機能（リモコンデコーダ２−１０、ＣＰＵ＿ＩＦ２−１）以外は、クロックを停止し、低消費電力に成る様に構成されている。

この時、リモコン受光素子から、リモコンの電源キーに相当するデータが入力されると、予め（電源ＯＦＦの状態に成る前に）リモコンデコーダ２−１０の内部の電源キー用コード識別レジスタにセットされたデータと受信したデータとを比較し、正しく電源キーが入力されたことが識別（判断）されると、リモコンデコーダ２−１０からＣＰＵ＿ＩＦ２−１を介してＣＰＵ１−１に割り込み信号が入力される。

この割り込み信号に依ってＣＰＵ１−１は覚醒状態（スリープ状態から動作状態に移行）になり、必要であれば、リモコンデコーダ２−１０に保持されているリモコンデータをモニタし、正しく電源キーが入力された事を判断すると、ＡＳＩＣ１、ＡＳＩＣ２のシステムのクロック信号の状態を通常の状態に戻し、電源ＯＮ状態にする。

尚、リモコンデコーダ２−１０は、リモコンの電源キー（特定の１つのキー）以外のキーは、データの中身までは判別せず、データの並びが正規の並びであれば、正しくデータを受信したと判別する様に構成されている。

これは、回路規模を少なくする為である。また、電源ＯＦＦ時には、リモコンの電源キー以外には反応しない様に回路（割り込み発生回路）をマスクしている。

次に、ビデオ用データのデータ構造について簡単に説明する。ビデオ信号生成用に設けられたビデオ用ＲＡＭ３（例えば、安価にする為ＳＤＲＡＭで構成している）からデータをリードする場合、実時間に対応出来る速度でデータをリードする必要が有る。

特に、ビデオ信号を構成する輝度信号と色差信号は、必要なタイミングで同時化する必要が有る。そこで、より高速にＲＡＭ３から３種類（Ｙ、Ｕ、Ｖ）のデータリードする為には、メモリ上の配置が近接している事が好ましい。

即ち、いわゆるバーストアクセスが可能となり、実時間（リアルタイム）処理に好ましい。そこで、本実施例では、ＲＡＭ３をデータｂｉｔ幅１６ｂｉｔのＳＤＲＡＭを用いて、ｂｉｔ（ビット）深さ方向に、ＹとＵ、ＹとＶを並べて配置する構成としている。その様子を図２に簡単に記載しておく。

図２は、実画像の画素とＹとＵ、ＹとＶ信号の関係を模式的に記載した図である。本実施例では、実画像の画素との位置関係は、ＪＰＥＧのＭＣＵサンプリングレート２：１のフォーマットに対応させて居る。

図中Ｙｉｊで記載している箇所が、輝度信号の実画像上のｉ行ｊ列（ｉラインのｊ番目）の画素のデータに対応する。また、Ｕｉｋ、Ｖｉｋで記載されている箇所は、各々、Ｕ、Ｖ信号の対応する輝度信号と同じｉ行（ｉライン）で、Ｙ信号の水平方向（行方向又はライン方向）の２画素を１単位とした画素領域の各Ｕ、Ｖ信号で有る。

従って、ｋ＝ｊ／２と表す事ができる。次に、上記記号Ｙｉｊ、Ｕｉｋ、Ｖｉｋを用いて、メモリ空間でのアドレスとｂｉｔ並びについて簡単に説明する。

図３は、ＹとＵ、ＹとＶ信号のｂｉｔ並びの一実施例であり、論理アドレスとの関係も記載している。Ｙ、Ｕ、Ｖの各信号に付加されたサフィックスは、図２と同じである。

Ｙ信号を基準にとると、２ｂｙｔｅで１単位を構成している為、１単位をアクセスするアドレスは、２の倍数単位で構成されている。この様に構成すると、同時化するのに必要な信号が論理アドレス空間上（即ち、実メモリ空間上）隣接した位置に配置される為、データのアクセスに対するオーバーヘッドが少なくなり、より高速にデータアクセスが可能と成る。

また、メモリアクセス制御回路も、画素単位でアクセスする構成を取れる為、信号成分毎にメモリ空間を分離してマッピングする場合に比べて、より少ない回路で構成することができる。

この様な構成により、図１で、ビデオエンコーダ２−５へデータを送る転送系も高速にアクセス可能となる。上記構成でデータをメモリ３に書き込む為に、バス７上でのデータ構造も上記メモリでのデータ構造と同じ様に構成している。

また、ここで、格納されるデータは、ＪＰＥＧで用いられているＹＵＶデータを用いている。これは、ビデオ用色差信号とＪＰＥＧのＵＶデータ信号とは、ほぼ類似の構造の為、ビデオエンコーダでは、容易に変換することができる。その為、メモリへの入力データを生成する箇所での処理の負荷を軽くして、トータルの効率を上げる為（処理速度が上がるか又は、同じ処理速度であれば、回路規模が小さくなり安価に構成できる）で有る。

なお、ＵＶデータとビデオ用色差信号について関係は以下のような式で表される。

Ｕ＝α（Ｂ―Ｙ）＋１２８、α：固定定数
Ｖ＝β（Ｒ−Ｙ）＋１２８、β：固定定数
次に、上記で説明した、図４を用いて、印刷用データ／ビデオ用データのデータの流れについて説明する。

外部入力（カードＩＦ１−２や、ＩｒＤＡ ＩＦ１−７）から入力されたＪＰＥＧデータをＣＰＵ１−１等で構成されるＪＰＥＧ解凍処理１０で解凍し、拡大縮小処理１１へＹＵＶデータとして送られる。

印刷の場合は、拡大縮小処理１１で印刷に必要なサイズに成る様にサイズ変換（場合によっては、回転処理等を施し）し、色変換処理１２に送られる、色変換処理１２では、加法混色系のデータを印刷に適した減法混色系のデータ（例えば、Ｙｅ、Ｍｇ、Ｃｙ）に変換したのち、印刷処理機１３で印刷に必要なデータ処理を施し、印刷を行う。

一方、ビデオ出力用データを生成する場合は、ＪＰＥＧ解凍処理１０で解凍されたデータは、印刷の時と同じ様に拡大縮小処理１１に送られ、同じプロセスでビデオ表示用のサイズに変換され、ビット配列処理１４で上述したデータ並び（ＹとＵ信号、ＹとＶ信号）に変換されデータ伝送処理１５で図１の外部ＩＦ１−３、バス７、ＣＰＵ＿ＩＦ２−１、アービタ２−９を経由してビデオ用のＲＡＭ３に送られる。また、ＲＡＭ３からは、拡大器２−４、ビデオエンコーダ２−５、同期信号発生器２−７、ＤＡ変換器２−６、ＡＭＰ４等で構成されるビデオエンコード処理１６を通してビデオ信号として出力される。

このように、ＡＳＩＣ（制御回路）１においては、はＹＵＶデータをＣＭＹデータに変換する第１の画像処理と、ＹＵＶデータをＹＵ、ＹＶデータに変換する第２の画像処理がなされる。

上述した様に、ＪＰＥＧ解凍、拡大縮小までは、印刷用データ生成時とビデオ出力用データ生成時で同じ処理をほどこしている。これは、ＪＰＥＧ用のＹＵＶデータをそのままビデオ用ＲＡＭに送ってビデオ信号を生成する様に構成した為、中間処理が不要となり簡略化出来たからである。

尚、ＣＰＵ＿ＩＦ２−１では、ビデオ用のデータとして、上述した様に、ＹＵ、ＹＶ信号を受信しているが、メニュー画面等人工的に生成したデータを扱う時は、ＹＵＶ色空間での画像表現は、人間の感覚では分かりにくい。

むしろ、ＲＧＢ色空間での人工画像生成の方が容易にデータを作成可能である。

そこで、予め、別の機器で作成したデータを本発明のシステムのメモリ（ＲＯＭ６）に保存時しておき、必要に応じてビデオ画面に表示する様な場合は、ＣＰＵ＿ＩＦ２−１は、ＲＧＢ空間のデータも受信出来る様に構成されている。

このＲＧＢデータの構造は、ＹＵＶデータでのＲＡＭ３上の構造に合わせる為、１画素単位でＲＧＢデータを形成している。但し、上述のＹＵ、ＹＶ構造の為のデータｂｉｔ幅１６ｂｉｔでは、ＲＧＢ各色８ｂｉｔでは整合性が取れない為、Ｒ＝５ｂｉｔ、Ｇ＝６ｂｉｔ、Ｂ＝５ｂｉｔ、Ｒ＋Ｇ＋Ｂ＝１６ｂｉｔとして構成している。

また、上述した様に、ＹＵＶのデータ構造では、各色８ｂｉｔで２画素分のデータが揃って初めて、データの種類（色空間）が完結する。そこで、ＲＧＢでのデータ伝送は、２画素分でのデータ伝送を基準単位として受信する様に構成されている。

２画素分のデータが揃った時点で、ＲＧＢの各データを８ｂｉｔに直し（ｂｉｔシフト；ＲとＢは８倍、Ｇは４倍する事に成る）線形演算でＹＵＶ信号を生成する。

その後、ＵとＶの信号は、２画素分の平均を取り、ＹＵとＹＶの信号並びとして、アービタ２−２を経由して、メモリ３へ格納される様に構成されている。

ＲＧＢデータの使用としては、メニュー画面や、画像表示中にインジケータ（データの読み込みマークや、スライドショー中のポーズマーク等々）を挿入する場合等に使用しやすい。なぜなら、いずれも、人工的に元データを生成するものだからである。

メニュー画面表示の場合は、本発明者が先に提案した折り返しノイズ除去効果の為、データサイズを小さくしてメモリ３に格納する様に構成している。メモリ３の表示領域としては、例えば、領域３−３にメニュー表示のデータを格納して使用し、実画像表示の時には、領域３−２のデータを表示する様にメニュー用と実画像領域とを別領域として使用すると、画面の切り替えが素早くできる。

ここで、実画像表示時は、領域３−１にＡＳＩＣ１から送られて来たデータが格納され、フリッカ除去フィルタ２−３でフリッカ除去されたデータが領域３−２に格納されている。

メニュー画面表示の中に、実画像の縮小画像をはめ込み表示する様な場合は、実画像だけをＹＵＶ形式でデータ伝送する事も可能である。この場合は、データ領域が画像表示領域の全域では無い為、部分的に（多くの場合矩形領域）データをはめ込む必要がある。この様な使用を行うため、ＣＰＵ＿ＩＦ２−１は、メモリ３の画像領域３−１、３−２、３−３の領域の中に部分的にデータを書き込める様にも構成されている。

部分的なデータ書き込みは、実表示イメージでの矩形領域を指定して書き込める様に構成されている。尚、メモリ３の領域３−１、３−２、３−３へのアクセスはアクセスする対象が独立の領域を指定出来る様に構成されている。

即ち、ＣＰＵ＿ＩＦ２−１からのアクセス、拡大器２−４からのアクセス、フリッカ除去フィルタ２−３からのリードアクセス、ライトアクセスは各々独立の領域３−１、３−２、３−３へのアクセスを設定出来る様に構成されている。

以上、本発明について説明したが、上述した実施形態に限定するものではない、例えば、データ単位としては、８ビット及び１６ビットであったがこれに限定するものではなく、１６ビットデータをペアとして３２ビット単位でデータ処理を行っても構わない。

本発明の一実施形態の記録装置のブロック図。 実画像の画素とＹとＵ、ＹとＶ信号の関係を説明する図。 Ｙ／Ｕ信号、Ｙ／Ｖ信号のデータ構成を説明する図。 データの流れについての説明図。

Claims (5)

1. 画像データを入力して表示装置に対して画像データを出力する画像出力装置を備え、画像データに基づき記録ヘッドを用いて被記録媒体に記録動作を可能とする記録装置であって、
   前記画像出力装置は、
   前記画像データを２ｎビット単位で格納する画像メモリと、
   前記画像メモリから表示用のデータを読み出し、前記表示用データからビデオ信号を生成する信号生成手段と、
   前記ビデオ信号が、ｎビットの輝度信号とｎビットの第１の色差信号、ｎビットの輝度信号とｎビットの第２の色差信号で格納されることを特徴とする記録装置。
2. 前記記録装置は、前記記録動作を行うために第１のデータを第２のデータに変換する第１の画像処理と、前記表示装置に対して画像データを出力するために第１のデータを第３のデータに変換する第２の画像処理部とを備えることを特徴とする請求項１に記載の記録装置。
3. 前記第１の画像処理はＹＵＶデータをＣＭＹデータに変換し、前記第２の画像処理はＹＵＶデータをＹＵ、ＹＶデータに変換することを特徴とする請求項２に記載の記録装置。
4. 前記記録装置は、電源スイッチと接続されている第１入力部を備える第１制御部と、リモコンデータを入力する第２入力部と前記リモコンデータの指示を判断する判断部を備える第２制御部とを備え、前記判断部が電源オフであると判断した場合、前記第２制御部から前記第１制御部に対して信号を出力することを特徴とする請求項１に記載の記録装置。
5. 前記判断部は、電源オフを示すデータを保持するレジスタを備え、前記入力部が入力したデータと前記レジスタが保持するデータとを比較することを特徴とする請求項３に記載の記録装置。
   

Images